基于VerilogHDL的表決器的設(shè)計(jì)

1、科立工於彳淀囪肺行欠孽茂FujianunivcrsiiyofTechnologyGuomaiInformationCollege學(xué)生課程實(shí)驗(yàn)報(bào)告書12級(jí)電通系通信工程專業(yè)03班學(xué)號(hào)312890姓名2014-2015學(xué)年第2學(xué)期實(shí)驗(yàn)項(xiàng)目：基于VerilogHDL的表決器的設(shè)計(jì)實(shí)驗(yàn)時(shí)間：2015.6.07實(shí)驗(yàn)?zāi)康模?、熟悉VerilogHDL的編程。2、熟悉七人表決器的工作原理。3、進(jìn)一步了解實(shí)驗(yàn)系統(tǒng)的硬件結(jié)構(gòu)。實(shí)驗(yàn)原理：所謂表決器就是對(duì)于一個(gè)行為，由多個(gè)人投票，如果同意的票數(shù)過半，就認(rèn)為此行為可行；否則如果否決的票數(shù)過半，則認(rèn)為此行為無效。七人表決器顧名思義就是由七個(gè)人來投票，當(dāng)同意的票數(shù)大于或

2、者等于4時(shí)，則認(rèn)為同意；反之，當(dāng)否決的票數(shù)大于或者等于4時(shí)，則認(rèn)為不同意。實(shí)驗(yàn)中用7個(gè)按鍵開關(guān)來表示七個(gè)人，當(dāng)對(duì)應(yīng)的按鍵開關(guān)輸入為1'時(shí)，表示此人同意；否則若按鍵開關(guān)輸入為0',則表示此人反對(duì)。表決的結(jié)果用一個(gè)LED表示，若表決的結(jié)果為同意，則LED被點(diǎn)亮；否則，如果表決的結(jié)果為反對(duì)，則LED不會(huì)被點(diǎn)亮。同時(shí)，數(shù)碼管上顯示通過的票數(shù)。實(shí)驗(yàn)內(nèi)容：本實(shí)驗(yàn)就是利用實(shí)驗(yàn)系統(tǒng)中的按鍵開關(guān)模塊和LED模塊以及數(shù)碼管模塊來實(shí)現(xiàn)一個(gè)簡單的七人表決器的功能。按鍵開關(guān)模塊中的鍵1鍵7表示七個(gè)人，當(dāng)按鍵開關(guān)輸入為1'時(shí)，表示對(duì)應(yīng)的人投同意票，否則當(dāng)按鍵開關(guān)輸入為0'時(shí)，表示對(duì)應(yīng)的人投

3、反對(duì)票；LED模塊中D1表示七人表決的結(jié)果，當(dāng)LED1點(diǎn)亮?xí)r，表示此行為通過表決；否則當(dāng)LED1熄滅時(shí)，表示此行為未通過表決。同時(shí)通過的票數(shù)在數(shù)碼管上顯示出來。實(shí)驗(yàn)步驟：原理圖步驟與實(shí)驗(yàn)一相同模式選擇鍵”：按動(dòng)該鍵能使實(shí)驗(yàn)板產(chǎn)生12種不同的實(shí)驗(yàn)電路結(jié)構(gòu)。本次實(shí)驗(yàn)的模式選才I到“5”（紅色數(shù)碼管上顯示）。用下載電纜通過JTAG口將對(duì)應(yīng)的sof文件加載到FPGA中。觀察實(shí)驗(yàn)結(jié)果是否與自己的編程思想一致端口名使用模塊信號(hào)對(duì)應(yīng)FPGA管腳說明K1鍵11七位投票人的表決器K2鍵22K3鍵33K4鍵44K5鍵55K6鍵66K7衣鍵77m_ResultLED模塊D111表決結(jié)果亮為通過LEDAG0數(shù)碼管模塊

4、139表決通過的票數(shù)LEDAG1數(shù)碼管模塊140LEDAG2數(shù)碼管模塊141LEDAG3數(shù)碼管模塊142表6-1端口管腳分配表實(shí)驗(yàn)現(xiàn)象與結(jié)果當(dāng)設(shè)計(jì)文件加載到目標(biāo)器件后，按實(shí)驗(yàn)系統(tǒng)中按鍵開關(guān)模塊的鍵1-鍵7七位按鍵開關(guān)，如果按鍵開關(guān)的值為“1”(即按鍵開關(guān)的開關(guān)置于上端，表示此人通過表決)的個(gè)數(shù)大于或等于四時(shí)LED模塊的D1被點(diǎn)亮，否則D1不被點(diǎn)亮。同時(shí)數(shù)碼管上顯示通過表決的人數(shù)。實(shí)驗(yàn)程序：moduledee5(K,m_Result,LEDAG);input7:1K;outputm_Result;output3:0LEDAG;integeri;regm_Result;reg3:0LEDAG;re

5、g2:0sum;always(K)beginsum=0;LEDAG=0;for(i=1;i<=7;i=i+1)if(Ki)sum=sum+1;if(sum>=4)beginm_Result=1;if(sum=4)LEDAG=4'b0100;if(sum=5)LEDAG=4'b0101;if(sum=6)LEDAG=4'b0110;if(sum=7)LEDAG=4'b0111;endelsem_Result=0;beginif(!sum)LEDAG=4'b0000;if(sum)LEDAG=4'b0001;if(sum=2)LEDAG=4'b0010;if(sum=3)LEDAG=4'b0011;endendendmodule表決器的仿真波形圖指導(dǎo)教師評(píng)語:實(shí)驗(yàn)現(xiàn)象：當(dāng)輸入大于4個(gè)1的時(shí)候數(shù)碼管會(huì)顯示相應(yīng)數(shù)字，1時(shí)，LED燈不亮。心得體會(huì)