數(shù)字電子技術(shù) 考試復(fù)習(xí)選擇填空題匯總

1、數(shù)字電子技術(shù)試卷一、 選擇題： A組：1.如果采用偶校驗(yàn)方式，下列接收端收到的校驗(yàn)碼中，（ A ）是不正確的A、00100B、10100C、11011D、11110、某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)功能的方法中，具有唯一性的是（B）A、邏輯函數(shù)的最簡(jiǎn)與或式B、邏輯函數(shù)的最小項(xiàng)之和C、邏輯函數(shù)的最簡(jiǎn)或與式D、邏輯函數(shù)的最大項(xiàng)之和、在下列邏輯電路中，不是組合邏輯電路的是（D）A、譯碼器B、編碼器C、全加器D、寄存器、下列觸發(fā)器中沒(méi)有約束條件的是（D）A、基本RS觸發(fā)器B、主從RS觸發(fā)器C、同步RS觸發(fā)器D、邊沿D觸發(fā)器、555定時(shí)器不可以組成 D 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施

2、密特觸發(fā)器 D.JK觸發(fā)器、編碼器（A）優(yōu)先編碼功能，因而（C）多個(gè)輸入端同時(shí)為。A、有B、無(wú)C、允許D、不允許、（D）觸發(fā)器可以構(gòu)成移位寄存器。A、基本RS觸發(fā)器B、主從RS觸發(fā)器C、同步RS觸發(fā)器D、邊沿D觸發(fā)器、速度最快的A/D轉(zhuǎn)換器是（A）電路A、并行比較型B、串行比較型C、并串行比較型D、逐次比較型9、某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是( C ) A. J-K觸發(fā)器 B. R-S觸發(fā)器 C. D觸發(fā)器 D. T觸發(fā)器10.（電子專業(yè)作）對(duì)于VHDL以下幾種說(shuō)法錯(cuò)誤的是（A ）A VHDL程序中是區(qū)分大小寫的。B 一個(gè)完整的VHDL程序總是由庫(kù)說(shuō)明部分、實(shí)體和結(jié)構(gòu)體等三部分構(gòu)成

3、C VHDL程序中的實(shí)體部分是對(duì)元件和外部電路之間的接口進(jìn)行的描述，可以看成是定義元件的引腳D 結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能B組：1、微型計(jì)算機(jī)和數(shù)字電子設(shè)備中最常采用的數(shù)制是-（ A ） A.二進(jìn)制 B.八進(jìn)制 C. 十進(jìn)制 D.十六進(jìn)制2、十進(jìn)制數(shù)6在8421BCD碼中表示為-（ B ） A.0101 B.0110 C. 0111 D. 10003、在圖1所示電路中，使的電路是-（ A ）A. B. C. D. 4、接通電源電壓就能輸出矩形脈沖的電路是-（ D ）A. 單穩(wěn)態(tài)觸發(fā)器 B. 施密特觸發(fā)器 C. D觸發(fā)器 D. 多諧振蕩器5、多諧振蕩器有-（ C ）A. 兩個(gè)穩(wěn)態(tài) B.

4、 一個(gè)穩(wěn)態(tài) C. 沒(méi)有穩(wěn)態(tài) D. 不能確定6、已知輸入A、B和輸出Y的波形如下圖所示，則對(duì)應(yīng)的邏輯門電路是-（ D ）A. 與門 B. 與非門 C. 或非門 D. 異或門 7、下列電路中屬于時(shí)序邏輯電路的是-（ B ）A. 編碼器 B. 計(jì)數(shù)器 C. 譯碼器 D. 數(shù)據(jù)選擇器8、在某些情況下，使組合邏輯電路產(chǎn)生了競(jìng)爭(zhēng)與冒險(xiǎn)，這是由于信號(hào)的-（ A ）A. 延遲 B. 超前 C. 突變 D. 放大9、下列哪種觸發(fā)器可以方便地將所加數(shù)據(jù)存入觸發(fā)器，適用于數(shù)據(jù)存儲(chǔ)類型的時(shí)序電路-（ C ）A. RS觸發(fā)器 B. JK觸發(fā)器 C. D觸發(fā)器 D. T觸發(fā)器10、電路和波形如下圖，正確輸出的波形是-（

5、A ）A. B. C. D. C組：1十進(jìn)制數(shù)25用8421BCD碼表示為 A 。A.11001 B.0010 0101 C.100101 D.100012. 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 D 個(gè)變量取值組合？ A. n B. 2n C. n2 D. 2n3在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 D A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是14存儲(chǔ)8位二進(jìn)制信息要 D 個(gè)觸發(fā)器。A.2 B.3 C.4 D.85欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端 A 。A.J=K=1 B.J=0,K=1 C.J=0,K=0 D.J=1,K=0 6多諧振蕩器

6、可產(chǎn)生 B 。A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波7在下列邏輯電路中，不是組合邏輯電路的是 A 。A.譯碼器 B.編碼器 C.全加器 D.寄存器8八路數(shù)據(jù)分配器，其地址輸入端有 B 個(gè)。A.2 B.3 C.4 D.898位移位寄存器，串行輸入時(shí)經(jīng) D 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。A.1 B.2 C.4 D.810一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的DAC，其分辨率為 D 位。A.1 B.3 C.4 D.8D組：1、下列四個(gè)數(shù)中，最大的數(shù)是（B） A、（AF）16B、（001010000010）8421BCD C、（10100000）2D、（198）102、下列關(guān)于異或運(yùn)算的式子中，不

7、正確的是（B） A、AA=0B、 C、A0=AD、A1=3、下列門電路屬于雙極型的是（A） A、OC門B、PMOS C、NMOSD、CMOS4、對(duì)于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號(hào)應(yīng)為（ A） A、RS=X0B、RS=0X C、RS=X1D、RS=1X5、如圖所示的電路，輸出F的狀態(tài)是（ D ）A、AB、AC、1D、0 6、AB+A 在四變量卡諾圖中有( B )個(gè)小格是“1”。A、13B、12 C、6D、5 7、二輸入與非門當(dāng)輸入變化為( A )時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。A. 0110 B. 0010 C. 1011 D. 11018、N個(gè)觸發(fā)器可以構(gòu)成能寄存( B

8、)位二進(jìn)制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N9、以下各電路中，( B )可以產(chǎn)生脈沖定時(shí)。 A. 多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.石英晶體多諧振蕩器10、輸入至少( B )位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。A. 9 B. 10 C. 11 D. 12二、 判斷題：A組：1、MP音樂(lè)播放器含有D/A轉(zhuǎn)換器，因?yàn)橐獙⒋鎯?chǔ)器中的數(shù)字信號(hào)轉(zhuǎn)換成優(yōu)美動(dòng)聽(tīng)的模擬信號(hào)音樂(lè)。（）2、真值表、函數(shù)式、邏輯圖、卡諾圖和時(shí)序圖，它們各具有特點(diǎn)又相互關(guān)聯(lián)。（）3、有冒險(xiǎn)必然存在競(jìng)爭(zhēng)，有競(jìng)爭(zhēng)就一定引起冒險(xiǎn)。（）4、時(shí)序邏輯電路的特點(diǎn)是：電路任一時(shí)刻的輸出狀態(tài)與同一時(shí)刻的

9、輸入信號(hào)有關(guān)，與原有狀態(tài)沒(méi)有任何的聯(lián)系（）5、（電子專業(yè)作）FPGA是現(xiàn)場(chǎng)可編程門陣列，屬于低密度可編程器件。（）B組：1、時(shí)序電路無(wú)記憶功能，組合邏輯電路有記憶功能。-（ ）2、在普通編碼器中，任何時(shí)刻都只允許輸入二個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。（ ）3、基本的RS觸發(fā)器是由二個(gè)與非門組成。-（ ）4、A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換為模擬量。-（ ）5、邏輯電路如下圖所示，只有當(dāng)A=0，B=0時(shí)Y=0才成立。-（ ）C組：1若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（ ）2三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）3.D觸發(fā)器的特性方程為Qn+1=D，與Qn

10、無(wú)關(guān)，所以它沒(méi)有記憶功能。（ ）4.編碼與譯碼是互逆的過(guò)程。（ ）5.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（ ）D組：1、時(shí)序邏輯電路在某一時(shí)刻的輸出狀態(tài)與該時(shí)刻之前的輸入信號(hào)無(wú)關(guān)。（ ）2、D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（ ）3、用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（ ）4、16位輸入的二進(jìn)制編碼器，其輸出端有4位。（）5、時(shí)序電路不含有記憶功能的器件。（ ）三、 填空題：A組：、 數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?組合邏輯電路、 時(shí)序邏輯電路 。、 三態(tài)門的三種狀態(tài)是指_0_、_1_、_高阻_。、 實(shí)現(xiàn)A/D轉(zhuǎn)換的四個(gè)主要步驟是_采樣_、_保持_、

11、_量化_、_編碼_。、 將十進(jìn)制轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)：（25.6875（ 5、寄存器分為_(kāi)基本寄存器_和_移位寄存器_兩種。6、半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共 陽(yáng)極 接法和共 陰極 接法。7、與下圖真值表相對(duì)應(yīng)的邏輯門應(yīng)是_與門_輸入 A B輸出 F 0 00 0 10 1 00 1 118、已知L=A+C，則L的反函數(shù)為=_。9、基本RS觸發(fā)器，若現(xiàn)態(tài)為1，SR，則觸發(fā)狀態(tài)應(yīng)為_(kāi)1_。10、（電子專業(yè)選作）ROM的存儲(chǔ)容量為1K8，則地址碼為_(kāi)10_位，數(shù)據(jù)線為_(kāi)8_位。B組：1、請(qǐng)將下列各數(shù)按從大到小的順序依次排列：（246）8；（165）10；（10100111

12、）2；（A4）16 （10100111）2 （246）8 （165）10 （A4）16 2、邏輯函數(shù)有三種表達(dá)式： 邏輯表達(dá)式 、 真值表 、 卡諾圖 。3、TTL邏輯門電路的典型高電平值是 3.6 V，典型低電平值是 0.3 V。4、數(shù)據(jù)選擇器是一種 多個(gè) 輸入 單個(gè) 輸出的中等規(guī)模器件。5、OC門能實(shí)現(xiàn)“ 線與 ”邏輯運(yùn)算的電路連接，采用總線結(jié)構(gòu)，分時(shí)傳輸數(shù)據(jù)時(shí)，應(yīng)選用 三態(tài)門 。6、邏輯表達(dá)式為 ，它存在 0 冒險(xiǎn)。7、時(shí)序邏輯電路在某一時(shí)刻的狀態(tài)不僅取決于 這一時(shí)刻 的輸入狀態(tài)，還與電路 過(guò)去的 狀態(tài)有關(guān)。8、觸發(fā)器按邏輯功能可以分為 RS 、D 、JK 、T 四種觸發(fā)器。9、雙穩(wěn)態(tài)觸

13、發(fā)器電路具有 兩個(gè)穩(wěn)態(tài) ， 并能 觸發(fā)翻轉(zhuǎn) 的兩大特性。10、模數(shù)轉(zhuǎn)換電路包括 采樣 、 保持 、 量化 和編碼 四個(gè)過(guò)程。C組：1、二進(jìn)制（1110.101）2轉(zhuǎn)換為十進(jìn)制數(shù)為_(kāi)14.625_。2、十六進(jìn)制數(shù)（BE.6）16轉(zhuǎn)換為二進(jìn)制數(shù)為_(kāi)(10111110.011)2_。3、F=BCD+AC+AB+ABC=m(_7,10,11,12,13,14,15_)。4、F=AC+D的最小項(xiàng)表達(dá)式為_(kāi)m (1,3,9,10,11,14,15)_。5一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是+=1，則它不允許輸入= 0 且= 0 的信號(hào)。6555定時(shí)器的最后數(shù)碼為555的是 TTL 產(chǎn)品，為755

14、5的是CMOS 產(chǎn)品。7、TTL與非門的多余輸入端懸空時(shí)，相當(dāng)于輸入_高_(dá)電平。8數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?組合邏輯電路 、時(shí)序邏輯電路 。9對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 低 電平驅(qū)動(dòng)的七段顯示譯碼器。10、F=AB+的對(duì)偶函數(shù)是_ F=（A+B）_。D組：1、將（234）8按權(quán)展開(kāi)為 282+381+480 。2、（10110010.1011）2=( 262.54 )8=( B2.B )163、邏輯函數(shù)F=+B+D的反函數(shù)= A（C+） 。 4、邏輯函數(shù)通常有 真值表 、 代數(shù)表達(dá)式 、 卡諾圖 等描述形式。5、施密特觸發(fā)器具有 回差 現(xiàn)象，又稱 電壓滯后 特

15、性。6、在數(shù)字電路中，按邏輯功能的不同，可以分為 邏輯電路 和 時(shí)序電路 。7、消除冒險(xiǎn)現(xiàn)象的方法有 修改邏輯設(shè)計(jì) 、 吸收法 、 取樣法 和 選擇可靠編碼 。 8、觸發(fā)器有 2 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 8 個(gè)觸發(fā)器。9、邏輯代數(shù)運(yùn)算的優(yōu)先順序?yàn)?非 、 與 、 或 。10、寄存器按照功能不同可分為兩類： 移位 寄存器和 數(shù)碼 寄存器。E組：1、數(shù)字信號(hào)的特點(diǎn)是在 上和 上都是不連續(xù)變化的，其高電平和低電平常用 和 來(lái)表示。2、請(qǐng)將下列各數(shù)按從大到小的順序依次排列：（123）8；（82）10；（1010100）2；（51）16： ，以上四個(gè)數(shù)中最小數(shù)的8421BCD碼為（ ）8421BC

16、D 。3、除去高、低電平兩種輸出狀態(tài)外，三態(tài)門的第三態(tài)輸出稱為 狀態(tài)。4、在555定時(shí)器組成的脈沖電路中，脈沖產(chǎn)生電路有 ，脈沖整形電路有 、 ，其中 屬于雙穩(wěn)態(tài)電路。5、存儲(chǔ)容量為4K8的SRAM，有 根地址線，有 根數(shù)據(jù)線，用其擴(kuò)展成容量為16K16的SRAM需要 片。6、實(shí)現(xiàn)A/D轉(zhuǎn)換的四個(gè)主要步驟是_ _、_ _、_ _和編碼。1十進(jìn)制9用余3碼表示為 1100 。2 邏輯函數(shù)Y=A（B+C），其反函數(shù)=。對(duì)偶函數(shù)Y= A + BC 。3 OC門在實(shí)際使用時(shí)必須在輸出端外接 負(fù)載電阻和電源 。4. 設(shè)計(jì)模值為30的計(jì)數(shù)器至少需要 5 級(jí)觸發(fā)器。1 邏輯函數(shù)的描述有多種，下面 B 描述是

17、唯一的。A.邏輯函數(shù)表達(dá)式 B.卡諾圖 C.邏輯圖 D. 文字說(shuō)明2 一只四輸入與非門，使其輸出為0的輸入變量取值組合有 D 種。A.15 B.8 C.7 D.13. 可用來(lái)暫時(shí)存放數(shù)據(jù)的器件是 B 。A.譯碼器 B.寄存器 C.全加器 D.編碼器4 D 可用來(lái)自動(dòng)產(chǎn)生矩形脈沖信號(hào)。A.施密特觸發(fā)器 B.單穩(wěn)態(tài)觸發(fā)器 C.T觸發(fā)器 D. 多諧振蕩器5 單穩(wěn)態(tài)觸發(fā)器的主要用途是 C 。A.整形、延時(shí)、鑒幅 B. 整形、鑒幅、定時(shí)C.延時(shí)、定時(shí)、整形 D.延時(shí)、定時(shí)、存儲(chǔ)一、填空題（每空1分，共20分）1.有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù)（ 147 ），作為8421B

18、CD碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)（ 93 ）。2.三態(tài)門電路的輸出有高電平、低電平和（高阻）3種狀態(tài)。3TTL與非門多余的輸入端應(yīng)接（高電平或懸空）。 4TTL集成JK觸發(fā)器正常工作時(shí)，其和端應(yīng)接（高）電平。5. 已知某函數(shù)，該函數(shù)的反函數(shù)= 6. 如果對(duì)鍵盤上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少要（ 7 ）位二進(jìn)制數(shù)碼。7. 典型的TTL與非門電路使用的電路為電源電壓為（5 ）V，其輸出高電平為（3.6 ）V，輸出低電平為（ 0.35 ）V， CMOS電路的電源電壓為（ 318 ） V 。874LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時(shí)，輸出 應(yīng)為（ 10111

19、111 ）。9將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì)16位為一個(gè)字節(jié)的ROM。該ROM有（ 11 ）根地址線，有（ 16 ）根數(shù)據(jù)讀出線。10. 兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為（ 100 ）位。11. 下圖所示電路中， Y1ABY1Y2Y3（A B ）；Y2 （A B + A B ）；Y3 （ A B ）。12. 某計(jì)數(shù)器的輸出波形如圖1所示，該計(jì)數(shù)器是（ 5 ）進(jìn)制計(jì)數(shù)器。13驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為（ 低 ）有效。二、單項(xiàng)選擇題 1.函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為( A ) 。AF(A,B,C)=m（0，2，4）

20、B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（ C ）。A111 B. 010 C. 000 D. 1013十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個(gè)。 A16 B.2 C.4 D.84. 有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是（ A）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000

21、C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知74LS138譯碼器的輸入三個(gè)使能端（E1=1， E2A = E2B=0）時(shí)，地址碼A2A1A0=011，則輸出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( A )種。A15B8 C7D17. 隨機(jī)存取存儲(chǔ)器具有( A )功能。A.讀/寫 B.無(wú)讀/寫 C.只讀 D.只寫8N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為( D )的計(jì)數(shù)器。0000

22、01010011100101110111 A.N B.2N C.N2 D.2N9某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為( B )A 八 B. 五 C. 四 D. 三10已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為( C )。ABQn+1說(shuō)明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+1 B11 有一個(gè)4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時(shí)，輸出電壓為（ A ）。12函數(shù)F=AB+BC，使F=1的輸入ABC組合為( D )AABC=000BABC=010 CABC=101DABC=11013

23、已知某電路的真值表如下，該電路的邏輯表達(dá)式為( C )。A B. C DABCYABCY0000100000111011010011010111111114四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有( D)個(gè)有效狀態(tài)。 A.4 B. 6 C. 8 D. 16 ( B ) 三、判斷說(shuō)明題1、邏輯變量的取值，比大。（ ）2、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越?。?）。 3八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。（ ）4、因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（ ）5、利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是

24、立刻變?yōu)?狀態(tài)。（ ）6在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。（ ）7.約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡(jiǎn)時(shí)，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作 0。（ ）8時(shí)序電路不含有記憶功能的器件。（ ）9計(jì)數(shù)器除了能對(duì)輸入脈沖進(jìn)行計(jì)數(shù)，還能作為分頻器用。（ ）10優(yōu)先編碼器只對(duì)同時(shí)輸入的信號(hào)中的優(yōu)先級(jí)別最高的一個(gè)信號(hào)編碼. （ ）一、單項(xiàng)選擇題（每小題1分，共15分）1一位十六進(jìn)制數(shù)可以用多少位二進(jìn)制數(shù)來(lái)表示？（ C ）A. B. C. D. 162以下電路中常用于總線應(yīng)用的是（ A ）A.TSL門 B.OC門 C. 漏極開(kāi)路門 D.CMOS與非門3以下表達(dá)式

25、中符合邏輯運(yùn)算法則的是（ D ）A.CC=C2 B.1+1=10 C.01 D.A+1=14T觸發(fā)器的功能是（ D ）A 翻轉(zhuǎn)、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻轉(zhuǎn)、保持5. 存儲(chǔ)8位二進(jìn)制信息要多少個(gè)觸發(fā)器（D ）A.2 B.3 C.4 D.86多諧振蕩器可產(chǎn)生的波形是（ B ）A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波7一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端的個(gè) 數(shù)是（ C ）A.1 B.2 C.4 D.168引起組合邏輯電路中竟?fàn)幣c冒險(xiǎn)的原因是（ C ）A.邏輯關(guān)系錯(cuò)； B.干擾信號(hào)； C.電路延時(shí)； D.電源不穩(wěn)定。9同步計(jì)數(shù)器和異

26、步計(jì)數(shù)器比較，同步計(jì)數(shù)器的最顯著優(yōu)點(diǎn)是（ A ） A.工作速度高 B.觸發(fā)器利用率高 C.電路簡(jiǎn)單 D.不受時(shí)鐘CP控制10N個(gè)觸發(fā)器可以構(gòu)成能寄存多少位二進(jìn)制數(shù)碼的寄存器？（ B ） A.N-1 B.N C.N+1 D.2N11若用JK觸發(fā)器來(lái)實(shí)現(xiàn)特性方程，則JK端的方程應(yīng)為（ B ）A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB12一個(gè)無(wú)符號(hào)10位數(shù)字輸入的DAC，其輸出電平的級(jí)數(shù)是（ C ）A.4 B.10 C.1024 D.10013要構(gòu)成容量為4K8的RAM，需要多少片容量為2564的RAM？（ D ）A.2 B.4 C.8 D.3214隨機(jī)存取存儲(chǔ)器

27、RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，則存儲(chǔ)器中的內(nèi)容將如何變換？（ C ）A.全部改變 B.全部為1 C.不確定 D.保持不變15用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器，其輸出的脈寬為（ B ） RC； 二、多項(xiàng)選擇題（每小題1分，共5分）16以下代碼中，為無(wú)權(quán)碼的是（ C ）（ D ）（ ）（ ）A. 8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷碼 17當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí)，以下說(shuō)法正確的是（ A ）（ B ）（ ）（ ）A.用電壓表測(cè)量指針不動(dòng) B.相當(dāng)于懸空 C.電壓不高不低 D.測(cè)量電阻指針不動(dòng)18已知F=A+BD+CDE+D，下列結(jié)果正確的是哪幾個(gè)？（ A ）（ C

28、）（ ）（ ）A.F= B.F= C.F= D.F=19欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端為以下哪幾種情況？（ A ）（ B ）（ D ）（ ）A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 20關(guān)于PROM和PAL的結(jié)構(gòu)，以下敘述正確的是（ A ）（ D ）（ ）（ ）A.PROM的與陣列固定，不可編程B.PROM與陣列、或陣列均不可編程C.PAL與陣列、或陣列均可編程 D.PAL的與陣列可編程三、判斷改錯(cuò)題（每小題2分，共10分）21. 數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（ ）22. TTL與非門的多余輸入端可以接固

29、定高電平。（ ）23. 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（ ）24. D觸發(fā)器的特征方程Qn+1=D，而與Qn無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序電路。（ ）25. 移位寄存器 74LS194 可串行輸入并行輸出，但不能串行輸入串行輸出。（ ）四、填空題（每小題2分，共16分）26二進(jìn)制數(shù)（1011.1001）2轉(zhuǎn)換為八進(jìn)制數(shù)為 13.41 ，轉(zhuǎn)換為十六進(jìn)制數(shù)為 B9 。27數(shù)字電路按照是否具有記憶功能通常可分為兩類： 組合邏輯電路 、 時(shí)序邏輯電路 。28已知邏輯函數(shù)FAB，它的與非-與非表達(dá)式為 ，或與非表達(dá)式為 。295個(gè)變量可構(gòu)成 32 個(gè)最小項(xiàng)，變量的每一種取值可使 1 個(gè)最小項(xiàng)的值為

30、1。30在題30圖所示可編程陣列邏輯（PAL）電路中，Y1=，Y3=。題30圖31555定時(shí)器構(gòu)成的施密特觸發(fā)器，若電源電壓VCC12V，電壓控制端經(jīng)0.01F電容接地，則上觸發(fā)電平UT+ 8 V，下觸發(fā)電平UT 4 V。32若ROM具有10條地址線和8條數(shù)據(jù)線，則存儲(chǔ)容量為 1K8 比特，可以存儲(chǔ) 1024 個(gè)字節(jié)。33對(duì)于JK觸發(fā)器，若，則可完成 T 觸發(fā)器的邏輯功能；若，則可完成 D 觸發(fā)器的邏輯功能。1對(duì)于邏輯問(wèn)題表示方法中具有唯一性的是 D 。(A) 與-或式 (B) 或-與式 (C) 邏輯圖 (D) 卡諾圖2B。(A) (B) (C) (D) 3 C 。(A) (B) (C) (D

31、)4邊沿式D觸發(fā)器是一種 C 穩(wěn)態(tài)電路。(A) 無(wú) (B) 單 (C) 雙 (D) 多5L= AB+C 的對(duì)偶式為_(kāi)B_ 。 圖1(A) A+BC (B) (A+B)C (C) A+B+C (D) ABC 6將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應(yīng)是_ D_。 (A) 或非門 (B) 與非門 (C) 異或門 (D) 同或門7. 標(biāo)準(zhǔn)與-或式是由_B_構(gòu)成的邏輯表達(dá)式。 (A) 與項(xiàng)相或 (B) 最小項(xiàng)相或 (C) 最大項(xiàng)相與 (D) 或項(xiàng)相與8與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為 B 。(A) (101011.101)8421BCD (B) (35.8)16 (C) (110

32、101.01)2 (D) (65.1)89某D/A轉(zhuǎn)換器滿刻度輸出電壓為10V，要求1mV的分辨率，其輸入數(shù)字量位數(shù)至少為 B 位。 (A) 13 (B)14 (C) 15 (D) 1610在下面圖2所示中能實(shí)現(xiàn)邏輯狀態(tài)輸出的電路為 A ；11一個(gè)12K8位存儲(chǔ)系統(tǒng)，需要地址線數(shù)為多少？需要2K4位存儲(chǔ)器芯片數(shù)為多少? 應(yīng)選擇C。(A) 地址線13，芯片數(shù)6； (B) 地址線10，芯片數(shù)6；(C) 地址線14，芯片數(shù)12； (D) 地址線13，芯片數(shù)12 。12. 以下四種轉(zhuǎn)換器， B 是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。(A) 逐次逼近型 (B) 并聯(lián)比較型 (C) 雙積分型 (D) 施密特觸發(fā)器

33、試卷一一、（20分）選擇填空。1十進(jìn)制數(shù)3.625的二進(jìn)制數(shù)和8421BCD碼分別為（ ）A 11.11 和11.001 B11.101 和C11.01 和11.101 和11.1012下列幾種說(shuō)法中錯(cuò)誤的是（ ）A任何邏輯函數(shù)都可以用卡諾圖表示。 B邏輯函數(shù)的卡諾圖是唯一的。C同一個(gè)卡諾圖化簡(jiǎn)結(jié)果可能不是唯一的。 D卡諾圖中1的個(gè)數(shù)和0的個(gè)數(shù)相同。3和TTL電路相比，CMOS電路最突出的優(yōu)點(diǎn)在于（ ） A可靠性高 B抗干擾能力強(qiáng) C速度快 D功耗低4為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用（ ） A寄存器 B移位寄存器 C計(jì)數(shù)器 D存儲(chǔ)器5單穩(wěn)態(tài)觸發(fā)器的輸出脈沖的寬度取決于（ ）

34、A觸發(fā)脈沖的寬度 B觸發(fā)脈沖的幅度C電路本身的電容、電阻的參數(shù) D電源電壓的數(shù)值6為了提高多諧振蕩器頻率的穩(wěn)定性，最有效的方法是（ ） A提高電容、電阻的精度 B提高電源的穩(wěn)定度C采用石英晶體振蕩器 C保持環(huán)境溫度不變7已知時(shí)鐘脈沖頻率為fcp，欲得到頻率為0.2fcp的矩形波應(yīng)采用（ ） A五進(jìn)制計(jì)數(shù)器 B五位二進(jìn)制計(jì)數(shù)器C單穩(wěn)態(tài)觸發(fā)器 C多諧振蕩器8在圖1-8用555定時(shí)器組成的施密特觸發(fā)電路中，它的回差電壓等于（ ） A5V B2V C4V D3V圖1-8試卷一參考答案一、選擇填空1B；2D；3D；4B；5C；6C；7A；8B試卷二一、（18分）選擇填空題1. 用卡諾圖法化簡(jiǎn)函數(shù)F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最簡(jiǎn)與-或式_c_。A. B.C. D.2. 邏輯函數(shù)F1、F2、F3的卡諾圖如圖1-2所示，他們之間的邏輯關(guān)系是