數(shù)字電路基礎(chǔ)實(shí)驗(yàn)

1、制作：張利霞 監(jiān)制：張利霞 實(shí)驗(yàn)一認(rèn)識(shí)實(shí)驗(yàn)實(shí)驗(yàn)一認(rèn)識(shí)實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?、掌握雙蹤示波器和方波發(fā)生器的使用方法。 2、掌握脈沖波形的測(cè)量。 3、分析RC微分、積分電路輸出波形與時(shí)間常數(shù)輸入方波頻率關(guān)系。要點(diǎn)：要點(diǎn)：必須正確使用方波發(fā)生器。難點(diǎn)：難點(diǎn)：利用示波器觀察到正確的微積分波形。 復(fù)習(xí)與重點(diǎn)二、實(shí)驗(yàn)設(shè)備 萬用表 示波器 方波發(fā)生器 RC電路板 實(shí)驗(yàn)原理實(shí)驗(yàn)原理數(shù)字信號(hào)的特點(diǎn)數(shù)字信號(hào)的特點(diǎn) 數(shù)字信號(hào)在時(shí)間上和數(shù)值上均是離散的。數(shù)字信號(hào)在時(shí)間上和數(shù)值上均是離散的。 數(shù)字信號(hào)在電路中常表現(xiàn)為突變的電壓或電流數(shù)字信號(hào)在電路中常表現(xiàn)為突變的電壓或電流。 圖圖1.1.1 典型的數(shù)字信號(hào)典型的數(shù)字信號(hào)Vt

2、(V)(ms)501020304050 有兩種邏輯體制：有兩種邏輯體制： 正邏輯體制正邏輯體制規(guī)定：高電平為邏輯規(guī)定：高電平為邏輯1，低電平為邏輯，低電平為邏輯0。 負(fù)邏輯體制負(fù)邏輯體制規(guī)定：低電平為邏輯規(guī)定：低電平為邏輯1，高電平為邏輯，高電平為邏輯0。 如果采用正邏輯，圖如果采用正邏輯，圖1.1.1所示的數(shù)字電壓信號(hào)就成為下圖所示邏所示的數(shù)字電壓信號(hào)就成為下圖所示邏輯信號(hào)。輯信號(hào)。 正邏輯與負(fù)邏輯正邏輯與負(fù)邏輯 數(shù)字信號(hào)是一種二值信號(hào)，用兩個(gè)電平（高電平數(shù)字信號(hào)是一種二值信號(hào)，用兩個(gè)電平（高電平和低電平）分別來表示兩個(gè)邏輯值（邏輯和低電平）分別來表示兩個(gè)邏輯值（邏輯1和邏輯和邏輯0）。）。

3、邏輯0邏輯1邏輯0邏輯1邏輯0數(shù)字信號(hào)的主要參數(shù)數(shù)字信號(hào)的主要參數(shù) 一個(gè)理想的周期性數(shù)字信號(hào)，可用以下幾個(gè)參數(shù)來描繪：一個(gè)理想的周期性數(shù)字信號(hào)，可用以下幾個(gè)參數(shù)來描繪： Vm信號(hào)幅度。信號(hào)幅度。 T信號(hào)的重復(fù)周期。信號(hào)的重復(fù)周期。 tW脈沖寬度。脈沖寬度。 q占空比。其定義為：占空比。其定義為： %100(%)WTtqVt (ms)0VmwtT 下圖所示為三個(gè)周期相同（圖所示為三個(gè)周期相同（T T=20ms=20ms），但幅度、脈沖寬度及占），但幅度、脈沖寬度及占空比各不相同的數(shù)字信號(hào)?？毡雀鞑幌嗤臄?shù)字信號(hào)。Vt(V)(ms)501020304050Vt(V)(ms)01020304050V

4、t(V)(ms)010203040503.610(a)(b)(c)三、實(shí)驗(yàn)內(nèi)容及步驟 實(shí)驗(yàn)操作 按圖接好線輸入端接入方波信號(hào)，記錄此時(shí)的幅度和周期。用示波器觀察對(duì)應(yīng)此波形下輸出波形的幅度與周期。用萬用表測(cè)量可便電阻的阻值。計(jì)算RC電路的時(shí)間常數(shù)列表記錄各物理量及波形關(guān)系。（積分自己完成）（積分自己完成） 觀察波形填表 積分微分輸入輸入輸出輸出RRCC 實(shí)驗(yàn)小結(jié)實(shí)驗(yàn)小結(jié)1 1數(shù)字信號(hào)在時(shí)間上和數(shù)值上均是離散的。數(shù)字信號(hào)在時(shí)間上和數(shù)值上均是離散的。2 2數(shù)字電路中用高電平和低電平分別來表示邏輯數(shù)字電路中用高電平和低電平分別來表示邏輯1 1和邏輯和邏輯0 0，它和二，它和二進(jìn)制數(shù)中的進(jìn)制數(shù)中的0 0

5、和和1 1正好對(duì)應(yīng)。因此，數(shù)字系統(tǒng)中常用二進(jìn)制數(shù)來表正好對(duì)應(yīng)。因此，數(shù)字系統(tǒng)中常用二進(jìn)制數(shù)來表示數(shù)據(jù)。示數(shù)據(jù)。3 3常用常用BCDBCD碼有碼有84218421碼、碼、242l242l碼、碼、542l542l碼、余碼、余3 3碼等，其中碼等，其中842l842l碼使碼使用最廣泛。用最廣泛。4 4在數(shù)字電路中，半導(dǎo)體二極管、三極管一般都工作在開關(guān)狀態(tài)，在數(shù)字電路中，半導(dǎo)體二極管、三極管一般都工作在開關(guān)狀態(tài)，即工作于導(dǎo)通（飽和）和截止兩個(gè)對(duì)立的狀態(tài)，來表示邏輯即工作于導(dǎo)通（飽和）和截止兩個(gè)對(duì)立的狀態(tài)，來表示邏輯1 1和和邏輯邏輯0 0。影響它們開關(guān)特性的主要因素是管子內(nèi)部電荷存儲(chǔ)和消。影響它們開關(guān)

6、特性的主要因素是管子內(nèi)部電荷存儲(chǔ)和消散的時(shí)間。散的時(shí)間。5 5邏輯運(yùn)算中的三種基本運(yùn)算是與、或、非運(yùn)算。邏輯運(yùn)算中的三種基本運(yùn)算是與、或、非運(yùn)算。6 6描述邏輯關(guān)系的函數(shù)稱為邏輯函。邏輯函數(shù)中的變量和函數(shù)值都描述邏輯關(guān)系的函數(shù)稱為邏輯函。邏輯函數(shù)中的變量和函數(shù)值都只能取只能取0 0或或1 1兩個(gè)值。兩個(gè)值。7 7常用的邏輯函數(shù)表示方法有真值表、函數(shù)表達(dá)式常用的邏輯函數(shù)表示方法有真值表、函數(shù)表達(dá)式 、邏輯圖等，、邏輯圖等，它們之間可以任意地相互轉(zhuǎn)換。它們之間可以任意地相互轉(zhuǎn)換。實(shí)驗(yàn)實(shí)驗(yàn)2 集成邏輯門電路集成邏輯門電路一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康?1熟悉集成集成邏輯門電路邏輯的功能及熟悉集成集成邏輯門

7、電路邏輯的功能及應(yīng)用。應(yīng)用。2掌握集成電路的應(yīng)用及測(cè)試方法。掌握集成電路的應(yīng)用及測(cè)試方法。二、實(shí)驗(yàn)設(shè)備1、邏輯教學(xué)儀2、集成電路74LS00，74LS86，74S64三、實(shí)驗(yàn)內(nèi)容及步驟1、74LS20引腳圖連線原理圖輸入輸出DCBAY0000100011001010110111110多余輸入端的處理多余輸入端的處理 與非門多余輸入端的處理 或非門多余輸入端的處理 V&CCBA&AB（a）（b）1ABBA（a）（b）1表二 輸入端及其狀態(tài)輸出ABCDJKEFG HI1111000000011110100000000011000000000110000000010000000000

8、110000002、74S64引腳圖 11068537249GND12Vcc1413111A 1B 1Y 2A 2B 2Y3Y3A3B4Y4A4B&74LS00引腳排列圖3、74LS00引腳圖測(cè)試電路邏輯功能 輸入 輸出BAZ00011011 輸入 輸出BA預(yù)習(xí)Z Z00011011四、實(shí)驗(yàn)報(bào)告四、實(shí)驗(yàn)報(bào)告1 1畫出實(shí)驗(yàn)電路，作出實(shí)測(cè)功能表。畫出實(shí)驗(yàn)電路，作出實(shí)測(cè)功能表。2 2整理數(shù)據(jù)，寫出實(shí)驗(yàn)報(bào)告。整理數(shù)據(jù)，寫出實(shí)驗(yàn)報(bào)告。3 3。預(yù)習(xí)組合電路實(shí)驗(yàn)。預(yù)習(xí)組合電路實(shí)驗(yàn)。實(shí)驗(yàn)實(shí)驗(yàn)3 組合電路實(shí)驗(yàn)組合電路實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康?1熟悉集成集成電路分析方法。熟悉集成集成電路分析方法。2驗(yàn)

9、證半加器和全加器的邏輯功能。驗(yàn)證半加器和全加器的邏輯功能。二、實(shí)驗(yàn)設(shè)備 1、邏輯教學(xué)儀 2、集成電路74LS00，74LS86，74S64三、實(shí)驗(yàn)內(nèi)容及步驟1、74LS00引腳圖11068537249GND12Vcc1413111A 1B 1Y 2A 2B 2Y3Y3A3B4Y4A4B&74LS00引腳排列圖2、完成半加器測(cè)試填表 加法器加法器加法器的基本概念及工作原理加法器的基本概念及工作原理加法器加法器實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)的加法運(yùn)算實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)的加法運(yùn)算 1 1半加器半加器只能進(jìn)行本位加數(shù)、被加數(shù)的加法運(yùn)算而不考慮低位進(jìn)位。只能進(jìn)行本位加數(shù)、被加數(shù)的加法運(yùn)算而不考慮低位進(jìn)位。 列出

10、半加器的真值表：列出半加器的真值表：BABABASABC 畫出邏輯電路圖。畫出邏輯電路圖。由真值表直接寫出表達(dá)式由真值表直接寫出表達(dá)式: :ABCS&=1如果想用與非門組成半加器，則將上式用代數(shù)法變換成與非形式：如果想用與非門組成半加器，則將上式用代數(shù)法變換成與非形式：由此畫出用與非門組成的半加器。由此畫出用與非門組成的半加器。ABBABABABBAABBAABABABABAS)()(ABBABAABABC&ABSCABSCCO2 2全加器全加器能能同時(shí)進(jìn)行本位數(shù)和相鄰低位的進(jìn)位信號(hào)的加法運(yùn)算。同時(shí)進(jìn)行本位數(shù)和相鄰低位的進(jìn)位信號(hào)的加法運(yùn)算。由真值表直接寫出邏輯表達(dá)式，再經(jīng)代數(shù)法

11、化簡和轉(zhuǎn)換得：由真值表直接寫出邏輯表達(dá)式，再經(jīng)代數(shù)法化簡和轉(zhuǎn)換得：1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1i-iiii)C(BABA根據(jù)邏輯表達(dá)式畫出全加器的邏輯電路圖：根據(jù)邏輯表達(dá)式畫出全加器的邏輯電路圖：COABiii-1CCiSiCI=1=1ABSCiiiiCi-1&1iS1iiiCBAiC1i-iiii)C(BABA實(shí)驗(yàn)小結(jié)實(shí)驗(yàn)小結(jié)1 1常用的中規(guī)模組合邏輯器件包括編碼器、譯碼器、數(shù)據(jù)常用的中規(guī)模組合邏輯器件包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較

12、器、加法器等。選擇器、數(shù)值比較器、加法器等。2 2上述組合邏輯器件除了具有其基本功能外，還可用來設(shè)上述組合邏輯器件除了具有其基本功能外，還可用來設(shè)計(jì)組合邏輯電路。應(yīng)用中規(guī)模組合邏輯器件進(jìn)行組合邏計(jì)組合邏輯電路。應(yīng)用中規(guī)模組合邏輯器件進(jìn)行組合邏輯電路設(shè)計(jì)的一般原則是：使用輯電路設(shè)計(jì)的一般原則是：使用MSIMSI芯片的個(gè)數(shù)和品種型芯片的個(gè)數(shù)和品種型號(hào)最少，芯片之間的連線最少號(hào)最少，芯片之間的連線最少3 3用用MSIMSI芯片設(shè)計(jì)組合邏輯電路最簡單和最常用的方法是，芯片設(shè)計(jì)組合邏輯電路最簡單和最常用的方法是，用數(shù)據(jù)選擇器設(shè)計(jì)多輸入、單輸出的邏輯函數(shù)；用二進(jìn)用數(shù)據(jù)選擇器設(shè)計(jì)多輸入、單輸出的邏輯函數(shù)；用

13、二進(jìn)制譯碼器設(shè)計(jì)多輸入、多輸出的邏輯函數(shù)。制譯碼器設(shè)計(jì)多輸入、多輸出的邏輯函數(shù)。 表3-1 輸入輸出ABZY000110113、完成全加器測(cè)試填表74LS86引腳圖 74S64引腳圖 輸入輸出ABCI-1SCI000001010011100101110111 第五章第五章 觸發(fā)器觸發(fā)器5.1 基本觸發(fā)器基本觸發(fā)器 一、基本一、基本RS觸發(fā)器觸發(fā)器 1用與非門組成的基本用與非門組成的基本RS觸發(fā)器觸發(fā)器 （1 1）電路結(jié)構(gòu)）電路結(jié)構(gòu): :由門電路組成的，它與組合邏輯電路的根本區(qū)別在于，電由門電路組成的，它與組合邏輯電路的根本區(qū)別在于，電路中有反饋線，即門電路的輸入、輸出端交叉耦合。路中有反饋線，

14、即門電路的輸入、輸出端交叉耦合。&GG12RSQQRSQQ觸發(fā)器有兩個(gè)互補(bǔ)的輸出端，觸發(fā)器有兩個(gè)互補(bǔ)的輸出端，（2）邏輯功能）邏輯功能&GG12RSQQ2用或非門組成的基本用或非門組成的基本RS觸發(fā)器觸發(fā)器這種觸發(fā)器的觸發(fā)信號(hào)是高電平有效，因此在邏輯符號(hào)的輸入端處沒有這種觸發(fā)器的觸發(fā)信號(hào)是高電平有效，因此在邏輯符號(hào)的輸入端處沒有小圓圈。小圓圈。GG12RSQQ11RSQQ二、二、 同步同步RS觸發(fā)器觸發(fā)器給觸發(fā)器加一個(gè)時(shí)鐘控制端給觸發(fā)器加一個(gè)時(shí)鐘控制端CP，只有在，只有在CP端上出現(xiàn)時(shí)鐘脈沖時(shí)，觸發(fā)端上出現(xiàn)時(shí)鐘脈沖時(shí)，觸發(fā)器的狀態(tài)才能變化。這種觸發(fā)器稱為器的狀態(tài)才能變化。這種觸

15、發(fā)器稱為同步觸發(fā)器同步觸發(fā)器。1 1同步同步RS觸發(fā)器的電路結(jié)構(gòu)觸發(fā)器的電路結(jié)構(gòu)&CP3GG&GG12QQSRQQ1S1R C1CP2 2邏輯功能邏輯功能當(dāng)當(dāng)CP0 0時(shí)，控制門時(shí)，控制門G3 3、G4 4關(guān)閉，觸發(fā)器的狀態(tài)保持不變。關(guān)閉，觸發(fā)器的狀態(tài)保持不變。當(dāng)當(dāng)CP1 1時(shí)，時(shí)，G3 3、G4 4打開，其輸出狀態(tài)由打開，其輸出狀態(tài)由R、S端的輸入信號(hào)決定端的輸入信號(hào)決定同步同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換分別由觸發(fā)器的狀態(tài)轉(zhuǎn)換分別由R、S和和CP控制，其中，控制，其中，R、S控制控制狀態(tài)轉(zhuǎn)換的方向；狀態(tài)轉(zhuǎn)換的方向；CP控制狀態(tài)轉(zhuǎn)換的時(shí)刻?？刂茽顟B(tài)轉(zhuǎn)換的時(shí)刻。&CP3GG&a

16、mp;GG12QQSR5.4 集成觸發(fā)器集成觸發(fā)器一、一、集成觸發(fā)器舉例集成觸發(fā)器舉例1 1TTL主從主從JK觸發(fā)器觸發(fā)器7474LS7272特點(diǎn)：（特點(diǎn)：（1 1）有）有3 3個(gè)個(gè)J端和端和3 3個(gè)個(gè)K端，它們之間是與邏輯關(guān)系。端，它們之間是與邏輯關(guān)系。（2 2）帶有直接置）帶有直接置0 0端端RD和直接置和直接置1 1端端SD，都為低電平有效，不用時(shí)應(yīng)接高電平。都為低電平有效，不用時(shí)應(yīng)接高電平。（3 3）為主從型結(jié)構(gòu)，）為主從型結(jié)構(gòu)，CP下跳沿觸發(fā)。下跳沿觸發(fā)。QQ1J1KC1SR&4123567891011121314NCRDJ1J2J3Q GNDQK1K2K3CPDSVcc74

17、LS7221CPDKRJ1JK3S23JKD2 2高速高速CMOS邊沿邊沿D觸發(fā)器觸發(fā)器7474HC7474 特點(diǎn)：（特點(diǎn)：（1）單輸入端的雙）單輸入端的雙D觸發(fā)器。觸發(fā)器。（2）它們都帶有直接置）它們都帶有直接置0端端RD和直接置和直接置1端端SD，為低電平有效。，為低電平有效。（3）為）為CMOS邊沿邊沿觸發(fā)器，觸發(fā)器，CP上升沿觸發(fā)。上升沿觸發(fā)。2S2DD2CPD2R1S1DD1CPD1RC11DSR41235678910111213141GNDVcc74HC74RD1D 1CPD1S 1Q 1Q2Q2Q2SD2CP2DD2R2Q1Q2Q1Q基本觸發(fā)器的特點(diǎn)總結(jié)：基本觸發(fā)器的特點(diǎn)總結(jié)：（

18、1 1）有兩個(gè)互補(bǔ)的輸出端，有兩個(gè)穩(wěn)定的狀態(tài)。）有兩個(gè)互補(bǔ)的輸出端，有兩個(gè)穩(wěn)定的狀態(tài)。（2 2）有復(fù)位（有復(fù)位（Q Q=0=0）、置位（）、置位（Q Q=1=1）、保持原狀態(tài)三種功能。）、保持原狀態(tài)三種功能。（3 3）R R為復(fù)位輸入端，為復(fù)位輸入端，S S為置位輸入端，可以是低電平有效，為置位輸入端，可以是低電平有效，也可以是高電平有效，取決于觸發(fā)器的結(jié)構(gòu)。也可以是高電平有效，取決于觸發(fā)器的結(jié)構(gòu)。（4 4）由于反饋線的存在，無論是復(fù)位還是置位，有效信號(hào)只）由于反饋線的存在，無論是復(fù)位還是置位，有效信號(hào)只需要作用很短的一段時(shí)間，即需要作用很短的一段時(shí)間，即“一觸即發(fā)一觸即發(fā)”。實(shí)驗(yàn)小結(jié)實(shí)驗(yàn)小結(jié)

19、1 1觸發(fā)器有兩個(gè)基本性質(zhì)：（觸發(fā)器有兩個(gè)基本性質(zhì)：（1 1）在一定條件下，觸發(fā)器可維持在兩種穩(wěn)）在一定條件下，觸發(fā)器可維持在兩種穩(wěn)定狀態(tài)（定狀態(tài)（0 0或或1 1狀態(tài)）之一而保持不變；（狀態(tài)）之一而保持不變；（2 2）在一定的外加信號(hào)作用下，）在一定的外加信號(hào)作用下，觸發(fā)器可從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)變到另一個(gè)穩(wěn)定狀態(tài)。觸發(fā)器可從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)變到另一個(gè)穩(wěn)定狀態(tài)。2 2描寫觸發(fā)器邏輯功能的方法主要有特性表、特性方程、驅(qū)動(dòng)表、狀態(tài)描寫觸發(fā)器邏輯功能的方法主要有特性表、特性方程、驅(qū)動(dòng)表、狀態(tài)轉(zhuǎn)換圖和波形圖轉(zhuǎn)換圖和波形圖( (又稱時(shí)序圖又稱時(shí)序圖) )等。等。3 3按照結(jié)構(gòu)不同，觸發(fā)器可分為：按照結(jié)構(gòu)不同，

20、觸發(fā)器可分為： (1) (1) 基本基本RS觸發(fā)器，為電平觸發(fā)方式。觸發(fā)器，為電平觸發(fā)方式。 (2) (2) 同步觸發(fā)器，為脈沖觸發(fā)方式。同步觸發(fā)器，為脈沖觸發(fā)方式。 (3) (3) 主從觸發(fā)器，為脈沖觸發(fā)方式。主從觸發(fā)器，為脈沖觸發(fā)方式。 (4) (4) 邊沿觸發(fā)器，為邊沿觸發(fā)方式。邊沿觸發(fā)器，為邊沿觸發(fā)方式。4 4根據(jù)邏輯功能的不同，觸發(fā)器可分為：根據(jù)邏輯功能的不同，觸發(fā)器可分為： (1) (1) RS觸發(fā)器觸發(fā)器 (2) (2) JK觸發(fā)器觸發(fā)器 (3) (3) D觸發(fā)器觸發(fā)器 (4) (4) T觸發(fā)器觸發(fā)器 （T觸發(fā)器觸發(fā)器 ） 5 5同一電路結(jié)構(gòu)的觸發(fā)器可以做成不同的邏輯功能；同一邏

21、輯功能的觸同一電路結(jié)構(gòu)的觸發(fā)器可以做成不同的邏輯功能；同一邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)來實(shí)現(xiàn)。發(fā)器可以用不同的電路結(jié)構(gòu)來實(shí)現(xiàn)。6 6利用特性方程可實(shí)現(xiàn)不同功能觸發(fā)器間邏輯功能的相互轉(zhuǎn)換。利用特性方程可實(shí)現(xiàn)不同功能觸發(fā)器間邏輯功能的相互轉(zhuǎn)換。3 3集成二進(jìn)制計(jì)數(shù)器舉例集成二進(jìn)制計(jì)數(shù)器舉例 （1 1）4 4位二進(jìn)制同步加法計(jì)數(shù)器位二進(jìn)制同步加法計(jì)數(shù)器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET

22、11D2D3DCPLDRDRCO 異步清零。異步清零。w7416174161具有以下功能：具有以下功能： 計(jì)數(shù)。計(jì)數(shù)。 同步并行預(yù)置數(shù)。同步并行預(yù)置數(shù)。RCO為進(jìn)位輸出端。為進(jìn)位輸出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCOQCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零異步同步置數(shù)加法計(jì)數(shù)保持三、集成計(jì)數(shù)器的應(yīng)用三、集成計(jì)數(shù)器的應(yīng)用（1 1）同步級(jí)聯(lián)。）同步級(jí)聯(lián)。例：用兩片例：用兩片4 4位二進(jìn)制加法計(jì)數(shù)器位二進(jìn)制加法計(jì)數(shù)器7416174161采用同步級(jí)

23、聯(lián)方式構(gòu)成的采用同步級(jí)聯(lián)方式構(gòu)成的8 8位位二進(jìn)制同步加法計(jì)數(shù)器，模為二進(jìn)制同步加法計(jì)數(shù)器，模為161616=25616=256。1 1計(jì)數(shù)器的級(jí)聯(lián)計(jì)數(shù)器的級(jí)聯(lián)3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111計(jì)數(shù)脈沖清零脈沖0132Q Q Q Q4576Q Q Q Q（2 2）異步級(jí)聯(lián)）異步級(jí)聯(lián) 例：用兩片例：用兩片74191采用異步級(jí)聯(lián)方式構(gòu)成采用異步級(jí)聯(lián)方式構(gòu)成8位二進(jìn)制位二進(jìn)制異步可逆計(jì)數(shù)器。異步可逆計(jì)數(shù)器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74

24、191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)計(jì)數(shù)脈沖D/UENL0132Q Q Q QQ6Q7Q4Q5D二、實(shí)驗(yàn)設(shè)備二、實(shí)驗(yàn)設(shè)備 1 1示波器：示波器：cs-1022cs-1022。 2萬用表。萬用表。 3 3數(shù)字實(shí)驗(yàn)箱數(shù)字實(shí)驗(yàn)箱1計(jì)數(shù)器計(jì)數(shù)器74LS16174LS161是功能較強(qiáng)的是功能較強(qiáng)的TTL集成計(jì)數(shù)器，具有二進(jìn)制、十進(jìn)集成計(jì)數(shù)器，具有二進(jìn)制、十進(jìn)制加減及預(yù)置數(shù)功能。實(shí)驗(yàn)中應(yīng)特別注意：輸入脈沖幅度制加減及預(yù)置數(shù)功能。實(shí)驗(yàn)中應(yīng)特別注意：輸入脈沖幅度不能高于電源電壓；不用的輸入端不能懸空，必須按要求接不能高于電源電壓；不用的輸入端不能懸

25、空，必須按要求接地或接地或接+5V。 三、實(shí)驗(yàn)器件：三、實(shí)驗(yàn)器件：P5LdD01413Q0D316C038CrCP7VCC2GND6114T151074LS161Q1129Q2Q3四位二進(jìn)制計(jì)數(shù)器1D1D2清零預(yù)置使能時(shí)鐘預(yù)置數(shù)據(jù)輸入輸出工作模式RDLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q0011110111 0 01 1 d3 d2 d1 d0 0 0 0 0d3 d2 d1 d0保 持保 持計(jì) 數(shù)異步清零同步置數(shù)數(shù)據(jù)保持?jǐn)?shù)據(jù)保持加法計(jì)數(shù) 2 2譯碼器譯碼器74LS47 74LS4774LS47是是BCDBCD七段譯碼帶輸出驅(qū)動(dòng)器的譯碼器七段譯碼帶輸出驅(qū)動(dòng)器的譯碼器, ,

26、 是與是與七七段共陽極數(shù)碼管配套使用的譯碼器，管腳排列如下圖段共陽極數(shù)碼管配套使用的譯碼器，管腳排列如下圖。162VCC14BGND413f1211eDBCD碼七段譯碼器1A10BI/RBOb79c6153LT5a8CdgRBI7447 三、實(shí)驗(yàn)內(nèi)容與步驟：三、實(shí)驗(yàn)內(nèi)容與步驟：1 1二進(jìn)制遞增計(jì)數(shù)器二進(jìn)制遞增計(jì)數(shù)器（1 1）按右圖接線（注意紅色）按右圖接線（注意紅色的線與器件已接好）。的線與器件已接好）。（2 2）74LS16174LS161的的P P、T T、Cr Cr 、 LdLd端接端接輸入輸入，CPCP端接計(jì)數(shù)脈沖。端接計(jì)數(shù)脈沖。（3 3）輸入單次脈沖，用萬用）輸入單次脈沖，用萬用表測(cè)

27、量各個(gè)表測(cè)量各個(gè)Q Q端的電壓，對(duì)照端的電壓，對(duì)照表檢查計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換規(guī)律。表檢查計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換規(guī)律。LD+5VCP716V+74LS47caQ23aBcQ1 Q069f27874LS161eCP1fgdAP48beDTgdCGNDVCC16VCC109GND2bQ3計(jì)數(shù)脈沖計(jì)數(shù)脈沖進(jìn)位輸出進(jìn)位輸出COQ3 Q2 Q1 Q0 顯示字碼顯示字碼012345678910111213141516111111111111111010 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11

28、 1 0 01 1 0 11 1 1 01 1 1 10 0 0 02 2十進(jìn)制遞增計(jì)數(shù)器十進(jìn)制遞增計(jì)數(shù)器（1 1）將）將74LS16174LS161的的B/DB/D端接地，端接地，U/DU/D端接端接+5V+5V。（2 2）在）在CP端輸入單次脈沖，端輸入單次脈沖，觀察數(shù)碼管顯示。觀察數(shù)碼管顯示。（3 3）在）在CP端輸入端輸入1KHz1KHz連續(xù)脈連續(xù)脈沖 ， 用 示 波 器 觀 察 并 記 錄沖 ， 用 示 波 器 觀 察 并 記 錄CC4029CC4029各各Q Q端波形。端波形。B/DU/D+5VCP516V+74LS47caQ23aBcQ1 Q0699f27874LS161eCP1

29、10fgdAPE48beDCIgdCGNDVCC16VCC101GND15bQ3用74LS161同步四位二進(jìn)制加法計(jì)數(shù)器構(gòu)成的計(jì)數(shù)電路如圖，試分析說明為幾進(jìn)制計(jì)數(shù)。CP RD LD P T 工作狀態(tài) 0 清零 1 0 預(yù)置數(shù) 1 1 0 1 保持(包括C的狀態(tài)) 1 1 0 保持 1 1 1 1 計(jì)數(shù)74LS161功能表1CPTCPQ3 Q2 Q1 Q0D3 D2 D1 D0LDRD1174LS16111五、實(shí)驗(yàn)報(bào)告五、實(shí)驗(yàn)報(bào)告1 1畫出實(shí)驗(yàn)電路，作出計(jì)數(shù)器實(shí)測(cè)功能表。畫出實(shí)驗(yàn)電路，作出計(jì)數(shù)器實(shí)測(cè)功能表。2 2繪出實(shí)測(cè)的二進(jìn)制遞增、十進(jìn)制遞增計(jì)數(shù)器的工作繪出實(shí)測(cè)的二進(jìn)制遞增、十進(jìn)制遞增計(jì)數(shù)器的

30、工作波形。波形。 六、思考題（寫在實(shí)驗(yàn)報(bào)告中）六、思考題（寫在實(shí)驗(yàn)報(bào)告中）1 1怎樣用怎樣用74LS16174LS161組成十二進(jìn)制或六進(jìn)制計(jì)數(shù)器？組成十二進(jìn)制或六進(jìn)制計(jì)數(shù)器？2 2試畫出兩位十進(jìn)制計(jì)數(shù)、譯碼、顯示電路接線圖試畫出兩位十進(jìn)制計(jì)數(shù)、譯碼、顯示電路接線圖。實(shí)驗(yàn)實(shí)驗(yàn)6 555定時(shí)器的應(yīng)用定時(shí)器的應(yīng)用一、實(shí)驗(yàn)?zāi)康囊弧?shí)驗(yàn)?zāi)康?1掌握用掌握用555定時(shí)器構(gòu)成的幾種基本脈沖電路的定時(shí)器構(gòu)成的幾種基本脈沖電路的方法，并驗(yàn)證其功能。方法，并驗(yàn)證其功能。 2學(xué)習(xí)脈沖形成與整形電路的調(diào)試方法。學(xué)習(xí)脈沖形成與整形電路的調(diào)試方法。 3進(jìn)一步熟悉用示波器測(cè)量方波信號(hào)周期及脈寬進(jìn)一步熟悉用示波器測(cè)量方波信號(hào)周期及脈寬的方法。的方法。二、實(shí)驗(yàn)設(shè)備二、實(shí)驗(yàn)設(shè)備 1 1示波器：示波器：cs-1022cs-1022。 2數(shù)字萬用表。數(shù)字萬用表。