動(dòng)態(tài)邏輯電路

1、1動(dòng)態(tài)電路動(dòng)態(tài)電路n邏輯功能由邏輯功能由NMOS或者或者PMOS網(wǎng)絡(luò)實(shí)現(xiàn)網(wǎng)絡(luò)實(shí)現(xiàn)n扇入為扇入為N的電路需要晶體管數(shù)目的電路需要晶體管數(shù)目 N + 2 (互補(bǔ)互補(bǔ) CMOS 2N 個(gè)個(gè))n輸出全擺幅信號(hào)，無比邏輯，速度快輸出全擺幅信號(hào)，無比邏輯，速度快n缺點(diǎn)：電荷泄漏，電荷分享，級(jí)聯(lián)問題缺點(diǎn)：電荷泄漏，電荷分享，級(jí)聯(lián)問題OutABCMpMe2第四章第四章 基本單元電路基本單元電路4.8 動(dòng)態(tài)邏輯電路動(dòng)態(tài)邏輯電路3動(dòng)態(tài)邏輯電路動(dòng)態(tài)邏輯電路nDomino邏輯邏輯n時(shí)鐘信號(hào)時(shí)鐘信號(hào)n時(shí)鐘同步時(shí)鐘同步CMOS（C2MOS）電路）電路nNORA和和TSPC4多米諾（多米諾（Domino）CMOS電路電路A

2、BM1M2VDDVV1MMP1N1outMMP2N2由一級(jí)預(yù)充由一級(jí)預(yù)充-求值動(dòng)態(tài)邏輯門和一級(jí)靜態(tài)反相器構(gòu)求值動(dòng)態(tài)邏輯門和一級(jí)靜態(tài)反相器構(gòu)成成實(shí)現(xiàn)不帶非邏輯實(shí)現(xiàn)不帶非邏輯解決級(jí)連問題解決級(jí)連問題5Domino LogicIn1In2PDNIn3MeMpOut1In4PDNIn5MeMpOut2Mkp6多米諾多米諾CMOS電路電路V1V4預(yù)充到預(yù)充到VDD，與，與AE狀態(tài)無關(guān)；狀態(tài)無關(guān)；在在AE1的情況下，對(duì)的情況下，對(duì)V1V4 逐次放電逐次放電；0 1 7級(jí)連電路中，各級(jí)信號(hào)會(huì)通過一級(jí)級(jí)的連鎖級(jí)連電路中，各級(jí)信號(hào)會(huì)通過一級(jí)級(jí)的連鎖反應(yīng)傳遞電平。好象多米諾骨牌。反應(yīng)傳遞電平。好象多米諾骨牌。8N

3、MOSVDDPMOSNMOSVDDVout邏輯塊邏輯塊邏輯塊NMOSPMOS接接接PMOS接NMOSV1MN1MN2VoutMP1MP2MMfPMNCL接同類下級(jí)電路要添加反相器接同類下級(jí)電路要添加反相器Domino 邏輯的級(jí)聯(lián) 9Domino 邏輯特點(diǎn)邏輯特點(diǎn) n通過輸出反相器解決動(dòng)態(tài)電通過輸出反相器解決動(dòng)態(tài)電路級(jí)聯(lián)問題路級(jí)聯(lián)問題n同互補(bǔ)同互補(bǔ)CMOS相反，相反，Domino只能實(shí)現(xiàn)不帶非的只能實(shí)現(xiàn)不帶非的邏輯邏輯n高速度高速度n也有電荷分享、電荷泄漏等也有電荷分享、電荷泄漏等問題問題ABM1M2VDDVV1MMP1N1outMMP2N210帶來以下問題：帶來以下問題：tVDDV(t)(t)

4、0/ a.u.V2minVV2y 使動(dòng)態(tài)電路后面的使動(dòng)態(tài)電路后面的CMOS反相器的噪聲容限下降反相器的噪聲容限下降 使存儲(chǔ)的高電平下降，電路動(dòng)態(tài)保持時(shí)間減小使存儲(chǔ)的高電平下降，電路動(dòng)態(tài)保持時(shí)間減小電荷分享和電荷泄漏引起結(jié)點(diǎn)電平變化電荷分享和電荷泄漏引起結(jié)點(diǎn)電平變化M1M2M3M4ABCVVVV34outDDVV12CCxyDE在在AB1，C0的情況的情況下，下，11NMOSVDDVout邏輯塊V1MMfPMNCL解決方法：解決方法：加反饋管加反饋管電荷泄漏問題電荷泄漏問題12VVDDoutMMMP1P2P3CC12C3解決方法：解決方法：加預(yù)充電管加預(yù)充電管電荷分享問題電荷分享問題13多輸出多

5、米諾電路（多輸出多米諾電路（MODL）VDDFf2f1F1注意：每個(gè)輸出節(jié)點(diǎn)都有預(yù)充電的注意：每個(gè)輸出節(jié)點(diǎn)都有預(yù)充電的PMOS管管F=f1f2F1=f114Ci=Gi+PiCi-1 適宜實(shí)現(xiàn)有嵌套的函數(shù)適宜實(shí)現(xiàn)有嵌套的函數(shù)多輸出多米諾電路實(shí)現(xiàn)多輸出多米諾電路實(shí)現(xiàn)4位進(jìn)位鏈位進(jìn)位鏈VDDC0PPP123P4GGG123G4CCCC432115動(dòng)態(tài)邏輯電路動(dòng)態(tài)邏輯電路nDomino邏輯邏輯n時(shí)鐘信號(hào)時(shí)鐘信號(hào)n時(shí)鐘同步時(shí)鐘同步CMOS（C2MOS）電路）電路nNORA和和TSPC161212兩相相反的時(shí)鐘兩相相反的時(shí)鐘21時(shí)鐘信號(hào)時(shí)鐘信號(hào)VDDPMOSNMOS邏輯塊邏輯塊VoutckVDDTGckV

6、V12VDDCLCMMPN1VVoutin兩相時(shí)鐘經(jīng)過不同延遲兩相時(shí)鐘經(jīng)過不同延遲 兩相時(shí)鐘經(jīng)過近似相同延遲兩相時(shí)鐘經(jīng)過近似相同延遲兩相相反時(shí)鐘的產(chǎn)生兩相相反時(shí)鐘的產(chǎn)生17 時(shí)鐘信號(hào)的產(chǎn)生和分布時(shí)鐘信號(hào)的產(chǎn)生和分布181212由于時(shí)鐘信號(hào)向不同節(jié)點(diǎn)傳遞過程的延遲不同，由于時(shí)鐘信號(hào)向不同節(jié)點(diǎn)傳遞過程的延遲不同，非理想時(shí)鐘可能有同時(shí)為高電平或者低電平的窗口非理想時(shí)鐘可能有同時(shí)為高電平或者低電平的窗口（時(shí)鐘偏移）（時(shí)鐘偏移）非理想時(shí)鐘可能使得邏輯信號(hào)被錯(cuò)誤傳遞，引起非理想時(shí)鐘可能使得邏輯信號(hào)被錯(cuò)誤傳遞，引起信號(hào)競(jìng)爭(zhēng)信號(hào)競(jìng)爭(zhēng)，解決信號(hào)競(jìng)爭(zhēng)問題可以在輸出端增加鎖，解決信號(hào)競(jìng)爭(zhēng)問題可以在輸出端增加鎖存器存

7、器21非理想時(shí)鐘及信號(hào)競(jìng)爭(zhēng)非理想時(shí)鐘及信號(hào)競(jìng)爭(zhēng)19動(dòng)態(tài)邏輯電路nDomino邏輯邏輯n時(shí)鐘信號(hào)時(shí)鐘信號(hào)n時(shí)鐘同步時(shí)鐘同步CMOS（C2MOS）nNORA和和TSPC20時(shí)鐘同步時(shí)鐘同步CMOS電路電路(C2MOS)VVVinoutDDCCCBLAVinVoutVDDVinVoutVDDMN1MN2MMP1P2時(shí)鐘時(shí)鐘CMOS電路工作原理電路工作原理 =1，求值階段；，求值階段；CMOS電路工作電路工作 =0，保持階段；高阻節(jié)點(diǎn)保持?jǐn)?shù)據(jù)，保持階段；高阻節(jié)點(diǎn)保持?jǐn)?shù)據(jù)在互補(bǔ)在互補(bǔ)CMOS基礎(chǔ)上基礎(chǔ)上增加輸出鎖存器增加輸出鎖存器存在的問題存在的問題?21時(shí)鐘偏移引起的信號(hào)競(jìng)爭(zhēng)問題時(shí)鐘偏移引起的信號(hào)競(jìng)爭(zhēng)

8、問題VVVinoutDDCCCBLAVinVoutVDDVinVoutVDDMN1MN2MMP1P2當(dāng)時(shí)鐘信號(hào)由于時(shí)鐘偏移有同時(shí)為高電平或者低電當(dāng)時(shí)鐘信號(hào)由于時(shí)鐘偏移有同時(shí)為高電平或者低電平的窗口，輸入信號(hào)平的窗口，輸入信號(hào)Vin會(huì)影響輸出信號(hào)會(huì)影響輸出信號(hào)Vout這種影響對(duì)傳輸門結(jié)構(gòu)始終存在，對(duì)于單級(jí)時(shí)鐘這種影響對(duì)傳輸門結(jié)構(gòu)始終存在，對(duì)于單級(jí)時(shí)鐘CMOS結(jié)構(gòu)有一半的情況是有影響的結(jié)構(gòu)有一半的情況是有影響的VVVinoutDDCCCBLAVinVoutVDDVinVoutVDDMN1MN2MMP1P2時(shí)鐘信號(hào)控制傳輸門時(shí)鐘信號(hào)控制傳輸門12122122C2MOS鎖存器避免時(shí)鐘偏移的影響鎖存器避

9、免時(shí)鐘偏移的影響VinVDDVoutVDDVinVDDVoutVDD11VinVDDVout00VDD1,10,0121221兩級(jí)時(shí)鐘兩級(jí)時(shí)鐘CMOS結(jié)構(gòu)結(jié)構(gòu)即使有非理想的時(shí)鐘即使有非理想的時(shí)鐘偏移，時(shí)鐘偏移，時(shí)鐘CMOS也不也不會(huì)輸出錯(cuò)誤數(shù)據(jù)會(huì)輸出錯(cuò)誤數(shù)據(jù)23動(dòng)態(tài)邏輯電路動(dòng)態(tài)邏輯電路nDomino邏輯邏輯n時(shí)鐘信號(hào)時(shí)鐘信號(hào)n時(shí)鐘同步時(shí)鐘同步CMOS（C2MOS）電路）電路nNORA和和TSPC24NORA電路電路相相NORA電路電路相相NORA電路電路時(shí)鐘時(shí)鐘CMOS電路直接實(shí)現(xiàn)邏輯功能速度較慢電路直接實(shí)現(xiàn)邏輯功能速度較慢NORA由動(dòng)態(tài)電路加上一個(gè)時(shí)鐘由動(dòng)態(tài)電路加上一個(gè)時(shí)鐘CMOS反相器反相器（鎖存器）構(gòu)成（鎖存器）構(gòu)成VinVDDVoutVDD25相電路和相電路和相電路交替級(jí)聯(lián)相電路交替級(jí)聯(lián)相相NORA電路電路相相NORA電路電路26 TSPC（true single phase clock）電）電路路NORA電路的改進(jìn)，電路的改進(jìn)， 相使用相使用NMOS邏輯塊邏輯塊去掉了反相時(shí)鐘去掉了反相時(shí)鐘預(yù)充時(shí)預(yù)充時(shí)M2的作用可以由的作用可以由M1替代替代求值時(shí)求值時(shí)M2相當(dāng)