實驗三：集成門電路功能測試工學(xué)設(shè)計

1、.實驗三:集成門電路功能測試一、 實驗預(yù)習(xí)1. 邏輯值與電壓值的關(guān)系 2. 常用邏輯門電路邏輯功能及其測試方法 3. 硬件電路基礎(chǔ)實驗箱的結(jié)構(gòu)基本功能和使用方法二、 實驗?zāi)康臏y試集成門電路的功能三、 實驗器件集成電路板萬用表四、 實驗原理TTL與非門74LS00的邏輯符號及邏輯電路: 雙列直插式集成與非門電路CT74LS00:數(shù)字電路的測試: 常對組合數(shù)字電路進行靜態(tài)和動態(tài)測試,靜態(tài)測試是在輸入端加固定的電平信號,測試輸出壯態(tài),驗證輸入輸出的邏輯關(guān)系動態(tài)測試是在輸入端加周期性信號,測試輸入輸出波形,測量電路的頻率響應(yīng)常對時序電路進行單拍和連續(xù)工作測試,驗證其狀態(tài)的轉(zhuǎn)換是正確本實驗驗證集成門電路

2、輸入輸出的邏輯關(guān)系,實驗在由硬件電路基礎(chǔ)實驗箱和相關(guān)的測試儀器組成的物理平臺上進行硬件電路基礎(chǔ)實驗箱廣泛地應(yīng)用于以集成電路為主要器件的數(shù)字電路實驗中,它的主要組成部分有:(1) 直流電源:提供固定直流電源(+5V,-5V)和可調(diào)電源(+315V,-315V)(2) 信號源:單脈沖源(正負兩種脈沖);連續(xù)脈沖(3) 邏輯電平輸出電路:通過改變邏輯電平開關(guān)狀態(tài)輸出兩個電平信號:高電平“1”和低電平“0”(4) 邏輯電平顯示電路:電平顯示電路由發(fā)光二極管及其驅(qū)動電路組成,用來指示測試點的邏輯電平(5) 數(shù)碼顯示電路:動態(tài)數(shù)碼顯示電路和靜態(tài)數(shù)碼顯示電路,靜態(tài)數(shù)碼顯示電路由七段LED數(shù)碼管及其譯碼器組成

3、(6) 元件庫:元件庫裝有電位器電阻電容二極管按鍵開關(guān)等器件 (7) 插座區(qū)與管座區(qū):可插入集成電路,分立元件 集成門電路功能驗證方法:選定器件型號,查閱該器件手冊或該器件外部引腳排列圖,根據(jù)器件的封裝,連接好實驗電路,以測試74LS00與非門的功能為例:正確連接好器件工作電源:74LS00的1 4腳和7腳分別接到實驗平臺的5 V直流電源的“+5 V"和“GND”端處,TTL數(shù)字集成電路的工作電壓為5 V(實驗允許±5%的誤差)連接被測門電路的輸入信號:74LS00有四個二輸入與非門,可選擇其中一個二輸入與非門進行實驗,將輸入端A,B分別連接到實驗平臺的“十六位邏輯電平輸出

4、” 電路的其中兩個輸出端(如K1K 2對應(yīng)的輸出端)連接被測門電路的出端:將與非門的輸出端Y連接到“十六位邏輯電平顯示”電路的其中一個輸入端確定連線無誤后,可以上電實驗,并記錄實驗數(shù)據(jù),分析結(jié)果 通過開關(guān)改變被測與非門輸入端A,B的邏輯值,對應(yīng)輸入端的LED指示燈亮?xí)r為1,不亮?xí)r為0觀測輸出端的邏輯值,對應(yīng)輸出端的指示燈LED亮紅色時為1,亮綠色時為0不亮表示輸出端不是標準的TTL電平K1K 2共有4種開關(guān)位置的組合,對應(yīng)被測電路的四種輸入邏輯狀態(tài)00,01,10,11,可以改變K1K 2開關(guān)的位置,觀察電平顯示LED的亮滅情況,以真值表的形式記錄被測門電路的輸入和輸出邏輯狀態(tài)觀測邏輯值時,用

5、萬用表測量出對應(yīng)的電壓值,驗正TTL電路邏輯值與電壓值的關(guān)系比較實測值與理論值,比較結(jié)果一致,說明被測門的功能是正確的,門電路完好如果實測值與理論值不一致,應(yīng)檢查集成電路的工作電壓是否正常,實驗連線是否正確,判斷門電路是否損壞五、 實驗內(nèi)容1. 基本門電路邏輯電路測試:測試 74LS08(與門)74LS32(或門)74LS04(非門)74LS00(與非門) 74LS86(異或門)的功能將被測芯片插入實驗區(qū)的空插座,連接好測試線路,撥動開關(guān),改變輸入信號,觀測輸入輸出端的邏輯值時,并用萬用表測量出輸出端對應(yīng)的電壓值,驗正 TTL 電路的邏輯功能, 記錄實驗數(shù)據(jù) 輸入輸出Y74LS0874LS32

6、74LS0474LS0074LS86ABYU/VYU/VYU/VYU/VYU/V000110112. 邏輯門的轉(zhuǎn)換 利用 74S00與非門組成非門,2 輸入與門,2 輸入或門電路,畫出實驗電路圖,并測試其邏輯功能,驗證結(jié)果 非門:電路圖:測試結(jié)果:AY01與門:電路圖:測試結(jié)果:ABY00011011或門:電路圖:測試結(jié)果:ABY000110113. 門電路的基本應(yīng)用測試用“ 異或門”和“與非門”組成的半加器邏輯功能根據(jù)半加器的邏輯表達式可知,半加器的輸出的和數(shù) S 是輸入 AB(二進制數(shù))的“異或”,而進位數(shù) C 是 AB的相“與”,故半加器可用一個集成“異或門”和兩個“與非門”組成,如圖1.3.3所示 (1)在實驗箱上用“異 (74LS86)和“與非”門連 1.3.3所示邏輯電路輸入端A B接“邏輯電平”開關(guān),輸出端SC接“電平顯示”發(fā)