數(shù)字邏輯電路設(shè)計(jì)(第二版 鮑可進(jìn))

1、作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題1v2、將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)、將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。制數(shù)。v解：解： （1） （3） （5）210816 (1101)(13)(15)(D)210816 (0.101)(0.625)(0.5)(0.A)210816 (10101.11)(21.75)(25.6)(15.C)作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題1v3、將下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)、將下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。制數(shù)。v解：解： （1） （3） （5）102816 (27)(11011)(33)(1B)102816 (0

2、.375)(0.011)(0.3)(0.6)102816 (174.25)(10101110.01)(256.2)(AE.4)作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題1v4、進(jìn)行下列數(shù)制的轉(zhuǎn)換、進(jìn)行下列數(shù)制的轉(zhuǎn)換 v解：解： （3） （4）v5 、寫出下列各數(shù)的原碼、反碼和補(bǔ)碼：、寫出下列各數(shù)的原碼、反碼和補(bǔ)碼：v解解：（略）：（略） 816 (65634)(6B9C)34 (121.02)(100.032)作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題1v6、已知下列機(jī)器數(shù)，寫出它們的真值。、已知下列機(jī)器數(shù)，寫出它們的真值。v解：解： X1原原=11011，X1= -1011 X2反反=11011，X2= -0100 X3補(bǔ)

3、補(bǔ)=11011，X3= -0101 X4補(bǔ)補(bǔ)=10000。X4= -10000 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題1v1.7 完成下列代碼之間轉(zhuǎn)換：完成下列代碼之間轉(zhuǎn)換： (1) (0001100110010001.0111)BCD=(1991.7 )10； (2) (137.9)10=( 0100 0110 1010.1100)余余3 (3) (1011001110010111)余余3=( 1000 0000 0110 0100 )BCD。v1.8 將下列將下列BCD碼轉(zhuǎn)換成十進(jìn)制數(shù)和二進(jìn)制數(shù)：碼轉(zhuǎn)換成十進(jìn)制數(shù)和二進(jìn)制數(shù)： (1) (011010000011)BCD =(683)10=(101010

4、1011)2 (2) (01000101.1001)BCD =(45.9)10=(101101.1110)2v1.9試寫出下列二進(jìn)制數(shù)的典型試寫出下列二進(jìn)制數(shù)的典型Gray碼：碼： (1) (111000)Gray=100100 (2) (10101010)Gray=11111111作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題2v3、下圖所示電路，試問輸入信號(hào)、下圖所示電路，試問輸入信號(hào)A、B、C不同組合時(shí)，電不同組合時(shí)，電路中路中P點(diǎn)和輸出端點(diǎn)和輸出端F的狀態(tài)。的狀態(tài)。v解：解： 當(dāng)當(dāng)C=1時(shí)，三態(tài)門輸出（時(shí)，三態(tài)門輸出（P點(diǎn)）為高阻狀態(tài)。從點(diǎn)）為高阻狀態(tài)。從TTL與非與非門電路可知，輸入為高阻態(tài)（等同于懸空

5、）時(shí)，相當(dāng)于門電路可知，輸入為高阻態(tài)（等同于懸空）時(shí)，相當(dāng)于輸入為高電平。輸入為高電平。 C=0時(shí)，時(shí)， C=1時(shí)時(shí), 根據(jù)表達(dá)式，列出真值表即可根據(jù)表達(dá)式，列出真值表即可（列真值表時(shí)請(qǐng)按二進(jìn)制順序表）（列真值表時(shí)請(qǐng)按二進(jìn)制順序表）FA PA ABABFA作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題2v4、分別列出、分別列出3輸入異或輸入異或F= 和和3輸入同或輸入同或F=A B C的真值表。的真值表。v解：根據(jù)異或和同或運(yùn)算的關(guān)系列表如下解：根據(jù)異或和同或運(yùn)算的關(guān)系列表如下 ABCABCA B C0000000111010110110010011101001100011111ABC()()()ABCAB CA

6、B CAB CAB CABC作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題2v8、寫出圖、寫出圖2-50中各電路輸出與輸入之間的邏輯表達(dá)式，中各電路輸出與輸入之間的邏輯表達(dá)式，所有門電路都是所有門電路都是CMOS電路。電路。v解：解： 參考參考P29圖圖2-18 ，二極管與門，可知：，二極管與門，可知：1FABCDE作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題22FABCDE作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題2 同樣，根據(jù)二極管與門、或門電路，可知：同樣，根據(jù)二極管與門、或門電路，可知：3FABCDEF4FABC DEF作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題2v9、寫出下圖所示電路輸出端的邏輯表達(dá)式。、寫出下圖所示電路輸出端的邏輯表達(dá)式。v解：本題中

7、集電極開路的解：本題中集電極開路的OC門實(shí)現(xiàn)線與功能和電平轉(zhuǎn)換門實(shí)現(xiàn)線與功能和電平轉(zhuǎn)換的功能。的功能。 FAB CD作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v2 （1） （2）()()()()()()()()()()=FABCAB ABCABCABCABAB ABAB ABAB交換律常見公式其他方法？其他方法？作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v3、將下列函數(shù)轉(zhuǎn)換為由、將下列函數(shù)轉(zhuǎn)換為由“標(biāo)準(zhǔn)積之和標(biāo)準(zhǔn)積之和”及及“標(biāo)準(zhǔn)和之積標(biāo)準(zhǔn)和之積”形式表示的函數(shù)形式表示的函數(shù) 代數(shù)法（公式法）代數(shù)法（公式法） 表格法（真值表）表格法（真值表） 1、F=m2+ m3+ m5+ m6+ m7=m(2，3，5，6，7) = M

8、（0，1，4） 3、F=M（0，1，2，3，4，5，6，7） =m（）（）=0作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v4、用卡諾圖化簡(jiǎn)法求出下列邏輯函數(shù)的最簡(jiǎn)、用卡諾圖化簡(jiǎn)法求出下列邏輯函數(shù)的最簡(jiǎn)“與或與或”表表達(dá)式和最簡(jiǎn)達(dá)式和最簡(jiǎn)“或與或與”表達(dá)式表達(dá)式 （1）F(A,B,C,D)F(A,B,C,D)其它解法？其它解法？作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3 （3）作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v5、用卡諾圖化簡(jiǎn)法求下列邏輯函數(shù)的最簡(jiǎn)、用卡諾圖化簡(jiǎn)法求下列邏輯函數(shù)的最簡(jiǎn)“與或與或”表達(dá)表達(dá)式式 （4）其它解法？其它解法？作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3 （5）其它解法？其它解法？作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v10、分

9、析圖示、分析圖示求補(bǔ)電路求補(bǔ)電路。要求寫出輸出函數(shù)表達(dá)式，列出。要求寫出輸出函數(shù)表達(dá)式，列出真值表真值表 。 驗(yàn)證性分析題驗(yàn)證性分析題 求補(bǔ)概念（第一章）求補(bǔ)概念（第一章） 注意高低位順序注意高低位順序作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v11、圖示為兩種十進(jìn)制代碼的轉(zhuǎn)換器，輸入為余、圖示為兩種十進(jìn)制代碼的轉(zhuǎn)換器，輸入為余3碼，分碼，分析輸出是什么代碼析輸出是什么代碼 。 列出真值表可知輸出為列出真值表可知輸出為8421BCD碼碼作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v12 、分析圖、分析圖3-58所示的組合邏輯電路，假定輸入是一位十進(jìn)所示的組合邏輯電路，假定輸入是一位十進(jìn)制數(shù)的制數(shù)的8421碼，試說明該電路的

10、功能。碼，試說明該電路的功能。v解：由電路圖直接寫出輸出表達(dá)式：解：由電路圖直接寫出輸出表達(dá)式： F=A+BC+BD 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v 表達(dá)式：表達(dá)式：F=A+BC+BDv真值表如下表所列，由真值表可知該電路實(shí)現(xiàn)的功能是：判斷輸入的十真值表如下表所列，由真值表可知該電路實(shí)現(xiàn)的功能是：判斷輸入的十進(jìn)制數(shù)是否對(duì)于或等于進(jìn)制數(shù)是否對(duì)于或等于5，可以實(shí)現(xiàn)，可以實(shí)現(xiàn)4舍舍5入功能。入功能。ABCDFABCDF00000100010001010011001001010d001101011d010001100d010111101d011011110d011111111d作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)

11、題3v13、 圖圖3-59是一個(gè)受是一個(gè)受M控制的控制的4位二進(jìn)制自然碼和位二進(jìn)制自然碼和Gray碼相碼相互轉(zhuǎn)換的電路?；マD(zhuǎn)換的電路。M=1時(shí)，完成二進(jìn)制自然碼至?xí)r，完成二進(jìn)制自然碼至Gray碼的轉(zhuǎn)換；碼的轉(zhuǎn)換；當(dāng)當(dāng)M=0時(shí)，完成相反的轉(zhuǎn)換。請(qǐng)說明之。時(shí)，完成相反的轉(zhuǎn)換。請(qǐng)說明之。 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v解：由電路圖直接寫出輸出表達(dá)式：解：由電路圖直接寫出輸出表達(dá)式：v當(dāng)當(dāng)M=1時(shí)，輸出表達(dá)式為：時(shí)，輸出表達(dá)式為： Y3=X3，Y2=X3 X2 ，Y1= X2 X1，Y0=X1 X0v當(dāng)當(dāng)M=0時(shí)，輸出表達(dá)式為：時(shí)，輸出表達(dá)式為： Y3=X3，Y2=X3 X2 Y1= X3 X2 X1

12、，Y0= X3 X2 X1 X0v可見，當(dāng)可見，當(dāng)M=1時(shí)電路確實(shí)能完成二進(jìn)制自然碼至?xí)r電路確實(shí)能完成二進(jìn)制自然碼至Gray碼的轉(zhuǎn)碼的轉(zhuǎn)換；當(dāng)換；當(dāng)M=0時(shí)，完成相反的轉(zhuǎn)換。時(shí)，完成相反的轉(zhuǎn)換。作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v14 分析圖分析圖3-60 所示的組合邏輯電路，回答以下問題：所示的組合邏輯電路，回答以下問題： 假定電路的輸入變量假定電路的輸入變量A,B,C和輸出函數(shù)和輸出函數(shù)F,G均代表均代表1位二位二進(jìn)制數(shù)，請(qǐng)問該電路實(shí)現(xiàn)什么功能？進(jìn)制數(shù)，請(qǐng)問該電路實(shí)現(xiàn)什么功能？ 若將圖中虛線框內(nèi)的反向器去掉，即令若將圖中虛線框內(nèi)的反向器去掉，即令X點(diǎn)和點(diǎn)和Y點(diǎn)直接點(diǎn)直接相連，請(qǐng)問該電路實(shí)現(xiàn)什么功

13、能？相連，請(qǐng)問該電路實(shí)現(xiàn)什么功能？ 若將圖中虛線框內(nèi)的反向器改為異或門，異或門的另若將圖中虛線框內(nèi)的反向器改為異或門，異或門的另一個(gè)輸入端與輸入控制變量一個(gè)輸入端與輸入控制變量M相連，請(qǐng)問該電路實(shí)現(xiàn)什相連，請(qǐng)問該電路實(shí)現(xiàn)什么功能？么功能？ 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v解：由電路圖直接寫出輸出表達(dá)式：解：由電路圖直接寫出輸出表達(dá)式： F=A B C、G= B + C+BCv(1) 列出真值表如下表所示。列出真值表如下表所示。全減器全減器AA作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v（2）若將圖中虛線框內(nèi)的反向器去掉，即令）若將圖中虛線框內(nèi)的反向器去掉，即令X點(diǎn)和點(diǎn)和Y點(diǎn)直點(diǎn)直接相連，則函數(shù)表達(dá)式變?yōu)椋航酉?/p>

14、連，則函數(shù)表達(dá)式變?yōu)椋?F=A B C、G=AB +AC+BCv列出真值表如下表所示。列出真值表如下表所示。全加器全加器作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v（3）若將圖中虛線框內(nèi)的反向器改為異或門，異或門的另一個(gè)輸入）若將圖中虛線框內(nèi)的反向器改為異或門，異或門的另一個(gè)輸入端與輸入控制變量端與輸入控制變量M相連，則函數(shù)表達(dá)式變?yōu)椋合噙B，則函數(shù)表達(dá)式變?yōu)椋?F=A B C、G=(A M)B +(A M)C+BC 當(dāng)當(dāng)M=0時(shí)，表達(dá)式為時(shí)，表達(dá)式為 F=A B C、G=AB +AC+BC 可見，此時(shí)與（可見，此時(shí)與（2）相同，實(shí)現(xiàn)全加器的功能。）相同，實(shí)現(xiàn)全加器的功能。 當(dāng)當(dāng)M=1時(shí)，表達(dá)式為時(shí)，表達(dá)式為

15、 F=A B C、G= B + C+BC 可見，此時(shí)與（可見，此時(shí)與（1）相同，實(shí)現(xiàn)全減器的功能。）相同，實(shí)現(xiàn)全減器的功能。v因此（因此（3）的功能是實(shí)現(xiàn)可控的全加、全減器功能，控制變量）的功能是實(shí)現(xiàn)可控的全加、全減器功能，控制變量M=0時(shí)時(shí)為全加器，為全加器，M=1時(shí)為全減器。時(shí)為全減器。 AA作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v3.16 設(shè)設(shè)A,B,C為某密碼鎖的為某密碼鎖的3個(gè)按鍵，當(dāng)個(gè)按鍵，當(dāng)A鍵單獨(dú)按下時(shí)，鍵單獨(dú)按下時(shí)，鎖既不打開也不報(bào)警；只有當(dāng)鎖既不打開也不報(bào)警；只有當(dāng)A,B,C或者或者A,B或者或者A,C分別分別同時(shí)按下時(shí)，鎖才能被打開；當(dāng)不符合上述條件時(shí)，將發(fā)同時(shí)按下時(shí)，鎖才能被打開

16、；當(dāng)不符合上述條件時(shí)，將發(fā)出報(bào)警信號(hào)，試用出報(bào)警信號(hào)，試用“與非與非”門設(shè)計(jì)此密碼鎖的邏輯電路。門設(shè)計(jì)此密碼鎖的邏輯電路。v解：設(shè)按鍵按下的狀態(tài)為解：設(shè)按鍵按下的狀態(tài)為1，沒按下為，沒按下為0；F為鎖是否打開為鎖是否打開信號(hào)，打開時(shí)信號(hào)，打開時(shí)F為為1，否則為，否則為0；G為是否報(bào)警信號(hào)，輸出為是否報(bào)警信號(hào)，輸出1時(shí)報(bào)警，輸出時(shí)報(bào)警，輸出0時(shí)不報(bào)警。根據(jù)題意列真值表如下表所示。時(shí)不報(bào)警。根據(jù)題意列真值表如下表所示。作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3ABCFG00000001010100101101100001011011010111101616題真值表題真值表作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v根據(jù)真值表

17、可以畫出根據(jù)真值表可以畫出F和和G的卡諾圖如下圖所示，由卡諾的卡諾圖如下圖所示，由卡諾圖的輸出表達(dá)式為：圖的輸出表達(dá)式為：v電路圖略電路圖略作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v3.21 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)1位二進(jìn)制加位二進(jìn)制加/減法器，該電路在減法器，該電路在M的控制下的控制下進(jìn)行加、減運(yùn)算。當(dāng)進(jìn)行加、減運(yùn)算。當(dāng)M=0時(shí)，實(shí)現(xiàn)全加器功能；當(dāng)時(shí)，實(shí)現(xiàn)全加器功能；當(dāng)M=1時(shí)，時(shí)，實(shí)現(xiàn)全減器功能。實(shí)現(xiàn)全減器功能。v解：設(shè)被加解：設(shè)被加/被減數(shù)為被減數(shù)為A、加數(shù)、加數(shù)/減數(shù)為減數(shù)為B、低位來的進(jìn)位、低位來的進(jìn)位/借借位為位為C，和，和/差為差為F、向高位的進(jìn)位、向高位的進(jìn)位/借位為借位為F，據(jù)題意列真，據(jù)題意

18、列真值表如下表所示。值表如下表所示。作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3MABCFG00000000011000101000110101001001010101100101111 1100000100111101011101101110010110100111000111111作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v由真值表畫出卡諾圖如下圖所示，可得輸出表達(dá)式為：由真值表畫出卡諾圖如下圖所示，可得輸出表達(dá)式為：v電路圖略電路圖略 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v3.27 用用VHDL語言描述一個(gè)語言描述一個(gè)1位十進(jìn)制數(shù)的數(shù)值范圍指示位十進(jìn)制數(shù)的數(shù)值范圍指示器。電路的輸入為一位十進(jìn)制數(shù)的器。電路的輸入為一位十進(jìn)制數(shù)

19、的8421碼，當(dāng)輸入的十進(jìn)碼，當(dāng)輸入的十進(jìn)制數(shù)大于或等于制數(shù)大于或等于5時(shí)，輸出為時(shí)，輸出為1，否則為，否則為0。v解：程序清單如下。解：程序清單如下。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY above5 IS PORT(bcd_in: IN STD_LOGIC_VECTOR(3 DOWNTO 0); f:OUT STD_LOGIC);END above5;ARCHITECTURE behave OF above5 IS作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3BEGIN WITH bcd_in SELECT f=5 and bcd_in10)then

20、 f=1; else f=0; end if; end process;end behave;作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v3.29 圖圖3-64所示電路有無險(xiǎn)象？若有，請(qǐng)說明出現(xiàn)險(xiǎn)象的所示電路有無險(xiǎn)象？若有，請(qǐng)說明出現(xiàn)險(xiǎn)象的輸入條件，經(jīng)修改設(shè)計(jì)后畫出無險(xiǎn)象的電路圖。輸入條件，經(jīng)修改設(shè)計(jì)后畫出無險(xiǎn)象的電路圖。作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v解：（解：（a）由電路圖可直接寫出輸出函數(shù)表達(dá)式為：）由電路圖可直接寫出輸出函數(shù)表達(dá)式為： 由表達(dá)式可知，由表達(dá)式可知，A、D的變化存在產(chǎn)生險(xiǎn)象的可能性，進(jìn)一的變化存在產(chǎn)生險(xiǎn)象的可能性，進(jìn)一步用代數(shù)法驗(yàn)證可知：步用代數(shù)法驗(yàn)證可知： 當(dāng)當(dāng)BCD=001時(shí)，時(shí)，

21、，可能產(chǎn)生，可能產(chǎn)生1型險(xiǎn)象。型險(xiǎn)象。 當(dāng)當(dāng)ABC=110時(shí)，時(shí)， ，可能產(chǎn)生，可能產(chǎn)生0型險(xiǎn)象。型險(xiǎn)象。 當(dāng)當(dāng)ABC=111時(shí)，時(shí)， ，可能產(chǎn)生，可能產(chǎn)生0型險(xiǎn)象。型險(xiǎn)象。vF化簡(jiǎn)后為，化簡(jiǎn)后為， ，雖然，雖然D的變化存在險(xiǎn)象的變化存在險(xiǎn)象的可能性，但驗(yàn)證后可知，不再會(huì)產(chǎn)生險(xiǎn)象。的可能性，但驗(yàn)證后可知，不再會(huì)產(chǎn)生險(xiǎn)象。DBADCBAFACDABDBFAAF DDFDDF作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v由電路圖寫出輸出函數(shù)表達(dá)式為：由電路圖寫出輸出函數(shù)表達(dá)式為：v由表達(dá)式可知，由表達(dá)式可知，A、B、D的變化存在險(xiǎn)象的可能性，進(jìn)一步的變化存在險(xiǎn)象的可能性，進(jìn)一步驗(yàn)證可知：驗(yàn)證可知： 當(dāng)當(dāng)BCD=0

22、10時(shí)，時(shí)， ，可能產(chǎn)生，可能產(chǎn)生0型險(xiǎn)象型險(xiǎn)象 當(dāng)當(dāng)ACD=011時(shí)，時(shí)， ，可能產(chǎn)生，可能產(chǎn)生0型險(xiǎn)象型險(xiǎn)象 當(dāng)當(dāng)ABC=000時(shí)，時(shí)， ，可能產(chǎn)生，可能產(chǎn)生1型險(xiǎn)象型險(xiǎn)象vF化簡(jiǎn)后為，化簡(jiǎn)后為， 進(jìn)一步用卡諾圖（卡若圖如下圖所示）找冗余項(xiàng)后變換為：進(jìn)一步用卡諾圖（卡若圖如下圖所示）找冗余項(xiàng)后變換為：)(DBDACBAFAAFBBFDDF BDDAABCBAFBDDACDACBAF作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v做此類題目時(shí)應(yīng)注意：判斷原電路圖是否有險(xiǎn)象，寫出表做此類題目時(shí)應(yīng)注意：判斷原電路圖是否有險(xiǎn)象，寫出表達(dá)式后不能化簡(jiǎn)，因?yàn)榛?jiǎn)后就與原電路不對(duì)應(yīng)了。達(dá)式后不能化簡(jiǎn)，因?yàn)榛?jiǎn)后就與原電路

23、不對(duì)應(yīng)了。作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3v3.30 (1) 程序?qū)崿F(xiàn)的是程序?qū)崿F(xiàn)的是三人表決器三人表決器的功能，的功能，a、b、c為參與表為參與表決的變量輸入，決的變量輸入，1表示同意；表示同意；0表示反對(duì)。表示反對(duì)。f為表決結(jié)果的為表決結(jié)果的輸出，輸出，1表示通過，表示通過，0表示被否決。表示被否決。 (2)程序?qū)崿F(xiàn)的是程序?qū)崿F(xiàn)的是三態(tài)傳輸門三態(tài)傳輸門的功能，當(dāng)使能信號(hào)的功能，當(dāng)使能信號(hào)en為為1時(shí)，時(shí)，輸入數(shù)據(jù)輸入數(shù)據(jù)din直接送到直接送到dout端口上；否則輸出端口為高阻端口上；否則輸出端口為高阻狀態(tài)。狀態(tài)。 (3)程序?qū)崿F(xiàn)的是程序?qū)崿F(xiàn)的是8位單向總線緩沖器位單向總線緩沖器的功能，當(dāng)使能信

24、號(hào)的功能，當(dāng)使能信號(hào)en為為1時(shí)，時(shí)，8位輸入數(shù)據(jù)位輸入數(shù)據(jù)a直接送到輸出端直接送到輸出端b；否則輸出端；否則輸出端為高阻狀態(tài)。為高阻狀態(tài)。 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題3 (4)程序?qū)崿F(xiàn)的是程序?qū)崿F(xiàn)的是8位雙向總線緩沖器位雙向總線緩沖器的功能，當(dāng)使能信的功能，當(dāng)使能信號(hào)號(hào)en和方向信號(hào)和方向信號(hào)dir同時(shí)為同時(shí)為1時(shí)，時(shí)，8位數(shù)據(jù)從位數(shù)據(jù)從ain傳送到傳送到bout；直接送到輸出端；直接送到輸出端b；當(dāng)使能信號(hào)；當(dāng)使能信號(hào)en為為1，而方向，而方向信號(hào)信號(hào)dir為為0時(shí)，時(shí)，8位數(shù)據(jù)從位數(shù)據(jù)從bin傳送到傳送到aout；直接送到輸；直接送到輸出端；否則輸出端為高阻狀態(tài)。出端；否則輸出端為高阻狀

25、態(tài)。 (5)程序?qū)崿F(xiàn)的是程序?qū)崿F(xiàn)的是對(duì)對(duì)8位輸入數(shù)據(jù)位輸入數(shù)據(jù)din求補(bǔ)求補(bǔ)的功能，補(bǔ)數(shù)的功能，補(bǔ)數(shù)輸出為輸出為dout。 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題4v1、將下圖所示的波形加在基本、將下圖所示的波形加在基本RS觸發(fā)器上，試畫出觸發(fā)觸發(fā)器上，試畫出觸發(fā)器輸出端器輸出端Q和和 的波形，設(shè)觸發(fā)器的初始狀態(tài)為的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。v解：解： Qn+111Qn10101000dRSQ作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題4v2、下圖所示為或非門組成的基本、下圖所示為或非門組成的基本RS觸發(fā)器的邏輯電路和邏觸發(fā)器的邏輯電路和邏輯符號(hào)，試寫出次態(tài)真值表和次態(tài)方程。輯符號(hào)，試寫出次態(tài)真值表和次態(tài)方程。v解：解

26、：現(xiàn)態(tài)現(xiàn)態(tài)Qn觸發(fā)信號(hào)觸發(fā)信號(hào)次態(tài)次態(tài)Qn+1說說 明明RS0000狀態(tài)保持狀態(tài)保持10010011置置110110100置置01100011d狀態(tài)不定狀態(tài)不定111d次態(tài)真值表次態(tài)真值表次態(tài)方程為：次態(tài)方程為： n+1nQ=S+RQRS=0作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題4v3、已知同步、已知同步RS觸發(fā)器的輸入信號(hào)如下圖所示，試分別畫出觸發(fā)器的輸入信號(hào)如下圖所示，試分別畫出Q和和 端的波形，設(shè)觸發(fā)器初始狀態(tài)為端的波形，設(shè)觸發(fā)器初始狀態(tài)為0。v解：同步解：同步RS觸發(fā)器在觸發(fā)器在CP的高電平期間的高電平期間，輸出隨輸入的變化，輸出隨輸入的變化而變化。要注意什么情況下出現(xiàn)兩個(gè)輸出端邏輯關(guān)系破壞而變化

27、。要注意什么情況下出現(xiàn)兩個(gè)輸出端邏輯關(guān)系破壞和狀態(tài)不定的情況，從而在實(shí)際使用中注意正確使用。輸和狀態(tài)不定的情況，從而在實(shí)際使用中注意正確使用。輸出波形如上圖所示。出波形如上圖所示。 Q作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題4v7、根據(jù)下圖所示的波形，分別畫出上升沿和下降沿、根據(jù)下圖所示的波形，分別畫出上升沿和下降沿D觸發(fā)觸發(fā)器輸出端器輸出端Q的波形，設(shè)初始狀態(tài)均為的波形，設(shè)初始狀態(tài)均為0。v解：注意直接復(fù)位和直接置位信號(hào)不受解：注意直接復(fù)位和直接置位信號(hào)不受CP控制，具有優(yōu)控制，具有優(yōu)先控制作用。先控制作用。作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題4v10、試?yán)糜|發(fā)器的次態(tài)方程寫出下圖各觸發(fā)器次態(tài)、試?yán)糜|發(fā)器的次態(tài)

28、方程寫出下圖各觸發(fā)器次態(tài)Qn+1與與現(xiàn)態(tài)現(xiàn)態(tài)Qn、輸入、輸入A、B之間的邏輯函數(shù)式之間的邏輯函數(shù)式v解：先寫出觸發(fā)器的激勵(lì)方程，然后根據(jù)觸發(fā)器的次態(tài)邏輯解：先寫出觸發(fā)器的激勵(lì)方程，然后根據(jù)觸發(fā)器的次態(tài)邏輯函數(shù)式寫出次態(tài)函數(shù)式寫出次態(tài)Qn+1與現(xiàn)態(tài)與現(xiàn)態(tài)Qn、輸入、輸入A、B之間的邏輯函數(shù)式。之間的邏輯函數(shù)式。 1,nnnKAJAQAQAQA1,nnnKAJAQAQAQ1,nnnnnDAQBQQDAQBQ（b b）（c c）（a a）作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v1、簡(jiǎn)化表、簡(jiǎn)化表5-37和表和表5-38所示的狀態(tài)表。所示的狀態(tài)表。 Qx01A E/0 D/1BA/1F/0CC/0A/1DB/0

29、A/1ED/1C/0FC/0D/1G H/1G/1HC/1B/1Qx01A D/dC/0BD/1E/dCd/dE/1DA/0C/dEB/1C/d表表5-375-37表表5-385-38作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v解解 ：表：表5-37化簡(jiǎn)步驟如下：化簡(jiǎn)步驟如下： 畫隱含表。如圖畫隱含表。如圖5-1所示。所示。 順序比較。得出等價(jià)的狀態(tài)對(duì)，該例沒有。順序比較。得出等價(jià)的狀態(tài)對(duì)，該例沒有。 關(guān)聯(lián)比較。關(guān)聯(lián)比較。ACCE ，所以，所以AC不等價(jià)；不等價(jià)； CHBGBCDEFGHCBAFEDGCEADCEBEADCFADCBCBAD作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v列出最大等價(jià)類。本例中得最大等價(jià)類為列

30、出最大等價(jià)類。本例中得最大等價(jià)類為 (A，D)， (B，E)， (C，F(xiàn))，(G)，(H)v將最大等價(jià)類將最大等價(jià)類(A，D)， (B，E)， (C，F(xiàn))，（，（G），（），（H）分別）分別用新符號(hào)用新符號(hào)a, b, c,d,e 表示，得最簡(jiǎn)狀態(tài)表如下表所示。表示，得最簡(jiǎn)狀態(tài)表如下表所示。 Qx01a b/0a/1ba/1c/0cc/0a/1de/1d/1ed/1b/d作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v解解(b) 化簡(jiǎn)步驟如下：化簡(jiǎn)步驟如下：畫隱含表。畫隱含表。順序比較。得出相容的狀態(tài)對(duì)，（順序比較。得出相容的狀態(tài)對(duì)，（A，D），（），（B,C）,(C,E)。關(guān)聯(lián)比較。關(guān)聯(lián)比較。ABCE ，所以，

31、所以AB相容；相容； AE BD , 則則AE不相容不相容 BEBD ，所以，所以BE不相容；不相容； CE CD CE ，所以，所以CD相容。相容。得到全部相容狀態(tài)對(duì)：得到全部相容狀態(tài)對(duì)： (A，D)， (B，C)， (C，E)， (A，B)， (C，D)。作合并圖，作合并圖，求最大相容類。求最大相容類。 BCDECEBDBDCECEBCDA作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5 作合并圖，求最大相容類。作合并圖，求最大相容類。 圖中沒有構(gòu)成一個(gè)全互連多邊形，所以找到最大相容類就是如下圖中沒有構(gòu)成一個(gè)全互連多邊形，所以找到最大相容類就是如下相容對(duì)：相容對(duì)：(A，D)， (B，C)， (C，E)， (A

32、，B)， (C，D)。 相容類相容類(A，D)， (B，C)， (C，E) 滿足最小、閉合和覆蓋三個(gè)條滿足最小、閉合和覆蓋三個(gè)條件，所以取相容類件，所以取相容類(A，D)， (B，C)， (C，E)，分別命名為，分別命名為a，b，c。得最簡(jiǎn)狀態(tài)表如下表所示。得最簡(jiǎn)狀態(tài)表如下表所示。 相容類相容類覆蓋覆蓋閉合閉合A AB BC CD DE EX=0X=0X=1X=1ADADA A D D ADADC CBCBC B BC C D DE ECECE C C E EB BCECEQx01a a/0b/0ba/1c/1cb/1c/1作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v2、 根據(jù)狀態(tài)分配方法，分別對(duì)狀態(tài)表根據(jù)

33、狀態(tài)分配方法，分別對(duì)狀態(tài)表5-39和表和表5-40進(jìn)行狀進(jìn)行狀 態(tài)分配，列出二進(jìn)制狀態(tài)表。態(tài)分配，列出二進(jìn)制狀態(tài)表。 表表5-375-37表表5-385-38Qx01A A/0B/0BC/0B/0CD/0B/0DB/1A/0Qx01AB/0E/0BD/0A/1CD/0A/0DB/1C/1EA/0A/0作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v解：表解：表5-39，狀態(tài)分配的原則為：，狀態(tài)分配的原則為： (1) 在相同輸入條件下，次態(tài)相同，在相同輸入條件下，次態(tài)相同，現(xiàn)態(tài)應(yīng)給于相鄰編碼?，F(xiàn)態(tài)應(yīng)給于相鄰編碼。 AB，AC，BC應(yīng)相鄰編碼；應(yīng)相鄰編碼； (2) 在不同輸入條件下，同一現(xiàn)態(tài)的在不同輸入條件下，同一

34、現(xiàn)態(tài)的次態(tài)應(yīng)相鄰編碼。次態(tài)應(yīng)相鄰編碼。 AB，BC，BD應(yīng)應(yīng)相鄰編碼；相鄰編碼； (3) 輸出完全相同，兩個(gè)現(xiàn)態(tài)應(yīng)相鄰輸出完全相同，兩個(gè)現(xiàn)態(tài)應(yīng)相鄰編碼。編碼。AB，AC，BC應(yīng)相鄰編碼。應(yīng)相鄰編碼。Qx01A A/0B/0BC/0B/0CD/0B/0DB/1A/0作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v綜合上述要求，綜合上述要求，AB，AC應(yīng)給應(yīng)給予相鄰編碼。借用卡諾圖，很予相鄰編碼。借用卡諾圖，很容易得到滿足上述相鄰要求的容易得到滿足上述相鄰要求的狀態(tài)分配方案，如圖所示。根狀態(tài)分配方案，如圖所示。根據(jù)該圖可得狀態(tài)編碼為：據(jù)該圖可得狀態(tài)編碼為：A=00, B=01, C=10, D=11Qx01A A/

35、0B/0BC/0B/0CD/0B/0DB/1A/0Qx0100 00/001/00110/001/01011/001/01101/100/0作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v解：表解：表5-40，狀態(tài)分配的原則為：，狀態(tài)分配的原則為： (1) 在相同輸入條件下，次態(tài)相同，在相同輸入條件下，次態(tài)相同，現(xiàn)態(tài)應(yīng)給于相鄰編碼?，F(xiàn)態(tài)應(yīng)給于相鄰編碼。 AD，BC，BE，CE應(yīng)相鄰編碼；應(yīng)相鄰編碼； (2) 在不同輸入條件下，同一現(xiàn)態(tài)的在不同輸入條件下，同一現(xiàn)態(tài)的次態(tài)應(yīng)相鄰編碼。次態(tài)應(yīng)相鄰編碼。 BE，AD，BC應(yīng)應(yīng)相鄰編碼；相鄰編碼； (3) 輸出完全相同，兩個(gè)現(xiàn)態(tài)應(yīng)相鄰輸出完全相同，兩個(gè)現(xiàn)態(tài)應(yīng)相鄰編碼。編碼

36、。AE應(yīng)相鄰編碼。應(yīng)相鄰編碼。Qx01AB/0E/0BD/0A/1CD/1A/0DB/1C/1EA/0A/0作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v綜合上述要求，綜合上述要求， AD，BC，BE，CE應(yīng)給予相鄰編碼。借用卡諾應(yīng)給予相鄰編碼。借用卡諾圖，很容易得到滿足上述相鄰要求的狀態(tài)分配方案，如圖所示。圖，很容易得到滿足上述相鄰要求的狀態(tài)分配方案，如圖所示。根據(jù)該圖可得狀態(tài)編碼為：根據(jù)該圖可得狀態(tài)編碼為：A=000, B=011, C=001, D=010 , E=111。v二進(jìn)制狀態(tài)表略（注意無關(guān)項(xiàng)）二進(jìn)制狀態(tài)表略（注意無關(guān)項(xiàng)）作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v3、試分析下圖所示的時(shí)序電路的邏輯功能，畫出

37、狀態(tài)表和、試分析下圖所示的時(shí)序電路的邏輯功能，畫出狀態(tài)表和狀態(tài)圖。狀態(tài)圖。v解解 ： 由電路圖可寫出激勵(lì)函數(shù)、輸出函數(shù)：由電路圖可寫出激勵(lì)函數(shù)、輸出函數(shù)： 12D =Q A21221D =Q Q A=AQ +AQ21Y=AQ Q 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v將激勵(lì)函數(shù)、輸出函數(shù)表示在卡諾圖上如下圖所示，因?yàn)閷⒓?lì)函數(shù)、輸出函數(shù)表示在卡諾圖上如下圖所示，因?yàn)槭鞘荄觸發(fā)器，該卡諾圖也就是二進(jìn)制形式的狀態(tài)表。觸發(fā)器，該卡諾圖也就是二進(jìn)制形式的狀態(tài)表。 12D =Q A21221D =Q Q A=AQ +AQ21Y=AQ Q“11111111”檢測(cè)器檢測(cè)器 表格法請(qǐng)自己練習(xí)表格法請(qǐng)自己練習(xí) 作業(yè)點(diǎn)評(píng)

38、作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v11、試分析下圖所示的計(jì)數(shù)器在、試分析下圖所示的計(jì)數(shù)器在M=1和和M=0時(shí)各為幾進(jìn)制。時(shí)各為幾進(jìn)制。v解：解：M=0是是8進(jìn)制計(jì)數(shù)器；進(jìn)制計(jì)數(shù)器；M=1是是6進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v12、下圖所示電路是可變進(jìn)制計(jì)數(shù)器。試分析當(dāng)控制變量、下圖所示電路是可變進(jìn)制計(jì)數(shù)器。試分析當(dāng)控制變量A為為1和和0時(shí)電路各為幾進(jìn)制計(jì)數(shù)器。時(shí)電路各為幾進(jìn)制計(jì)數(shù)器。v解：解：A=0 是是10進(jìn)制計(jì)數(shù)器；進(jìn)制計(jì)數(shù)器；A=1是是12進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v13、設(shè)計(jì)一個(gè)可控進(jìn)制計(jì)數(shù)器，當(dāng)輸入控制變量、設(shè)計(jì)一個(gè)可控進(jìn)制計(jì)數(shù)器，當(dāng)輸入控制變

39、量M=0時(shí)工作在五進(jìn)制，時(shí)工作在五進(jìn)制，M=1時(shí)工作在十五進(jìn)制。請(qǐng)標(biāo)出計(jì)數(shù)輸入端和進(jìn)位輸出端。時(shí)工作在十五進(jìn)制。請(qǐng)標(biāo)出計(jì)數(shù)輸入端和進(jìn)位輸出端。v解：當(dāng)解：當(dāng)M=0時(shí)，計(jì)數(shù)器計(jì)到時(shí)，計(jì)數(shù)器計(jì)到0100時(shí)，與非門輸出低電平，使端時(shí)，與非門輸出低電平，使端 有有效，允許從輸入端置數(shù)，在下一個(gè)時(shí)鐘脈沖來到時(shí)，將輸入端的效，允許從輸入端置數(shù)，在下一個(gè)時(shí)鐘脈沖來到時(shí)，將輸入端的0000送到輸出狀態(tài)送到輸出狀態(tài)Q3Q2Q1Q0 ， 端又變?yōu)楦唠娖剑?jì)數(shù)器繼續(xù)計(jì)數(shù)。所端又變?yōu)楦唠娖剑?jì)數(shù)器繼續(xù)計(jì)數(shù)。所以計(jì)數(shù)狀態(tài)從以計(jì)數(shù)狀態(tài)從00000001001000110100再到再到0000進(jìn)行循環(huán)計(jì)數(shù)，進(jìn)行循環(huán)計(jì)數(shù)，實(shí)

40、現(xiàn)實(shí)現(xiàn)5進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。v當(dāng)當(dāng)M=1時(shí)，計(jì)數(shù)器計(jì)到時(shí)，計(jì)數(shù)器計(jì)到1110時(shí)，與非門輸出低電平，使時(shí)，與非門輸出低電平，使 端有效，端有效，允許從輸入端置數(shù)，在下一個(gè)時(shí)鐘脈沖來到時(shí)，將輸入端的允許從輸入端置數(shù)，在下一個(gè)時(shí)鐘脈沖來到時(shí)，將輸入端的0000送到送到輸出狀態(tài)輸出狀態(tài)Q3Q2Q1Q0 ， 端又變?yōu)楦唠娖?，?jì)數(shù)器繼續(xù)計(jì)數(shù)。所以端又變?yōu)楦唠娖?，?jì)數(shù)器繼續(xù)計(jì)數(shù)。所以計(jì)數(shù)狀態(tài)從計(jì)數(shù)狀態(tài)從000000010010001101000101011001111000100110101011110011011110再到再到0000進(jìn)行循環(huán)計(jì)數(shù)，實(shí)現(xiàn)進(jìn)行循環(huán)計(jì)數(shù)，實(shí)現(xiàn)15進(jìn)制進(jìn)制計(jì)數(shù)器。計(jì)數(shù)器。 L

41、DLDLDLD作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v解法解法2：作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v18 作作1010序列檢測(cè)器的狀態(tài)圖、狀態(tài)表。已知檢測(cè)器的輸序列檢測(cè)器的狀態(tài)圖、狀態(tài)表。已知檢測(cè)器的輸入輸出序列如下入輸出序列如下(序列可以重疊序列可以重疊)。 輸入：輸入： 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 輸出：輸出： 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0v解：狀態(tài)圖、狀態(tài)表為：解：狀態(tài)圖、狀態(tài)表為： 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v21、試用、試用JK觸發(fā)器設(shè)計(jì)一個(gè)觸發(fā)器設(shè)計(jì)一個(gè)“101”序列檢測(cè)器。該同步時(shí)序網(wǎng)序列檢測(cè)器

42、。該同步時(shí)序網(wǎng)絡(luò)有一根輸入線絡(luò)有一根輸入線x，一根輸出線，一根輸出線Z。對(duì)應(yīng)于每個(gè)連續(xù)輸入序列。對(duì)應(yīng)于每個(gè)連續(xù)輸入序列“101”的最后一個(gè)的最后一個(gè)1，輸出，輸出Z=1，其它情況下，其它情況下Z=0。例如：。例如： x 0 1 0 1 0 1 1 0 1 Z 0 0 0 1 0 1 0 0 1 v解：根據(jù)題意得狀態(tài)圖、狀態(tài)表：解：根據(jù)題意得狀態(tài)圖、狀態(tài)表： （注意：序列允許重疊）（注意：序列允許重疊）作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v對(duì)狀態(tài)表進(jìn)行狀態(tài)分配。令對(duì)狀態(tài)表進(jìn)行狀態(tài)分配。令A(yù)、B、C分別為分別為00、01、10?？傻每傻肶-Z矩陣如下：矩陣如下：v根據(jù)根據(jù)Y-Z矩陣可以得到電路的次態(tài)方程和

43、輸出方程：矩陣可以得到電路的次態(tài)方程和輸出方程： n+110Q=xQn+10Q=x1Z=xQ 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v作如下變換并與觸發(fā)器的次態(tài)方程比較得作如下變換并與觸發(fā)器的次態(tài)方程比較得 ：v電路圖略電路圖略 n+1111001001Q=xQxQ (Q +Q )=xQ QxQ Qn+100000Q=x=x(Q +Q )=xQxQ10J =xQ001K =xQ =x+Q 0J =x0K =x 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題525、LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTIT

44、Y counter ISPORT (clock,clear,count:IN STD_LOGIC; q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END counter;ARCHITECTURE one OF counter IS SIGNAL pre_q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN PROCESS(clock,clear,count) BEGIN IF clear =1 THEN pre_q = pre_q-pre_q; ELSIF (clock =1 AND clockEVENT) THEN IF count =1 THE

45、N pre_q = pre_q +1; END IF; END IF; END PROCESS; q = pre_q;END ONE;v功能：功能：1616進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器v信號(hào)作用：信號(hào)作用：lclockclock：時(shí)鐘：時(shí)鐘lclearclear：異步清零：異步清零lcountcount：計(jì)數(shù)控制：計(jì)數(shù)控制lq q：狀態(tài)輸出：狀態(tài)輸出作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v25、作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題526（1）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY counter IS

46、PORT (clk,clr_1,ld_1,enp,ent: IN STD_LOGIC; d:IN std_logic_vector(3 DOWNTO 0); q:OUT std_logic_vector(3 DOWNTO 0); rco:OUT STD_LOGIC);END counter;ARCHITECTURE one OF counter IS SIGNAL iq: std_logic_vector(3 DOWNTO 0);BEGIN PROCESS(clk,ent,enp,iq) BEGIN IF clk EVENT AND clk =1 THEN IF clr_1 =1 THEN i

47、q0); ELSIF ld_1=0 THEN iq=d; ELSIF (ent AND enp)= 1 AND (iq=9) THEN iq =( 0, 0, 0, 0); ELSIF (ent AND enp)= 1 THEN iq =iq+1; END IF; END IF; IF (iq =9) AND (ent=1) THEN IF (iq =9) AND (ent=1) THEN rcorco=1;=1; ELSE rco ELSE rco=0;=0; END IFEND IF; ; END PROCESS; END PROCESS; q=iq q=iq; ;END ONE;END

48、ONE;作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v功能：功能：10進(jìn)制計(jì)數(shù)器（類似進(jìn)制計(jì)數(shù)器（類似74160）作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題5v26（2）：）：10進(jìn)制計(jì)數(shù)器（進(jìn)制計(jì)數(shù)器（74160），），請(qǐng)與請(qǐng)與26（1）比較）比較v26（3）狀態(tài)圖如下圖，可見實(shí)現(xiàn)的是）狀態(tài)圖如下圖，可見實(shí)現(xiàn)的是“101”序列檢測(cè)序列檢測(cè)statedin=0din=1S1S1/0S2/0S2S3/0S2/0S3S3/0S1/1作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題6v1、圖、圖6-81所示電路中的每一方框均為輸出低電平有效的所示電路中的每一方框均為輸出低電平有效的2-4線譯碼器，其使能端為低電平有效。要求：線譯碼器，其使能端為低電平有

49、效。要求： (1) 寫出電路工作時(shí)寫出電路工作時(shí) ， ， ， 的邏輯表達(dá)式。的邏輯表達(dá)式。 (2) 說出電路的邏輯功能。說出電路的邏輯功能。 10F20F30F40F作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題6v解：（解：（1）當(dāng)）當(dāng)CD=00時(shí)，時(shí)， =0，即，即 =0，上面一排最左邊，上面一排最左邊的譯碼器工作，此時(shí)當(dāng)?shù)淖g碼器工作，此時(shí)當(dāng)AB=0時(shí)，時(shí)， =0。因此，的邏輯表。因此，的邏輯表達(dá)式為達(dá)式為 。同理可以寫出其他幾個(gè)邏輯表達(dá)式為：。同理可以寫出其他幾個(gè)邏輯表達(dá)式為：v（ 2）由（）由（1）的分析可知該電路實(shí)現(xiàn)的是）的分析可知該電路實(shí)現(xiàn)的是4-16線譯碼器的線譯碼器的功能。其中功能。其中A、B、C

50、、D為譯碼輸出端，為譯碼輸出端， 為低電平為低電平有效的譯碼輸出端。有效的譯碼輸出端。 50F1E10FDCBAF10CDBAFDCBAFDCBAF04030210F40F作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題6v4、由、由3-8線譯碼器線譯碼器74LS138和和8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS151組成組成的電路如下圖所示，圖中的電路如下圖所示，圖中X2 X1 X0和和Z2 Z1 Z0為為2個(gè)個(gè)3位二進(jìn)位二進(jìn)制數(shù)。試分析此電路所完成的邏輯功能。制數(shù)。試分析此電路所完成的邏輯功能。 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題6v解：解：74LS138和和74LS151的使能端、的使能端、 , 恒為有恒為有效電平。當(dāng)輸

51、入效電平。當(dāng)輸入X2 X1 X0和和Z2 Z1 Z0同時(shí)為同時(shí)為0時(shí)，輸出時(shí)，輸出Y= （此時(shí)（此時(shí) 為為1）；）；當(dāng)輸入當(dāng)輸入X2 X1 X0=000而而Z2 Z1 Z0=001時(shí)，輸出時(shí)，輸出Y= （此時(shí)為（此時(shí)為0， 為為1）。同理）。同理可知，當(dāng)可知，當(dāng)X2 X1 X0= Z2 Z1 Z0時(shí)，輸出時(shí)，輸出Y=0；當(dāng)；當(dāng)X2 X1 X0Z2 Z1 Z0時(shí)，輸出時(shí)，輸出Y=1。v綜上分析，該電路實(shí)現(xiàn)的是判斷兩個(gè)綜上分析，該電路實(shí)現(xiàn)的是判斷兩個(gè)3位二進(jìn)制數(shù)值是否位二進(jìn)制數(shù)值是否相等的數(shù)值比較器，當(dāng)輸入相等的數(shù)值比較器，當(dāng)輸入X=Z 時(shí)，輸出時(shí)，輸出Y=0；否則，；否則，Y=1。 001SSS1230S0Y01Y7Y7Y2Y1Y1作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題6v6、分析下圖所示的由、分析下圖所示的由8選選1數(shù)據(jù)選擇器組成的電路，說明數(shù)據(jù)選擇器組成的電路，說明其實(shí)現(xiàn)的邏輯功能。其實(shí)現(xiàn)的邏輯功能。 作業(yè)點(diǎn)評(píng)作業(yè)點(diǎn)評(píng) 習(xí)題習(xí)題6v解：由解：由8選選1數(shù)據(jù)選