數(shù)字電子技術(shù)第三章的PPT(徐麗香,第二版)

1、第第3 3單元單元 組合邏輯電路的組合邏輯電路的分析與設(shè)計(jì)分析與設(shè)計(jì) 3.1 3.1 概述概述 3.2 3.2 邏輯代數(shù)的公式邏輯代數(shù)的公式 退退 出出 3.3 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)的化簡(jiǎn) 3.4 組合邏輯電路的分析與設(shè)計(jì)方法組合邏輯電路的分析與設(shè)計(jì)方法要求要求 掌握：掌握：1 1進(jìn)一步學(xué)習(xí)分析和設(shè)計(jì)數(shù)字電路時(shí)常用的進(jìn)一步學(xué)習(xí)分析和設(shè)計(jì)數(shù)字電路時(shí)常用的數(shù)學(xué)工具數(shù)學(xué)工具- -邏輯代數(shù)；邏輯代數(shù)；2 2邏輯代數(shù)的基本公式；邏輯代數(shù)的基本公式；3 3邏輯函數(shù)的代數(shù)化簡(jiǎn)法和卡諾圖化簡(jiǎn)法；邏輯函數(shù)的代數(shù)化簡(jiǎn)法和卡諾圖化簡(jiǎn)法；4 4組合邏輯電路的分析方法；組合邏輯電路的分析方法；5組合邏輯電路與設(shè)計(jì)方法

2、。組合邏輯電路與設(shè)計(jì)方法。 3.1 概述數(shù)字電路系統(tǒng)組成簡(jiǎn)圖3 32 21 1 邏輯代數(shù)基本公式邏輯代數(shù)基本公式 3 32 22 2 邏輯代數(shù)常用公式邏輯代數(shù)常用公式 3.2 3.2 邏輯代數(shù)的公式邏輯代數(shù)的公式3 32 21 1 邏輯代數(shù)基本公式邏輯代數(shù)基本公式1.任何兩個(gè)邏輯函數(shù)，對(duì)應(yīng)相同的輸入組合能任何兩個(gè)邏輯函數(shù)，對(duì)應(yīng)相同的輸入組合能得到相同的輸出結(jié)果，即邏輯功能相同，這時(shí)得到相同的輸出結(jié)果，即邏輯功能相同，這時(shí)認(rèn)為這兩個(gè)邏輯函數(shù)是相等的。認(rèn)為這兩個(gè)邏輯函數(shù)是相等的。2.邏輯真值表具有唯一性，所以，兩個(gè)相等的邏輯真值表具有唯一性，所以，兩個(gè)相等的邏輯函數(shù)必然具有相同的真值表邏輯函數(shù)必然

3、具有相同的真值表。3.2.1 3.2.1 基本公式基本公式與運(yùn)算：111 001 010 000（1）常量之間的關(guān)系）常量之間的關(guān)系（2）基本公式）基本公式0-1 律：AAAA10 0011AA或運(yùn)算：111 101 110 000非 運(yùn) 算 ：10 01互補(bǔ)律： 0 1AAAA等冪律：AAAAAA 雙 重 否 定 律 ：AA 分別令分別令A(yù)=0及及A=1代入這些代入這些公式，即可證公式，即可證明它們的正確明它們的正確性。性。交換律：ABBAABBA結(jié)合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA反演律（摩根定律）：BABABABA .利用真值表

4、很容易證利用真值表很容易證明這些公式的正確性。明這些公式的正確性。如證明如證明AB=BA：A B A.B B.A0 00 11 01 1000100013.2.2.常用公式常用公式(A+B)(A+C)=AA+AB+AC+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+AB+AC+BC等冪率等冪率AA=AAA=A=A(1+B+C)+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+BC0-10-1率率A+1=1A+1=1證明分配率：證明分配率：A+BC=(A+B)(A+C)證明：證明：還原律：ABABAABABA)()(證 明 ：)(BAAABAA吸收率

5、：BABAABABAAABAAABAA)( )()(1BA BA 分配率分配率A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)互補(bǔ)率互補(bǔ)率A+A=1A+A=10-10-1率率A A1=11=1冗余律：CAABBCCAAB證明：BCCAABBCAABCCAABBCAACAAB)(互補(bǔ)率互補(bǔ)率A+A=1A+A=1分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC)1 ()1 (BCACABCAAB 0-10-1率率A+1=1A+1=1想一想：想一想：為什么在邏輯代數(shù)中存在為什么在邏輯代數(shù)中存在1+A=11+A=1，而在普通代數(shù)中這，而在普通代數(shù)中這一結(jié)論并不成立。一結(jié)論并不成

6、立。3 33 31 1 化簡(jiǎn)意義及標(biāo)準(zhǔn)化簡(jiǎn)意義及標(biāo)準(zhǔn) 333 邏輯函數(shù)的卡諾圖化簡(jiǎn)邏輯函數(shù)的卡諾圖化簡(jiǎn) 退退出出332 公式化簡(jiǎn)法公式化簡(jiǎn)法 3.3.4 具有約束項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)具有約束項(xiàng)的邏輯函數(shù)及其化簡(jiǎn) 3 33 3 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)的化簡(jiǎn)3.3.1 化簡(jiǎn)意義及標(biāo)準(zhǔn)化簡(jiǎn)意義及標(biāo)準(zhǔn) BACABACACAAB)BA)(CA(CAABF與與或表達(dá)式或表達(dá)式或或與表達(dá)式與表達(dá)式 與非與非與非表達(dá)式與非表達(dá)式 或非或非或非表達(dá)式或非表達(dá)式與或非表達(dá)式與或非表達(dá)式目標(biāo)：低成本、高速、可靠目標(biāo)：低成本、高速、可靠最簡(jiǎn)與或式：乘積項(xiàng)的個(gè)數(shù)最少，每個(gè)乘積最簡(jiǎn)與或式：乘積項(xiàng)的個(gè)數(shù)最少，每個(gè)乘積項(xiàng)中所

7、含變量個(gè)數(shù)最少。項(xiàng)中所含變量個(gè)數(shù)最少。3.3.2 公式化簡(jiǎn)法公式化簡(jiǎn)法（1）并項(xiàng)法）并項(xiàng)法利用公式利用公式 A+AB=A ，把兩項(xiàng)合并成一項(xiàng)，同，把兩項(xiàng)合并成一項(xiàng)，同時(shí)消去一個(gè)變量。時(shí)消去一個(gè)變量。例例1.18：ABAABA=)CDB+1 (A=CDBA+A=FCA=)B+B(CA=CBA+CAB=F（2）吸收法）吸收法利用公式利用公式 ，吸收掉，吸收掉AB這一項(xiàng)。這一項(xiàng)。例例1.19：1、化簡(jiǎn)方法、化簡(jiǎn)方法（3）消去法）消去法利用公式利用公式 ，消去多余的因子，消去多余的因子 。B+A=BA+AACABCABABCBAABCBCAABF)( （4）配項(xiàng)法）配項(xiàng)法利用公式利用公式 ，將函數(shù)中的

8、某個(gè)合，將函數(shù)中的某個(gè)合適乘積項(xiàng)展開(kāi)成兩項(xiàng)，再與其它項(xiàng)合并，以得適乘積項(xiàng)展開(kāi)成兩項(xiàng)，再與其它項(xiàng)合并，以得到最簡(jiǎn)結(jié)果到最簡(jiǎn)結(jié)果 1=A+A3.3.2 公式化簡(jiǎn)法公式化簡(jiǎn)法2、化簡(jiǎn)舉例、化簡(jiǎn)舉例 例例3.6：化簡(jiǎn)函數(shù)：化簡(jiǎn)函數(shù) CB+BD+ABC+DBC+ABD+DABC=FCB+BD+ABC+DBC+ABD+DABC=FCBBDABCDBC)()(CACBDDCB)()(CABDCBCBABBDBCABBDB=B 解：解： （利用公式（利用公式A+AB=A） （利用公式（利用公式AB+AC=A（B+C) ABAAB（利用公式（利用公式 ) )（利用公式（利用公式A（B+C）=AB+AC） （利用

9、公式（利用公式A+AB=A） BABAA（利用公式（利用公式 ) )333 邏輯函數(shù)的卡諾圖化簡(jiǎn)邏輯函數(shù)的卡諾圖化簡(jiǎn)1邏輯函數(shù)最小項(xiàng)及最小項(xiàng)表達(dá)式邏輯函數(shù)最小項(xiàng)及最小項(xiàng)表達(dá)式 （1 1）邏輯函數(shù)的最小項(xiàng)）邏輯函數(shù)的最小項(xiàng) 最小項(xiàng)：在最小項(xiàng)：在n變量的邏輯函數(shù)中，如果一個(gè)乘變量的邏輯函數(shù)中，如果一個(gè)乘積項(xiàng)含有積項(xiàng)含有n個(gè)變量，而且每個(gè)變量以原變量或以反個(gè)變量，而且每個(gè)變量以原變量或以反變量的形式在該乘積項(xiàng)中僅出現(xiàn)一次，則該乘積項(xiàng)變量的形式在該乘積項(xiàng)中僅出現(xiàn)一次，則該乘積項(xiàng)稱為稱為n變量的最小項(xiàng)。變量的最小項(xiàng)。 例如，例如，A、B、C是三個(gè)邏輯變量，由這三個(gè)變量可以構(gòu)成是三個(gè)邏輯變量，由這三個(gè)變量

10、可以構(gòu)成許多乘積項(xiàng)，根據(jù)最小項(xiàng)的定義，只有許多乘積項(xiàng)，根據(jù)最小項(xiàng)的定義，只有8個(gè)乘積項(xiàng)：個(gè)乘積項(xiàng)： ABC,CAB,CBA,CBA,BCA,CBA,CBA,CBA 是三變量是三變量A、B、C的最小項(xiàng)。可見(jiàn)，三個(gè)變量共有的最小項(xiàng)?？梢?jiàn)，三個(gè)變量共有23=8個(gè)最小項(xiàng)。對(duì)個(gè)最小項(xiàng)。對(duì)n個(gè)變量來(lái)說(shuō)，共有個(gè)變量來(lái)說(shuō)，共有2n個(gè)最小項(xiàng)。個(gè)最小項(xiàng)。 注：提到最小項(xiàng)時(shí)，一定要說(shuō)明變量的數(shù)目注：提到最小項(xiàng)時(shí)，一定要說(shuō)明變量的數(shù)目 （2）邏輯函數(shù)的最小項(xiàng)表達(dá)式）邏輯函數(shù)的最小項(xiàng)表達(dá)式 最小項(xiàng)表達(dá)式最小項(xiàng)表達(dá)式：由使由使函數(shù)取值為函數(shù)取值為1的所有最小項(xiàng)之的所有最小項(xiàng)之和構(gòu)成的表達(dá)式和構(gòu)成的表達(dá)式。 任何邏輯函數(shù)都

11、可以用最小項(xiàng)表達(dá)式來(lái)表示。任何邏輯函數(shù)都可以用最小項(xiàng)表達(dá)式來(lái)表示。方法是把任何形式的邏輯函數(shù)先轉(zhuǎn)換成與或式表示。方法是把任何形式的邏輯函數(shù)先轉(zhuǎn)換成與或式表示。然后在不是最小項(xiàng)的乘積項(xiàng)中利用公式然后在不是最小項(xiàng)的乘積項(xiàng)中利用公式 ，AA1 補(bǔ)齊所缺少的變量，把與或式中的所有乘積項(xiàng)補(bǔ)齊所缺少的變量，把與或式中的所有乘積項(xiàng)變?yōu)樽钚№?xiàng)，就得到了最小項(xiàng)表達(dá)式。變?yōu)樽钚№?xiàng)，就得到了最小項(xiàng)表達(dá)式。)5 , 4 , 1 (mmmmCBACBACBACBACBACBACBACB)AA()CC(BACBBAZ145)C,B,A(例例3.8：將函數(shù)：將函數(shù) 化成最小項(xiàng)化成最小項(xiàng)表達(dá)式。表達(dá)式。 CB+BA=Z)C,

12、B,A(A B C Y 最小項(xiàng) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 1 0 m0 m1 m2 m3 m4 m5 m6 m7 m2ABCCABBCACBA)6,3,2(mmmmY632(2)(2)邏輯函數(shù)的最小項(xiàng)表達(dá)式邏輯函數(shù)的最小項(xiàng)表達(dá)式BCAm3CABm62邏輯函數(shù)的卡諾圖表示法邏輯函數(shù)的卡諾圖表示法 輸入變量在行和列取值相交處的小方格就是對(duì)應(yīng)的輸入變量在行和列取值相交處的小方格就是對(duì)應(yīng)的最小項(xiàng)。最小項(xiàng)。注：在簡(jiǎn)化形式中，注：在簡(jiǎn)化形式中，1表示原變量，表示原變量，0表示表示反變量。反變量。 （1）變量卡諾圖

13、的畫(huà)法）變量卡諾圖的畫(huà)法 實(shí)現(xiàn)邏實(shí)現(xiàn)邏輯相鄰輯相鄰和幾何和幾何相鄰相鄰（1）變量卡諾圖的畫(huà)法）變量卡諾圖的畫(huà)法 三變量和四變量卡諾圖三變量和四變量卡諾圖n把函數(shù)中包含的最小項(xiàng)在卡諾圖中填把函數(shù)中包含的最小項(xiàng)在卡諾圖中填1，沒(méi)有的項(xiàng)填，沒(méi)有的項(xiàng)填0（或不填），就可以得到用卡諾圖表示的邏輯函數(shù)。（或不填），就可以得到用卡諾圖表示的邏輯函數(shù)。 例例3.10： 用卡諾圖表示下列函數(shù)：用卡諾圖表示下列函數(shù)： CBABAY)C.B.A(1解：將解：將Y1展開(kāi)成最小項(xiàng)表展開(kāi)成最小項(xiàng)表達(dá)式：達(dá)式：)6 , 3 , 2(CABCBABCACAB)CC(BACBABAY1（2）邏輯函數(shù)的卡諾圖）邏輯函數(shù)的卡諾圖想

14、一想想一想：卡諾圖與真值表存在什么關(guān)系。：卡諾圖與真值表存在什么關(guān)系。 3.用卡諾圖化簡(jiǎn)邏輯函數(shù)用卡諾圖化簡(jiǎn)邏輯函數(shù) 畫(huà)卡諾圈的基本原則和方法如下：畫(huà)卡諾圈的基本原則和方法如下：（1 1）每個(gè)卡諾圈內(nèi)的方格數(shù)應(yīng)為）每個(gè)卡諾圈內(nèi)的方格數(shù)應(yīng)為2 2n n，圈愈大，則消去的變量數(shù)就愈多，即乘圈愈大，則消去的變量數(shù)就愈多，即乘積項(xiàng)愈簡(jiǎn)，所以包圍圈愈大愈好。積項(xiàng)愈簡(jiǎn)，所以包圍圈愈大愈好。（2 2）為）為“1 1”的小方塊可以被多次重的小方塊可以被多次重復(fù)使用，因?yàn)閺?fù)使用，因?yàn)锳=A+AA=A+A。如圖。如圖3.63.6中的中的ABCDABCD的組合為的組合為10111011項(xiàng)的項(xiàng)的“1 1”取值就給取值

15、就給使用了使用了3 3次。次。（3 3）為）為“1 1”的小方塊必須全部圈完的小方塊必須全部圈完。（4）為避免出現(xiàn)多余項(xiàng)，應(yīng)保證任一）為避免出現(xiàn)多余項(xiàng)，應(yīng)保證任一個(gè)包圍圈中至少有一個(gè)最小項(xiàng)只被圈過(guò)個(gè)包圍圈中至少有一個(gè)最小項(xiàng)只被圈過(guò)一次。一次。卡諾圈的基本圈法卡諾圈的基本圈法想一想想一想：圖：圖3.63.6的化簡(jiǎn)結(jié)果怎樣？的化簡(jiǎn)結(jié)果怎樣？化簡(jiǎn)方法化簡(jiǎn)方法“去異剩同去異剩同”卡諾圈的畫(huà)法及化簡(jiǎn)卡諾圈的畫(huà)法及化簡(jiǎn)BADBBDABCYn例例3.11：化簡(jiǎn)函數(shù)：化簡(jiǎn)函數(shù) )15,14,11,10, , 9 , 5 , 3 , 1 (=)D,C,B,A(Y（2）按要求畫(huà)卡諾圈。）按要求畫(huà)卡諾圈。解：（解：

16、（1）用卡諾圖表示該函數(shù)。相對(duì)應(yīng)于最小項(xiàng)編號(hào)把）用卡諾圖表示該函數(shù)。相對(duì)應(yīng)于最小項(xiàng)編號(hào)把1填入填入卡諾圖中。卡諾圖中。（3）根據(jù)）根據(jù)“去異剩同去異剩同“的原的原則，合并卡諾圈內(nèi)的最小項(xiàng)，則，合并卡諾圈內(nèi)的最小項(xiàng)，寫(xiě)出函數(shù)的最簡(jiǎn)與或式；寫(xiě)出函數(shù)的最簡(jiǎn)與或式；DCALDBLACL321,DCADBACY CD AB0001 11 100011011111110111L1 L2L31、約束項(xiàng)和約束條件、約束項(xiàng)和約束條件 由所有約束項(xiàng)的邏輯或等于由所有約束項(xiàng)的邏輯或等于0構(gòu)成的邏輯表構(gòu)成的邏輯表達(dá)式稱為約束條件。達(dá)式稱為約束條件。約束條件是一個(gè)值恒為約束條件是一個(gè)值恒為0的條件等式。的條件等式。約束

17、項(xiàng)所對(duì)應(yīng)的函數(shù)約束項(xiàng)所對(duì)應(yīng)的函數(shù)F的取值記作的取值記作“”。 用用8421BCD碼來(lái)表示十進(jìn)制數(shù)的約束條件是：碼來(lái)表示十進(jìn)制數(shù)的約束條件是： 0)15,14,13,12,11,10(m約束項(xiàng)：輸入端不會(huì)也不應(yīng)出現(xiàn)的取值組合。約束項(xiàng)：輸入端不會(huì)也不應(yīng)出現(xiàn)的取值組合。 3.3.4具有約束項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)具有約束項(xiàng)的邏輯函數(shù)及其化簡(jiǎn) 2、有約束條件的邏輯函數(shù)之化簡(jiǎn)、有約束條件的邏輯函數(shù)之化簡(jiǎn) 由于輸入端不會(huì)由于輸入端不會(huì)出現(xiàn)約束項(xiàng)的輸入，出現(xiàn)約束項(xiàng)的輸入，所以，不管約束項(xiàng)的所以，不管約束項(xiàng)的函數(shù)取值為函數(shù)取值為1還是為還是為0，對(duì)輸出結(jié)果都沒(méi)有影對(duì)輸出結(jié)果都沒(méi)有影響，因此約束項(xiàng)又稱響，因此約束項(xiàng)

18、又稱為無(wú)效態(tài)。即約束項(xiàng)為無(wú)效態(tài)。即約束項(xiàng)的函數(shù)取值的函數(shù)取值可根據(jù)可根據(jù)需要看作需要看作1或或0。例例3.12：設(shè)計(jì)一個(gè)電路，用：設(shè)計(jì)一個(gè)電路，用8421碼代替一位十碼代替一位十進(jìn)制數(shù)進(jìn)制數(shù)09作為輸入，四位代碼分別用變量作為輸入，四位代碼分別用變量A、B、C、D表示。當(dāng)十進(jìn)制數(shù)為偶數(shù)時(shí)，輸出變量表示。當(dāng)十進(jìn)制數(shù)為偶數(shù)時(shí)，輸出變量F=1。n解：解：注：利用約束項(xiàng)進(jìn)行化簡(jiǎn)時(shí)，注：利用約束項(xiàng)進(jìn)行化簡(jiǎn)時(shí)，方格的函數(shù)取值可方格的函數(shù)取值可為為1，也可為，也可為0，所以不必像，所以不必像1方格必須全部圈完。方格必須全部圈完。（a）不考慮約束條件）不考慮約束條件 （b）考慮約束條件）考慮約束條件例例3.1

19、2的卡諾圖的卡諾圖 3.4 3.4 組合邏輯電路的組合邏輯電路的分析與設(shè)計(jì)方法分析與設(shè)計(jì)方法 在實(shí)際應(yīng)用中，往往需將若干個(gè)門電路組合起來(lái)實(shí)現(xiàn)在實(shí)際應(yīng)用中，往往需將若干個(gè)門電路組合起來(lái)實(shí)現(xiàn)不同的邏輯功能，這種電路是邏輯電路。不同的邏輯功能，這種電路是邏輯電路。 組合邏輯電路的典型框圖如圖組合邏輯電路的典型框圖如圖3.103.10。它可用如下的邏。它可用如下的邏輯函數(shù)來(lái)描述，即：輯函數(shù)來(lái)描述，即：F Fi i=f=fi i (X(X0 0，X X1 1，X Xn n) (i=1,2,) (i=1,2,m),m)組合邏輯電路的構(gòu)成組合邏輯電路的構(gòu)成組合邏輯電路框圖組合邏輯電路框圖n所謂分析，指的是邏

20、輯分析，即根據(jù)已知的邏所謂分析，指的是邏輯分析，即根據(jù)已知的邏輯電路找出電路的輸入和輸出之間的邏輯關(guān)系，輯電路找出電路的輸入和輸出之間的邏輯關(guān)系，最后得到電路的功能。最后得到電路的功能。341組合邏輯電路的分析方法組合邏輯電路的分析方法1組合邏輯電路分析的一般步驟：組合邏輯電路分析的一般步驟：組合邏輯組合邏輯電路電路表達(dá)式表達(dá)式化簡(jiǎn)化簡(jiǎn)真值表真值表簡(jiǎn)述邏輯功能簡(jiǎn)述邏輯功能組合邏輯電路的分析步驟組合邏輯電路的分析步驟2.組合電路分析組合電路分析例例3. .13 一個(gè)雙輸入，雙輸出一個(gè)雙輸入，雙輸出端的組合邏輯電路如圖端的組合邏輯電路如圖3.12所示，分析該電路的功能。所示，分析該電路的功能。 解

21、：（解：（1）逐級(jí)寫(xiě)出表達(dá)式逐級(jí)寫(xiě)出表達(dá)式 邏輯圖邏輯圖ABZCABBABAZZSABBZABAZABZ132321ABABCBABABA)BA(B)BA(AABBABAABBABAS例例3.13的真值表的真值表輸入輸入輸出輸出ABSC0000011010101101（2）化簡(jiǎn)化簡(jiǎn) (3)(3)寫(xiě)出真值表寫(xiě)出真值表 根據(jù)化簡(jiǎn)后的表達(dá)式寫(xiě)出真值表。根據(jù)化簡(jiǎn)后的表達(dá)式寫(xiě)出真值表。 2.組合電路分析組合電路分析（4）簡(jiǎn)述其邏輯功能簡(jiǎn)述其邏輯功能。2.組合電路分析組合電路分析A、B表示兩個(gè)表示兩個(gè)1位二位二進(jìn)制的加數(shù)，進(jìn)制的加數(shù)，S是它是它們相加的本位和，們相加的本位和，C是向高位的進(jìn)位。這是向高位的

22、進(jìn)位。這種電路可用于實(shí)現(xiàn)兩種電路可用于實(shí)現(xiàn)兩個(gè)個(gè)1位二進(jìn)制數(shù)的相位二進(jìn)制數(shù)的相加，它是運(yùn)算器中的加，它是運(yùn)算器中的基本單元電路，稱為基本單元電路，稱為半加器。半加器。 例例314 分析下圖所示電路的邏輯功能。分析下圖所示電路的邏輯功能。 解：（解：（1）寫(xiě)表達(dá)式并化簡(jiǎn)。）寫(xiě)表達(dá)式并化簡(jiǎn)。 CBAABC)CBA(ABC)CBA(ABCABCCABCBABCACFBFAFFABCF1111 例例3.14邏輯電路圖邏輯電路圖（2 2）列真值表）列真值表（3 3）簡(jiǎn)述其邏輯功能）簡(jiǎn)述其邏輯功能 由真值表可知，電路三個(gè)變由真值表可知，電路三個(gè)變量一致時(shí)，輸出量一致時(shí)，輸出F為為1；三個(gè)變；三個(gè)變量不一致

23、時(shí)，輸出為量不一致時(shí)，輸出為0。所以該。所以該電路稱為電路稱為“不一致電路不一致電路”。 想一想想一想：若需要知道別人設(shè)計(jì)好：若需要知道別人設(shè)計(jì)好的數(shù)字電路圖的邏輯功能時(shí)，怎的數(shù)字電路圖的邏輯功能時(shí)，怎么辦？么辦？ 3.4.2組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)n1組合邏輯電路設(shè)計(jì)的步驟組合邏輯電路設(shè)計(jì)的步驟邏 輯邏 輯問(wèn)題問(wèn)題邏輯真邏輯真值表值表邏 輯 表邏 輯 表達(dá)式達(dá)式化簡(jiǎn)并根據(jù)化簡(jiǎn)并根據(jù)提供的器件提供的器件變換表達(dá)式變換表達(dá)式邏 輯 電邏 輯 電路圖路圖組合邏輯電路設(shè)計(jì)步驟組合邏輯電路設(shè)計(jì)步驟 組合邏輯電路的設(shè)計(jì)就是根據(jù)給定的邏輯問(wèn)組合邏輯電路的設(shè)計(jì)就是根據(jù)給定的邏輯問(wèn)題，畫(huà)出實(shí)現(xiàn)這一

24、邏輯功能的邏輯電路題，畫(huà)出實(shí)現(xiàn)這一邏輯功能的邏輯電路 2組合邏輯電路設(shè)計(jì)舉例組合邏輯電路設(shè)計(jì)舉例例例3.15：設(shè)計(jì)一個(gè)三人表決電設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按路，結(jié)果按“少數(shù)服從多數(shù)少數(shù)服從多數(shù)”的原則決定。要求分別用與或的原則決定。要求分別用與或門和與非門實(shí)現(xiàn)。門和與非門實(shí)現(xiàn)。真值表真值表解：（解：（1）根據(jù)設(shè)計(jì)要求）根據(jù)設(shè)計(jì)要求建立該邏輯函數(shù)的真值表。建立該邏輯函數(shù)的真值表。ABCCABCBABCALACBCAB)BB(AC)AA(BC)CC(ABABCCABCBABCAL（2）由真值表寫(xiě)出邏輯表達(dá)式：）由真值表寫(xiě)出邏輯表達(dá)式： （3）化簡(jiǎn)）化簡(jiǎn). . 2組合邏輯電路設(shè)計(jì)舉例組合邏輯電路設(shè)計(jì)

25、舉例（4）畫(huà)出邏輯圖）畫(huà)出邏輯圖 .如用與非門實(shí)現(xiàn)該邏輯電路，將表達(dá)式轉(zhuǎn)換成如用與非門實(shí)現(xiàn)該邏輯電路，將表達(dá)式轉(zhuǎn)換成與非與非與非與非表達(dá)式：表達(dá)式：ACBCABACBCABL例例3.16 ： 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)8輸入輸入3輸出的二進(jìn)制編碼輸出的二進(jìn)制編碼電路，即電路，即8-3線編碼器。要求，每一時(shí)刻只有線編碼器。要求，每一時(shí)刻只有一個(gè)輸入鍵接通高電平，即為一個(gè)輸入鍵接通高電平，即為“1”，當(dāng)不同，當(dāng)不同的輸入鍵為的輸入鍵為“1”時(shí)，會(huì)有一個(gè)對(duì)應(yīng)二進(jìn)制碼時(shí)，會(huì)有一個(gè)對(duì)應(yīng)二進(jìn)制碼輸出。輸出。解：（解：（1）在實(shí)際問(wèn)題變成邏輯問(wèn)題。設(shè)）在實(shí)際問(wèn)題變成邏輯問(wèn)題。設(shè)8個(gè)輸入個(gè)輸入表示為表示為I0I7，對(duì)應(yīng)

26、，對(duì)應(yīng)3個(gè)輸出個(gè)輸出Y0Y2的二進(jìn)制碼和的二進(jìn)制碼和輸入端的下標(biāo)數(shù)碼相一致。輸入端的下標(biāo)數(shù)碼相一致。2組合邏輯電路設(shè)計(jì)舉例組合邏輯電路設(shè)計(jì)舉例（2）列邏輯真值表。由于每一時(shí)刻只有一個(gè)）列邏輯真值表。由于每一時(shí)刻只有一個(gè)輸入端，所以輸入組合只有輸入端，所以輸入組合只有8組，而不用列組，而不用列28次輸出組合。次輸出組合。(3)寫(xiě)出相應(yīng)的表達(dá)式。寫(xiě)出相應(yīng)的表達(dá)式。765427632175310IIIIYIIIIYIIIIY2組合邏輯電路設(shè)計(jì)舉例組合邏輯電路設(shè)計(jì)舉例（4 4）畫(huà)出邏輯電路圖。）畫(huà)出邏輯電路圖。想一想想一想：一種實(shí)際問(wèn)題，只要能夠轉(zhuǎn)變?yōu)檫壿媶?wèn)題，并列出真值：一種實(shí)際問(wèn)題，只要能夠轉(zhuǎn)變?yōu)?/p>

27、邏輯問(wèn)題，并列出真值表，是否就可以得到與或式？也一定可以用邏輯電路來(lái)實(shí)現(xiàn)？表，是否就可以得到與或式？也一定可以用邏輯電路來(lái)實(shí)現(xiàn)？ 3.4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn) 1.產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因AAL 圖（圖（a）所示的電路中，邏輯表達(dá)式為）所示的電路中，邏輯表達(dá)式為 ，理想情況下，輸出應(yīng)恒等于，理想情況下，輸出應(yīng)恒等于0。但是由于。但是由于G1門的延遲時(shí)間門的延遲時(shí)間tpd， 下降沿到達(dá)下降沿到達(dá)G2門的時(shí)間比門的時(shí)間比A信號(hào)上升沿晚信號(hào)上升沿晚1tpd，因此，使，因此，使G2輸出端出現(xiàn)了一個(gè)正向窄脈沖，如圖（輸出端出現(xiàn)了一個(gè)正向窄脈沖，如圖（b）所示，

28、通常稱）所示，通常稱之為之為“1冒險(xiǎn)冒險(xiǎn)”。 同理，在圖同理，在圖 (a）所示的電路中，由于）所示的電路中，由于G1門的延遲時(shí)間門的延遲時(shí)間tpd，會(huì)使，會(huì)使G2輸出端出現(xiàn)了一個(gè)負(fù)向窄脈沖，如圖（輸出端出現(xiàn)了一個(gè)負(fù)向窄脈沖，如圖（b）所）所示，通常稱之為示，通常稱之為“0冒險(xiǎn)冒險(xiǎn)”。2.冒險(xiǎn)現(xiàn)象的識(shí)別冒險(xiǎn)現(xiàn)象的識(shí)別 AAL AAL可采用代數(shù)法來(lái)判斷一個(gè)組合電路是否存在冒險(xiǎn)，方法為：可采用代數(shù)法來(lái)判斷一個(gè)組合電路是否存在冒險(xiǎn)，方法為：寫(xiě)出組合邏輯電路的邏輯表達(dá)式，當(dāng)某些邏輯變量取特定值（寫(xiě)出組合邏輯電路的邏輯表達(dá)式，當(dāng)某些邏輯變量取特定值（0或或1）時(shí)，如果表達(dá)式能轉(zhuǎn)換為：）時(shí)，如果表達(dá)式能轉(zhuǎn)換

29、為： 則存在則存在1冒險(xiǎn)；冒險(xiǎn)； 則存在則存在0冒險(xiǎn)。冒險(xiǎn)。 3冒險(xiǎn)現(xiàn)象的消除方法冒險(xiǎn)現(xiàn)象的消除方法當(dāng)組合邏輯電路存在冒險(xiǎn)現(xiàn)象時(shí)，可以采取以下方法當(dāng)組合邏輯電路存在冒險(xiǎn)現(xiàn)象時(shí)，可以采取以下方法來(lái)消除冒險(xiǎn)現(xiàn)象。來(lái)消除冒險(xiǎn)現(xiàn)象。 加冗余項(xiàng)加冗余項(xiàng)變換邏輯式，消去互補(bǔ)變量變換邏輯式，消去互補(bǔ)變量 增加選通信號(hào)增加選通信號(hào)增加輸出濾波電容增加輸出濾波電容本單元學(xué)習(xí)指導(dǎo)本單元學(xué)習(xí)指導(dǎo) 組合邏輯電路的邏輯功能特點(diǎn)組合邏輯電路的邏輯功能特點(diǎn)：組合邏輯電路：組合邏輯電路任一時(shí)刻的輸出，取決于該時(shí)刻各輸入狀態(tài)的組合，任一時(shí)刻的輸出，取決于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)。其電路結(jié)構(gòu)特點(diǎn)：由門電路而與

30、電路的原狀態(tài)無(wú)關(guān)。其電路結(jié)構(gòu)特點(diǎn)：由門電路構(gòu)成，電路中既無(wú)記憶單元，且由輸出到各級(jí)門的輸構(gòu)成，電路中既無(wú)記憶單元，且由輸出到各級(jí)門的輸入也無(wú)任何反饋線。入也無(wú)任何反饋線。 設(shè)計(jì)邏輯函數(shù)要進(jìn)行化簡(jiǎn)，邏輯函數(shù)的化簡(jiǎn)有兩設(shè)計(jì)邏輯函數(shù)要進(jìn)行化簡(jiǎn)，邏輯函數(shù)的化簡(jiǎn)有兩種方法種方法：公式法和卡諾圖法。公式法化簡(jiǎn)的優(yōu)點(diǎn)是不：公式法和卡諾圖法。公式法化簡(jiǎn)的優(yōu)點(diǎn)是不受任何條件限制，但要求使用者能熟練運(yùn)用各種公式受任何條件限制，但要求使用者能熟練運(yùn)用各種公式和規(guī)則，而且還需要一定的運(yùn)算技巧和經(jīng)驗(yàn)?？ㄖZ圖和規(guī)則，而且還需要一定的運(yùn)算技巧和經(jīng)驗(yàn)?？ㄖZ圖化簡(jiǎn)的優(yōu)點(diǎn)是簡(jiǎn)單、直觀，而且有一定的步驟可循，化簡(jiǎn)的優(yōu)點(diǎn)是簡(jiǎn)單、直觀

31、，而且有一定的步驟可循，但變量數(shù)太多時(shí)，也將失去了機(jī)械、直觀的優(yōu)點(diǎn)。但變量數(shù)太多時(shí)，也將失去了機(jī)械、直觀的優(yōu)點(diǎn)。 各種組合邏輯電路在功能上千差萬(wàn)別，但其分各種組合邏輯電路在功能上千差萬(wàn)別，但其分析方法和設(shè)計(jì)方法都是共同的。掌握了一般的分析方析方法和設(shè)計(jì)方法都是共同的。掌握了一般的分析方法，可得知任何給定電路邏輯功能；掌握基本的設(shè)計(jì)法，可得知任何給定電路邏輯功能；掌握基本的設(shè)計(jì)方法，就可據(jù)已知的實(shí)際要求設(shè)計(jì)獲得相應(yīng)的邏輯電方法，就可據(jù)已知的實(shí)際要求設(shè)計(jì)獲得相應(yīng)的邏輯電路。路。 本單元學(xué)習(xí)指導(dǎo)本單元學(xué)習(xí)指導(dǎo) 實(shí)驗(yàn)三實(shí)驗(yàn)三 組合邏輯電路設(shè)計(jì)之組合邏輯電路設(shè)計(jì)之密碼鎖、密碼鎖、8線線-3線編碼器線編碼

32、器 一實(shí)驗(yàn)?zāi)康囊粚?shí)驗(yàn)?zāi)康?1掌握組合邏輯電路的設(shè)計(jì)方法。掌握組合邏輯電路的設(shè)計(jì)方法。2用實(shí)驗(yàn)驗(yàn)證設(shè)計(jì)電路的邏輯功能。用實(shí)驗(yàn)驗(yàn)證設(shè)計(jì)電路的邏輯功能。3掌握編碼的概述，為后繼內(nèi)容做準(zhǔn)備。掌握編碼的概述，為后繼內(nèi)容做準(zhǔn)備。 二、實(shí)驗(yàn)儀器和設(shè)備二、實(shí)驗(yàn)儀器和設(shè)備 1LCN-1數(shù)字電子技術(shù)實(shí)驗(yàn)箱數(shù)字電子技術(shù)實(shí)驗(yàn)箱274LS20（雙四輸入（雙四輸入TTL與非門）與非門） 一塊一塊374LS00（雙二輸入（雙二輸入TTL與非門）與非門） 一塊一塊474LS21（雙四輸入與門）（雙四輸入與門） 一塊一塊5萬(wàn)用表及鉗子等工具萬(wàn)用表及鉗子等工具三、實(shí)驗(yàn)內(nèi)容三、實(shí)驗(yàn)內(nèi)容 1設(shè)計(jì)一個(gè)數(shù)字密碼鎖電路設(shè)計(jì)一個(gè)數(shù)字密碼鎖電路 設(shè)計(jì)網(wǎng)絡(luò)示意圖如圖所示設(shè)計(jì)網(wǎng)絡(luò)示意圖如圖所示. .開(kāi)鎖信號(hào)輸出開(kāi)鎖信號(hào)輸出報(bào)警信號(hào)輸報(bào)警信號(hào)輸出出控制輸入控制輸入代碼輸入代碼輸入ABCD 下圖是密碼為下圖是密碼為1001的密碼鎖的參考電路。的密碼鎖的參考電路。其中，其中，A、B、C、D是四個(gè)二進(jìn)制代碼輸入端，是四個(gè)二進(jìn)制代碼輸入端，E為開(kāi)鎖控制輸入端。為開(kāi)鎖控制輸入端。 （1）根據(jù)要求，設(shè)定輸入輸出變量的個(gè)數(shù)，并根）根據(jù)要求，設(shè)定輸入輸出變量的個(gè)數(shù)，并根據(jù)電路的邏輯確定兩者之間的對(duì)應(yīng)關(guān)系，