數(shù)字電路與邏輯設(shè)計第三章組合邏輯電路

1、第第3 3章章 組合邏輯電路組合邏輯電路3.0 3.0 知識點與難點知識點與難點3.1 3.1 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計3.2 3.2 組合邏輯電路的分析組合邏輯電路的分析3.3 3.3 編碼與編碼器編碼與編碼器3.4 3.4 譯碼與譯碼器譯碼與譯碼器3.5 3.5 二進(jìn)制運算電路二進(jìn)制運算電路3.6 3.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器3.7 3.7 * *數(shù)據(jù)分配器數(shù)據(jù)分配器3.8 3.8 * *奇偶產(chǎn)生器奇偶產(chǎn)生器/ /校驗器校驗器3.9 3.9 組合邏輯電路中的冒險現(xiàn)象組合邏輯電路中的冒險現(xiàn)象3.0 知識點與難點知識點與難點 1. 1.組合邏輯電路分析組合邏輯電路分析 目的目的 了

2、解該電路實現(xiàn)的邏輯功能和研究它的了解該電路實現(xiàn)的邏輯功能和研究它的設(shè)計思想，以便借鑒。設(shè)計思想，以便借鑒。 分析方法分析方法 (a) (a) 依據(jù)邏輯電路圖，寫出邏輯函數(shù)式；依據(jù)邏輯電路圖，寫出邏輯函數(shù)式； (b) (b) 化簡邏輯函數(shù)或列真值表；化簡邏輯函數(shù)或列真值表； (c) (c) 根據(jù)最簡邏輯函數(shù)式或真值表，根據(jù)最簡邏輯函數(shù)式或真值表，描述電路邏輯功能。描述電路邏輯功能。 組合邏輯電路中的模式控制變量組合邏輯電路中的模式控制變量 組合邏輯電路中的模式控制變量是為了實現(xiàn)不同的邏輯功能組合邏輯電路中的模式控制變量是為了實現(xiàn)不同的邏輯功能而設(shè)置的。帶有一個模式控制變量的電路可以實現(xiàn)兩種邏輯功

3、能；而設(shè)置的。帶有一個模式控制變量的電路可以實現(xiàn)兩種邏輯功能；帶有兩個控制變量的電路可以實現(xiàn)種邏輯功能，如此類推。帶有兩個控制變量的電路可以實現(xiàn)種邏輯功能，如此類推。圖圖3.0.1 3.0.1 組合電路框圖組合電路框圖 2. 2.組合邏輯電路設(shè)計組合邏輯電路設(shè)計 四步設(shè)計法四步設(shè)計法 傳統(tǒng)的設(shè)計方法分個步驟進(jìn)行，故簡稱四步設(shè)計法。傳統(tǒng)的設(shè)計方法分個步驟進(jìn)行，故簡稱四步設(shè)計法。 (a) (a) 依據(jù)邏輯命題列真值表。邏輯命題是用文字描述的一個具有因依據(jù)邏輯命題列真值表。邏輯命題是用文字描述的一個具有因果關(guān)系的事件。為了列出真值表，就要設(shè)置輸入變量和輸出函數(shù)，并進(jìn)行果關(guān)系的事件。為了列出真值表，就

4、要設(shè)置輸入變量和輸出函數(shù)，并進(jìn)行定義；然后對輸入變量和輸出進(jìn)行邏輯狀態(tài)賦值。即以、分別代表輸定義；然后對輸入變量和輸出進(jìn)行邏輯狀態(tài)賦值。即以、分別代表輸入變量和輸出函數(shù)的兩種不同狀態(tài)，這一步是設(shè)計的關(guān)鍵，難度也最大。入變量和輸出函數(shù)的兩種不同狀態(tài)，這一步是設(shè)計的關(guān)鍵，難度也最大。 (b) (b) 由真值表畫出輸出函數(shù)的卡諾圖。由真值表畫出輸出函數(shù)的卡諾圖。 (c) (c) 卡諾圖化簡，寫出最簡邏輯函數(shù)式。卡諾圖化簡，寫出最簡邏輯函數(shù)式。 (d) (d) 畫邏輯電路圖。畫邏輯電路圖。 靈活設(shè)計法靈活設(shè)計法 四步設(shè)計法雖然可以完成任何組合電路的設(shè)計。但是，對于輸入變四步設(shè)計法雖然可以完成任何組合電

5、路的設(shè)計。但是，對于輸入變量數(shù)較多的組合電路（如位數(shù)值比較器、位加法器等），設(shè)計時，其量數(shù)較多的組合電路（如位數(shù)值比較器、位加法器等），設(shè)計時，其工作過程繁瑣，工作量很大，靈活設(shè)計法是利用某些邏輯函數(shù)所具有的特工作過程繁瑣，工作量很大，靈活設(shè)計法是利用某些邏輯函數(shù)所具有的特點和種邏輯門所完成的邏輯功能，簡便而正確地設(shè)計出滿足功能要求的最點和種邏輯門所完成的邏輯功能，簡便而正確地設(shè)計出滿足功能要求的最佳電路的方法。此法不像四步設(shè)計法那樣有規(guī)律可循，也不能完成任何組佳電路的方法。此法不像四步設(shè)計法那樣有規(guī)律可循，也不能完成任何組合合電路的設(shè)計，這是它的不足之處。但是在許多組合電路的設(shè)計中，電路的設(shè)

6、計，這是它的不足之處。但是在許多組合電路的設(shè)計中，用靈活設(shè)計法往往能收到用靈活設(shè)計法往往能收到“事半功倍事半功倍”的效果。的效果。 3.3.常用代碼常用代碼 (a) (a) 常用常用BCDBCD代碼有：代碼有：8421BCD8421BCD碼、碼、2421BCD2421BCD碼、余碼、余3 3碼、余碼、余3 3格雷碼（余循環(huán)碼）、右移碼等。格雷碼（余循環(huán)碼）、右移碼等。 (b)(b)常用二進(jìn)制代碼有：二進(jìn)制碼、格雷碼、奇偶檢驗碼等。常用二進(jìn)制代碼有：二進(jìn)制碼、格雷碼、奇偶檢驗碼等。 4.4.常用中規(guī)模集成組合邏輯部件的邏輯功能及其應(yīng)用常用中規(guī)模集成組合邏輯部件的邏輯功能及其應(yīng)用 (a) (a)

7、常用中規(guī)模集成組合邏輯部件有編碼器、譯碼器、碼制常用中規(guī)模集成組合邏輯部件有編碼器、譯碼器、碼制轉(zhuǎn)換電路、二進(jìn)制運算電路（半加器、全加器、位加法器、位轉(zhuǎn)換電路、二進(jìn)制運算電路（半加器、全加器、位加法器、位數(shù)值比較器）、數(shù)據(jù)選擇器、數(shù)據(jù)分配器等。數(shù)值比較器）、數(shù)據(jù)選擇器、數(shù)據(jù)分配器等。 (b) (b) 許多組合邏輯部件的通用性很強(qiáng)，可以使用它們來設(shè)計許多組合邏輯部件的通用性很強(qiáng)，可以使用它們來設(shè)計邏輯電路。例如，用譯碼器或數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)；用譯碼器、邏輯電路。例如，用譯碼器或數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)；用譯碼器、數(shù)據(jù)選擇器、位加法器、位數(shù)值比較器來設(shè)計邏輯電路。數(shù)據(jù)選擇器、位加法器、位數(shù)值比較

8、器來設(shè)計邏輯電路。 (c) (c) 組合邏輯部件的功能擴(kuò)展方法。組合邏輯部件的功能擴(kuò)展方法。 5. 5.邏輯冒險與功能冒險邏輯冒險與功能冒險 (a)(a)檢查某電路是否存在邏輯冒險的方法是：按照電路寫出檢查某電路是否存在邏輯冒險的方法是：按照電路寫出邏輯函數(shù)式（注意：不可進(jìn)行化簡），然后用或填寫卡諾圖，邏輯函數(shù)式（注意：不可進(jìn)行化簡），然后用或填寫卡諾圖，并畫出相應(yīng)合并圈，借助于卡諾圖便于工作可判斷是否存在邏輯并畫出相應(yīng)合并圈，借助于卡諾圖便于工作可判斷是否存在邏輯冒險。若存在邏輯冒險便采取添加項的方法予以消除。冒險。若存在邏輯冒險便采取添加項的方法予以消除。 (b) (b) 設(shè)計無邏輯冒險的

9、組合電路的方法是：先按照最佳電路設(shè)計無邏輯冒險的組合電路的方法是：先按照最佳電路的設(shè)計方法進(jìn)行設(shè)計，求得最簡邏輯函數(shù)式，然后進(jìn)行上述檢查的設(shè)計方法進(jìn)行設(shè)計，求得最簡邏輯函數(shù)式，然后進(jìn)行上述檢查方法進(jìn)行檢查，若無邏輯冒險，則設(shè)計完成，可按最簡邏輯函數(shù)方法進(jìn)行檢查，若無邏輯冒險，則設(shè)計完成，可按最簡邏輯函數(shù)構(gòu)成組合電路；若存在邏輯冒險，則應(yīng)增加添加項，予以消除邏構(gòu)成組合電路；若存在邏輯冒險，則應(yīng)增加添加項，予以消除邏輯冒險。雖然修改后的邏輯函數(shù)式不是最簡的，但是，按照修改輯冒險。雖然修改后的邏輯函數(shù)式不是最簡的，但是，按照修改后的邏輯函數(shù)式構(gòu)成的組合電路不存在邏輯冒險后的邏輯函數(shù)式構(gòu)成的組合電路不

10、存在邏輯冒險 (c) (c) 功能冒險的消除方法是，設(shè)置選通脈沖對輸入信號進(jìn)行功能冒險的消除方法是，設(shè)置選通脈沖對輸入信號進(jìn)行“取樣取樣”。3.1 組合邏輯電路組合邏輯電路v表表3.1.1 3.1.1 例例3.1.13.1.1的真值表和卡諾圖的真值表和卡諾圖v圖圖3.1.2 3.1.2 例例3.1.13.1.1的邏輯圖的邏輯圖v表表3.1.2 3.1.2 例例3.1.23.1.2的真值表和卡諾圖的真值表和卡諾圖v圖圖3.1.5 3.1.5 例例3.1.23.1.2的邏輯電路圖的邏輯電路圖v表表3.1.3 3.1.3 例例3.1.33.1.3的真值表的真值表v圖圖3.1.6 3.1.6 與非結(jié)構(gòu)

11、的組合電路與非結(jié)構(gòu)的組合電路v圖圖3.1.7 3.1.7 或非結(jié)構(gòu)的組合電路或非結(jié)構(gòu)的組合電路v圖圖3.1.8 3.1.8 例例3.1.53.1.5邏輯電路圖邏輯電路圖v圖圖3.1.9 3.1.9 例例3.1.63.1.6邏輯電路圖邏輯電路圖圖圖3.1.1 3.1.1 例例3.1.13.1.1的卡諾圖的卡諾圖表表3.1.1 3.1.1 例例3.1.13.1.1真值表真值表 圖圖3.1.2 3.1.2 例例3.1.13.1.1的邏輯圖之一的邏輯圖之一 圖圖3.1.3 3.1.3 例例3.1.13.1.1的邏輯圖之二的邏輯圖之二表表3.1.2 3.1.2 例例3.1.23.1.2的真值表的真值表圖

12、圖3.1.4 3.1.4 例例3.1.23.1.2的卡諾圖的卡諾圖 圖3.1.5 例3.1.2的邏輯電路圖表3.1.3 例3.1.3真值表圖3.1.6 與非結(jié)構(gòu)的組合電路 (a) (a) 卡諾圖卡諾圖 (b) (b) 邏輯電路圖邏輯電路圖圖3.1.7 或非結(jié)構(gòu)的組合電路(a)(a)卡諾圖卡諾圖 (b) (b) 兩級或非門結(jié)構(gòu)兩級或非門結(jié)構(gòu) (c) (c) 三級或非門結(jié)構(gòu)三級或非門結(jié)構(gòu) 的邏輯電路圖的邏輯電路圖 的邏輯電路圖的邏輯電路圖 圖3.1.8 例3.1.5邏輯電路圖圖3.1.9 例3.1.6邏輯電路圖3.2 組合邏輯電路的分析組合邏輯電路的分析v圖圖3.2.1 3.2.1 例例3.2.1

13、3.2.1邏輯電路圖邏輯電路圖v圖圖3.2.2 3.2.2 例例3.2.23.2.2邏輯電路圖邏輯電路圖v表表3.2.1 3.2.1 例例3.2.23.2.2真值表真值表圖3.2.1 例3.2.1邏輯電路圖圖3.2.2 例3.2.2邏輯電路圖表3.2.1 例3.2.2真值表 v表表3.3.1 3.3.1 常用的常用的BCDBCD代碼代碼v表表3.3.2 3.3.2 常用二進(jìn)制代碼常用二進(jìn)制代碼v圖圖3.3.1 3.3.1 編碼器框圖編碼器框圖v表表3.3.3 3.3.3 8421BCD8421BCD碼編碼器真值表碼編碼器真值表v表表3.3.4 3.3.4 表表3.3.33.3.3的簡化表的簡化

14、表v圖圖3.3.2 3.3.2 84218421碼編碼器碼編碼器v圖圖3.3.3 3.3.3 74LS14874LS148型優(yōu)先編碼器型優(yōu)先編碼器v表表3.3.5 3.3.5 8-38-3線優(yōu)先編碼器功能表線優(yōu)先編碼器功能表v圖圖3.3.4 3.3.4 8-38-3線擴(kuò)展為線擴(kuò)展為16-416-4線優(yōu)先編碼器線優(yōu)先編碼器3.3 編碼與編碼器編碼與編碼器表3.3.1 常用BCD代碼表3.3.2 常用二進(jìn)制代碼圖3.3.1 編碼器框圖 Q0 Qn1 I0 Im1 編碼器 表3.3.3 8421BCD碼編碼器真值表表3.3.4 表3.3.3的簡化表圖3.3.2 8421碼編碼器圖3.3.3 74LS

15、148型優(yōu)先編碼器 74LS148 IS I7 I0 QA QB QC QS QEX & IS I0 QS I3 I2 I5 I6 I7 I1 I4 QEX QA QB QC 1 & 1 1 1 1 1 1 & 1 & 1 & 1 1 1 1 1 1 (a) (a) (a) 邏輯圖邏輯圖 (b) (b) 邏輯框圖邏輯框圖表3.3.5 8-3線優(yōu)先編碼器功能表圖3.3.4 8-3線擴(kuò)展為 16-4線優(yōu)先編碼器3.4 譯碼與譯碼器譯碼與譯碼器v圖圖3.4.1 3.4.1 譯碼器框圖譯碼器框圖v圖圖3.4.2 3.4.2 Q0Q9的卡諾圖的卡諾圖v表表3.4.

16、1 3.4.1 4-104-10線譯碼器真值表線譯碼器真值表v圖圖3.4.3 3.4.3 二二- -十進(jìn)制譯碼器十進(jìn)制譯碼器v圖圖3.4.4 3.4.4 74LS13874LS138型型3-83-8線譯碼器線譯碼器v表表3.4.2 3.4.2 3-83-8線譯碼器功能表線譯碼器功能表v圖圖3.4.5 3.4.5 74LS15474LS154型型4-164-16線譯碼器線譯碼器 v表表3.4.3 3.4.3 4-164-16線譯碼器功能表線譯碼器功能表v表表3.4.4 3.4.4 4-164-16線譯碼器構(gòu)成線譯碼器構(gòu)成BCDBCD碼碼 4-104-10線譯碼器線譯碼器v圖圖3.4.6 3.4.

17、6 4-164-16線擴(kuò)展為線擴(kuò)展為5-325-32線線 譯碼器譯碼器v圖圖3.4.7 3.4.7 4-104-10線譯碼器邏輯框圖線譯碼器邏輯框圖v表表3.4.5 3.4.5 4-104-10線譯碼器功能表線譯碼器功能表v圖圖3.4.8 3.4.8 4-104-10線構(gòu)成線構(gòu)成3-83-8線譯碼器線譯碼器v圖圖3.4.9 3.4.9 例例3.3.33.3.3的電路的電路v表表3.4.6 3.4.6 二進(jìn)制碼與格雷碼的二進(jìn)制碼與格雷碼的 編碼表編碼表v圖圖3.4.10 3.4.10 碼制轉(zhuǎn)換譯碼器碼制轉(zhuǎn)換譯碼器v圖圖3.4.12 3.4.12 半導(dǎo)體數(shù)碼管半導(dǎo)體數(shù)碼管BS201ABS201Av

18、圖圖3.4.13 3.4.13 液晶顯示器結(jié)構(gòu)圖液晶顯示器結(jié)構(gòu)圖v圖圖3.4.14 3.4.14 用異或門驅(qū)動液晶顯示器用異或門驅(qū)動液晶顯示器v圖圖3.4.15 3.4.15 74LS4774LS47型型BCD-7BCD-7段譯碼器段譯碼器v表表3.4.7 3.4.7 74LS4774LS47功能表功能表v圖圖3.4.16 3.4.16 有滅零控制的有滅零控制的8 8位數(shù)碼位數(shù)碼 顯示系統(tǒng)顯示系統(tǒng)圖3.4.1 譯碼器框圖圖3.4.2 Q0Q9的卡諾圖表3.4.1 4-10線譯碼器真值表圖3.4.3 二-十進(jìn)制譯碼器圖3.4.4 74LS138型3-8線譯碼器(a) (a) 邏輯電路圖邏輯電路圖

19、(b) (b) 邏輯框圖邏輯框圖表3.4.2 3-8線譯碼器功能表 圖3.4.5 74LS154型4-16線譯碼器(a) (a) 邏輯電路圖邏輯電路圖(b) (b) 邏輯框圖邏輯框圖單擊放大74LS15474LS154型型4-164-16線線譯碼器邏輯電路圖譯碼器邏輯電路圖 表3.4.3 4-16線譯碼器功能表 表3.4.4 4-16線譯碼器構(gòu)成BCD碼4-10線譯碼器 圖3.4.6 4-16線擴(kuò)展為5-32線譯碼器圖3.4.7 4-10線譯碼器邏輯框圖表3.4.5 4-10線譯碼器功能表 圖3.4.8 4-10線構(gòu)成3-8線譯碼器圖3.4.9 例3.3.3的電路表3.4.6 二進(jìn)制碼與格雷碼

20、的編碼表 圖3.4.10 碼制轉(zhuǎn)換譯碼器(a) 4(a) 4位二進(jìn)制碼至格雷碼的轉(zhuǎn)換連接圖位二進(jìn)制碼至格雷碼的轉(zhuǎn)換連接圖 (b) n(b) n位二進(jìn)制碼至格雷碼的轉(zhuǎn)換連接圖位二進(jìn)制碼至格雷碼的轉(zhuǎn)換連接圖(c) 4(c) 4位格雷碼至二進(jìn)制碼的轉(zhuǎn)換連接圖位格雷碼至二進(jìn)制碼的轉(zhuǎn)換連接圖圖3.4.12 半導(dǎo)體數(shù)碼管BS201A(a) (a) 外形圖外形圖 (b) (b) 等效電路等效電路圖3.4.13 液晶顯示器結(jié)構(gòu)圖圖3.4.14 用異或門驅(qū)動液晶顯示器(a) (a) 電路電路(b) (b) 電壓波形電壓波形圖3.4.15 74LS47型BCD-7段譯碼器 Q(b) A0 4-7 線譯碼器 Qa

21、Qg A3 RBI BI/RBO LT & & & Qa 1 & & & Qb 1 & & Qc 1 1 1 1 & & & Qd 1 & 1 Qe 1 1 1 & & & Qf 1 & & Qg 1 1 1 A0 & 1 12 & 6 & 7 A1 & 2 & 8 A2 & 3 & 9 A3 10 RBI 1 BI/RBO LT 1 11 1 5 & 4 & (a)單擊放大(a) (a)

22、 邏輯電路圖邏輯電路圖 (b) (b) 邏輯框圖邏輯框圖 (c) 7(c) 7段字形段字形 & & & Qa 1 & & & Qb 1 & & Qc 1 1 1 1 & & & Qd 1 & 1 Qe 1 1 1 & & & Qf 1 & & Qg 1 1 1 A0 & 1 12 & 6 & 7 A1 & 2 & 8 A2 & 3 & 9 A3 10 RBI 1 BI/RBO LT 1 11 1 5 &a

23、mp; 4 & 74LS4774LS47型型BCD-7BCD-7段段譯碼器邏輯電路圖譯碼器邏輯電路圖 表3.4.7 74LS47功能表圖3.4.16 有滅零控制的8位數(shù)碼顯示系統(tǒng)3.5 二進(jìn)制運算電路二進(jìn)制運算電路v圖圖3.5.1 3.5.1 半加器邏輯電路圖和邏輯框圖半加器邏輯電路圖和邏輯框圖v圖圖3.5.2 3.5.2 全加器邏輯電路圖和邏輯符號全加器邏輯電路圖和邏輯符號v圖圖3.5.3 3.5.3 4 4位超前進(jìn)位全加器位超前進(jìn)位全加器v圖圖3.5.4 3.5.4 8 8位并串型進(jìn)位全加器連接圖位并串型進(jìn)位全加器連接圖v圖圖3.5.5 3.5.5 8421BCD8421BCD碼至

24、余碼至余3 3碼的轉(zhuǎn)換連接圖碼的轉(zhuǎn)換連接圖v圖圖3.5.6 3.5.6 余余3 3碼至碼至8421BCD8421BCD碼的轉(zhuǎn)換連接圖碼的轉(zhuǎn)換連接圖v圖圖3.5.7 3.5.7 一位數(shù)值比較器邏輯電路一位數(shù)值比較器邏輯電路v圖圖3.5.8 3.5.8 4 4位數(shù)值比較器位數(shù)值比較器v表表3.5.1 3.5.1 4 4位數(shù)值比較器功能表位數(shù)值比較器功能表v圖圖3.5.9 3.5.9 串聯(lián)式串聯(lián)式1212位數(shù)值比較器位數(shù)值比較器v圖圖3.5.10 3.5.10 并聯(lián)式并聯(lián)式1212位數(shù)值比較器位數(shù)值比較器 圖3.5.1 半加器邏輯電路圖和邏輯框圖(a)(a)兩級與非結(jié)構(gòu)的半加器邏輯電路圖兩級與非結(jié)構(gòu)

25、的半加器邏輯電路圖 (b)(b)異或門構(gòu)成的半加器邏輯電路圖異或門構(gòu)成的半加器邏輯電路圖 (c)3(c)3級與非結(jié)構(gòu)的半加器邏輯電路圖級與非結(jié)構(gòu)的半加器邏輯電路圖 (d)(d)邏輯符號邏輯符號圖3.5.2 全加器邏輯電路圖和邏輯符號(a)(a)兩級與非結(jié)構(gòu)的全加器邏輯電路圖兩級與非結(jié)構(gòu)的全加器邏輯電路圖 (b)(b)半加器構(gòu)成的全加器邏輯電路圖半加器構(gòu)成的全加器邏輯電路圖(c)6級與非結(jié)級與非結(jié) 構(gòu)的全加器構(gòu)的全加器 邏輯電路圖邏輯電路圖(d) 邏輯符號邏輯符號圖3.5.3 4位超前進(jìn)位全加器(a) (a) 邏輯電路圖邏輯電路圖 (b) (b) 邏輯框圖邏輯框圖圖3.5.4 8位并串型進(jìn)位全加

26、器連接圖圖3.5.5 8421BCD碼至余3碼的轉(zhuǎn)換連接圖圖3.5.6 余3碼至8421BCD碼的轉(zhuǎn)換連接圖圖3.5.7 一位數(shù)值比較器邏輯電路圖3.5.8 4位數(shù)值比較器 (a) (a) 邏輯電路圖邏輯電路圖 (b) (b) 邏輯框圖邏輯框圖單擊放大4 4位數(shù)值比較器位數(shù)值比較器邏輯電路圖邏輯電路圖 表3.5.1 4位數(shù)值比較器功能表圖3.5.9 串聯(lián)式12位數(shù)值比較器圖3.5.10 并聯(lián)式12位數(shù)值比較器3.6 數(shù)據(jù)選擇器數(shù)據(jù)選擇器v圖圖3.6.1 3.6.1 4 4選選1 1數(shù)據(jù)選擇器框圖數(shù)據(jù)選擇器框圖v表表3.6.1 3.6.1 數(shù)據(jù)選擇器典型產(chǎn)品型號及主要性能數(shù)據(jù)選擇器典型產(chǎn)品型號及

27、主要性能v表表3.6.2 3.6.2 雙雙4 4選選1 1數(shù)據(jù)選擇器功能表數(shù)據(jù)選擇器功能表v圖圖3.6.2 3.6.2 雙雙4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器v圖圖3.6.3 3.6.3 8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器v圖圖3.6.4 3.6.4 數(shù)據(jù)選擇器輸入通道的擴(kuò)展數(shù)據(jù)選擇器輸入通道的擴(kuò)展v圖圖3.6.5 3.6.5 4 4選選1 1數(shù)據(jù)選擇器實現(xiàn)三變量邏輯函數(shù)數(shù)據(jù)選擇器實現(xiàn)三變量邏輯函數(shù)v圖圖3.6.6 3.6.6 4 4選選1 1數(shù)據(jù)選擇器實現(xiàn)四變量邏輯函數(shù)數(shù)據(jù)選擇器實現(xiàn)四變量邏輯函數(shù)v圖圖3.6.7 3.6.7 例例3.6.33.6.3邏輯框圖邏輯框圖v圖圖3.6.8 3.

28、6.8 例例3.6.43.6.4邏輯框圖邏輯框圖v圖圖3.6.9 3.6.9 雙雙4 4選選1 1數(shù)據(jù)選擇器構(gòu)成全減器數(shù)據(jù)選擇器構(gòu)成全減器圖3.6.1 4選1數(shù)據(jù)選擇器框圖表3.6.1 數(shù)據(jù)選擇器典型產(chǎn)品型號及主要性能表3.6.2 雙4選1數(shù)據(jù)選擇器功能表圖3.6.2 雙4選1數(shù)據(jù)選擇器(a) (a) 邏輯電路圖邏輯電路圖 (b) (b) 邏輯框圖邏輯框圖圖3.6.3 8選1數(shù)據(jù)選擇器(a) (a) 邏輯電路圖邏輯電路圖 (b) (b) 邏輯框圖邏輯框圖圖3.6.4 數(shù)據(jù)選擇器輸入通道的擴(kuò)展(a)(a)雙雙4 4選選1 1擴(kuò)展為擴(kuò)展為8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器 (b)(b)雙雙4 4

29、選選1 1擴(kuò)展為擴(kuò)展為1616選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器圖3.6.5 4選1數(shù)據(jù)選擇器實現(xiàn)三變量邏輯函數(shù)(a) (a) 三變量卡諾圖分解為一個變量卡諾圖三變量卡諾圖分解為一個變量卡諾圖 (b) (b) 邏輯框圖邏輯框圖圖3.6.6 4選1數(shù)據(jù)選擇器實現(xiàn)四變量邏輯函數(shù)(a) (a) 四變量卡諾圖分解為二變量卡諾圖四變量卡諾圖分解為二變量卡諾圖 (b) (b) 二變量卡諾圖化簡剩余函數(shù)二變量卡諾圖化簡剩余函數(shù) (c) (c) 邏輯框圖邏輯框圖圖3.6.7 例3.6.3邏輯框圖圖3.6.8 例3.6.4邏輯框圖圖3.6.9 雙4選1數(shù)據(jù)選擇器構(gòu)成全減器* * 3.7 數(shù)據(jù)分配器數(shù)據(jù)分配器v圖圖3.7.1 3.7.1 4 4路數(shù)據(jù)分配器框圖路數(shù)據(jù)分配器框圖v圖圖3.7.2 3.7.2 雙雙2-42-4線譯碼器線譯碼器/ /分配器分配器v表表3.7.13.7.