第三章存儲系統(tǒng)[二]

1、3.3 3.3 半導(dǎo)體存儲器芯片半導(dǎo)體存儲器芯片3.3.33.3.3動態(tài)動態(tài)RAMRAM芯片芯片(DRAM)(DRAM)v SRAMSRAM單元電路由一個雙穩(wěn)態(tài)觸發(fā)器電路構(gòu)成，只要單元電路由一個雙穩(wěn)態(tài)觸發(fā)器電路構(gòu)成，只要不斷電就能長久保持信息，不需刷新，工作穩(wěn)定可靠。不斷電就能長久保持信息，不需刷新，工作穩(wěn)定可靠。但它也有缺點(diǎn)：功耗大，集成度低。但它也有缺點(diǎn)：功耗大，集成度低。v DRAMDRAM單元電路恰好克服了這種缺點(diǎn)。單元電路恰好克服了這種缺點(diǎn)。DRAMDRAM記憶單記憶單元電路可以由四個或單個元電路可以由四個或單個MOSMOS管組成，其存儲原理是：管組成，其存儲原理是：利用芯片電容上存

2、儲電荷狀態(tài)的不同來記錄信息。利用芯片電容上存儲電荷狀態(tài)的不同來記錄信息。v 用電容來存儲信息減少了構(gòu)成一個存儲元所需的晶用電容來存儲信息減少了構(gòu)成一個存儲元所需的晶體管數(shù)量，故集成度高；但電容本身不可避免產(chǎn)生漏體管數(shù)量，故集成度高；但電容本身不可避免產(chǎn)生漏電，存儲器芯片需要周期刷新才能保持信息，所以稱電，存儲器芯片需要周期刷新才能保持信息，所以稱為為動態(tài)存儲器動態(tài)存儲器，由它做成的隨機(jī)存取存儲器簡稱為，由它做成的隨機(jī)存取存儲器簡稱為DRAMDRAM。 1 1、單管、單管MOSMOS動態(tài)存儲單元電路動態(tài)存儲單元電路(1)(1)電路組成：一只電路組成：一只MOSMOS管管T T和一個電容和一個電容

3、C C。電容。電容C C用來用來存儲電荷，控制管存儲電荷，控制管T T用來控制充放電回路用來控制充放電回路的通斷。的通斷。( (2)2)定義定義: :當(dāng)電容當(dāng)電容C C上充電上充電至高電平至高電平, ,存入信息為存入信息為1; 1;當(dāng)電容當(dāng)電容C C放電至低電平放電至低電平, ,存入信息為存入信息為0 0。v字線字線WWv v T Tv C Cv C Cv 位線位線D D圖圖3.13 單管單管MOS動態(tài)存儲單元動態(tài)存儲單元1 1、單管、單管MOSMOS動態(tài)存儲單元電路動態(tài)存儲單元電路(3)(3)工作原理工作原理v 寫入：寫入：字線字線W加高電平，加高電平，T管導(dǎo)通。管導(dǎo)通。 若要寫入若要寫入1

4、，位線，位線D加加高電平，高電平，D通過通過T對對C充電，充電，電容充有電荷呈高電平電容充有電荷呈高電平V1。 若要寫入若要寫入0，位線，位線D加加低電平，電容低電平，電容C通過通過T對對D放電，呈低電平放電，呈低電平V0。 v字線字線WWv v T Tv C Cv C Cv 位線位線D D圖圖3.13 單管單管MOS動態(tài)存儲單元動態(tài)存儲單元(3)(3)工作原理工作原理v 保持：字線保持：字線W加低電平，加低電平，T管截止。管截止。v T T管截止，使電容管截止，使電容C C基本基本沒有放電回路。電容上的電沒有放電回路。電容上的電荷可以暫時保存約數(shù)毫秒，荷可以暫時保存約數(shù)毫秒，或維持無電荷的或

5、維持無電荷的0 0狀態(tài)。但狀態(tài)。但電容上的電荷總存在泄漏通電容上的電荷總存在泄漏通路，所以需要每隔一定時間，路，所以需要每隔一定時間，對存儲內(nèi)容重寫一遍，即對對存儲內(nèi)容重寫一遍，即對存存1 1的電容重新充電，稱為的電容重新充電，稱為動態(tài)刷新動態(tài)刷新。 圖圖3.13 3.13 單管單管MOSMOS動態(tài)存儲單元動態(tài)存儲單元v字線字線WWv v T Tv C Cv C CD Dv 位線位線D D讀出：字線讀出：字線WW為高電平，為高電平，T T管道通。管道通。v原存原存“1”1”：電容：電容C C經(jīng)經(jīng)T T向向位線位線D D放電，使放電，使D D線電平線電平升高；升高；v原存原存“0”0”：位線：位

6、線D D通過通過T T向電容向電容C C放電，放電，D D線電位線電位將降低。將降低。v因為讀操作后電容因為讀操作后電容C C上的上的電荷數(shù)量將發(fā)生變化，為電荷數(shù)量將發(fā)生變化，為“破壞性讀出破壞性讀出“電路，需電路，需要信息讀出后要信息讀出后重寫重寫( (或稱或稱為再生為再生) ) 。重寫是隨機(jī)的。重寫是隨機(jī)的。v字線字線WWv T Tv C C C CD Dv 位線位線D D圖圖3.13 單管單管MOS動態(tài)存儲單元動態(tài)存儲單元1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 92116VBB Din WE RAS A0 A2 A1 VDDVSS CAS Dout A6

7、 A3 A4 A5 VCCA0A0A6A6：地址輸入線：地址輸入線RASRAS：行地址選通信號線：行地址選通信號線CASCAS：列地址選通信號線：列地址選通信號線WEWE：讀寫控制信號：讀寫控制信號DinDin：數(shù)據(jù)輸入線：數(shù)據(jù)輸入線DoutDout：數(shù)據(jù)輸出線：數(shù)據(jù)輸出線V VSSSS：地：地 V VDDDD=+12V =+12V V VCCCC=+5V V=+5V VBBBB=-5V=-5V (2) (2) 內(nèi)部結(jié)構(gòu)圖內(nèi)部結(jié)構(gòu)圖3.3.4 3.3.4 動態(tài)動態(tài)RAMRAM芯片芯片(DRAM)(DRAM) 2 2、動態(tài)、動態(tài)RAMRAM舉例舉例(2116(2116芯片芯片) )(1) (1)

8、 外部引腳及功能外部引腳及功能( (容量為容量為16K16K1 1位位) ) 圖圖3.14 DRAM芯片芯片2116引腳圖引腳圖R/W控制控制行地址行地址緩沖器緩沖器列地址列地址緩沖器緩沖器行行地地址址譯譯碼碼器器64128存儲陣列存儲陣列64128存儲陣列存儲陣列128個個輸出再生輸出再生放大器放大器數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器數(shù)據(jù)輸出數(shù)據(jù)輸出寄存器寄存器I/O緩沖器緩沖器A6A0DoutDinCASRASWEl21162116芯片芯片( (16K1位位)共共16384個單管個單管MOS存儲元電路排列成存儲元電路排列成128128的陣列的陣列,并將其分為兩組并將其分為兩組,每組為每組為64行

9、行128列列.列譯碼器列譯碼器列譯碼器列譯碼器 圖圖3.15 21162116邏輯結(jié)構(gòu)框圖邏輯結(jié)構(gòu)框圖R/W控制控制行地址行地址緩沖器緩沖器列地址列地址緩沖器緩沖器行行地地址址譯譯碼碼器器64128存儲陣列存儲陣列64128存儲陣列存儲陣列128個個輸出再生輸出再生放大器放大器數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器數(shù)據(jù)輸出數(shù)據(jù)輸出寄存器寄存器I/O緩沖器緩沖器A6A0DoutDinCASRASWEl21162116芯片芯片16K16K的存儲器地址碼有的存儲器地址碼有1414位位, ,為節(jié)省地址線引腳為節(jié)省地址線引腳, ,該芯片該芯片只用了只用了7 7根地址線根地址線, ,采用分時復(fù)用技術(shù)采用分時復(fù)用技術(shù)

10、, ,分兩次把分兩次把1414位地址送入芯位地址送入芯片片.RAS.RAS將先出現(xiàn)的將先出現(xiàn)的7 7位地址送至行地址緩沖器位地址送至行地址緩沖器,CAS,CAS將后出現(xiàn)的將后出現(xiàn)的7 7位位列地址送至列地址緩沖器列地址送至列地址緩沖器. .列譯碼器列譯碼器列譯碼器列譯碼器圖圖3.15 2116邏輯結(jié)構(gòu)框圖邏輯結(jié)構(gòu)框圖2選選1多多路選擇路選擇器器12選選1多多路選擇路選擇器器2。ADDR SELA3-0A10-7A6-4A13-112116RASCASA6-0DINDout1位位WE圖圖3.16 3.16 行行/ /列地址轉(zhuǎn)換控制電路列地址轉(zhuǎn)換控制電路 圖中，圖中，ADDR SEL是行是行/列地

11、址轉(zhuǎn)換控制信號。當(dāng)它列地址轉(zhuǎn)換控制信號。當(dāng)它為為0時，地址碼的低時，地址碼的低7位位A6-0通過多路選擇器；當(dāng)它為通過多路選擇器；當(dāng)它為1時，時，地址碼的高地址碼的高7位位A13-7通過多路選擇器。通過多路選擇器。R/W控制控制行地址行地址緩沖器緩沖器列地址列地址緩沖器緩沖器行行地地址址譯譯碼碼器器64128存儲陣列存儲陣列64128存儲陣列存儲陣列128個個輸出再生輸出再生放大器放大器數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器數(shù)據(jù)輸出數(shù)據(jù)輸出寄存器寄存器I/O緩沖器緩沖器A6A0DoutDinCASRASWE行地址由行地址選通信號行地址由行地址選通信號RAS送至行地址緩沖器，經(jīng)行地址譯碼送至行地址緩沖器，

12、經(jīng)行地址譯碼器譯碼后器譯碼后128條行選擇線中的一條為高電平；接著，列地址由列條行選擇線中的一條為高電平；接著，列地址由列地址選通信號地址選通信號CAS送至列地址緩沖器，經(jīng)列地址譯碼器譯碼后送至列地址緩沖器，經(jīng)列地址譯碼器譯碼后128條列選擇線中的一條為高電平。行、列交叉點(diǎn)的存儲單元被條列選擇線中的一條為高電平。行、列交叉點(diǎn)的存儲單元被選中。選中。列譯碼器列譯碼器列譯碼器列譯碼器圖圖3.15 2116邏輯結(jié)構(gòu)框圖邏輯結(jié)構(gòu)框圖R/W控制控制行地址行地址緩沖器緩沖器列地址列地址緩沖器緩沖器行行地地址址譯譯碼碼器器64128存儲陣列存儲陣列64128存儲陣列存儲陣列128個個輸出再生輸出再生放大器放

13、大器數(shù)據(jù)輸入數(shù)據(jù)輸入寄存器寄存器數(shù)據(jù)輸出數(shù)據(jù)輸出寄存器寄存器I/O緩沖器緩沖器A6A0DoutDinCASRASWE當(dāng)當(dāng)WE為高電平時，為讀操作，把為高電平時，為讀操作，把14位地址所指定單元中的數(shù)據(jù)位地址所指定單元中的數(shù)據(jù)通過通過I/O緩沖器送到緩沖器送到Dout端；當(dāng)端；當(dāng)WE為低電平時，為寫操作，為低電平時，為寫操作，DIN端端的數(shù)據(jù)通過的數(shù)據(jù)通過I/O輸入，經(jīng)輸入，經(jīng)I/O緩沖器寫入到指定單元中。緩沖器寫入到指定單元中。列譯碼器列譯碼器列譯碼器列譯碼器圖圖3.15 2116邏輯結(jié)構(gòu)框圖邏輯結(jié)構(gòu)框圖讀出讀出再生再生放大器放大器讀出讀出再生再生放大器放大器讀出讀出再生再生放大器放大器一行為

14、一行為128個存儲元件個存儲元件行選行選1行選行選264行地址選擇行地址選擇64行地址選擇行地址選擇圖圖3.17 DRAM2116存儲陣列圖存儲陣列圖列選列選1列選列選2列選列選128I/O緩緩沖器沖器輸入輸入輸出輸出DinDout128列列地地址址選選擇擇v每根行選擇線控制每根行選擇線控制128個存儲單元電路的字線；個存儲單元電路的字線；每根列選擇線控制讀出再生放大器與每根列選擇線控制讀出再生放大器與I/O緩沖緩沖器的接通，即控制數(shù)據(jù)的讀出與寫入。器的接通，即控制數(shù)據(jù)的讀出與寫入。v讀出時，行地址經(jīng)行地址譯碼器選中某一根讀出時，行地址經(jīng)行地址譯碼器選中某一根行線，接通此行上的行線，接通此行上

15、的128128個存儲電路中的個存儲電路中的MOSMOS管，使電容存儲信息分別送到管，使電容存儲信息分別送到128128個讀個讀出再生放大器。出再生放大器。讀出再生放大器的作用是對讀出再生放大器的作用是對讀出信號進(jìn)行放大并送回原電路讀出信號進(jìn)行放大并送回原電路。由于是破。由于是破壞性讀出，經(jīng)讀出再生放大器的重寫可保持壞性讀出，經(jīng)讀出再生放大器的重寫可保持原有信息不變。原有信息不變。 當(dāng)列地址經(jīng)列譯碼器譯碼選中某根列線，接當(dāng)列地址經(jīng)列譯碼器譯碼選中某根列線，接通相應(yīng)列控制門，將該列讀出放大器的信息通相應(yīng)列控制門，將該列讀出放大器的信息送送I/OI/O緩沖器經(jīng)數(shù)據(jù)輸出寄存器輸出到緩沖器經(jīng)數(shù)據(jù)輸出寄存

16、器輸出到DBDB。v寫入時寫入時, ,首先將要寫的信息經(jīng)首先將要寫的信息經(jīng)I/OI/O緩沖器送入緩沖器送入被列選的讀出再生放大器中被列選的讀出再生放大器中, ,然后再寫入行、然后再寫入行、列同時被選中的存儲單元列同時被選中的存儲單元. .v 可知可知: : 當(dāng)某存儲單元被選中進(jìn)行讀當(dāng)某存儲單元被選中進(jìn)行讀/ /寫操作時寫操作時, ,該單元所在行的其余該單元所在行的其余127127個存儲電路也將在個存儲電路也將在一一個存取周期內(nèi)自動個存取周期內(nèi)自動進(jìn)行一次進(jìn)行一次讀出再生讀出再生操作操作. .3.3.4 3.3.4 動態(tài)動態(tài)RAMRAM芯片芯片(DRAM)(DRAM)3 3、 DRAMDRAM的

17、刷新的刷新 刷新的原因：刷新的原因：電容電荷泄放會引起信息丟電容電荷泄放會引起信息丟失。失。 刷新的定義：刷新的定義：為維持為維持DRAM存儲單元的存存儲單元的存儲信息，通常每隔一個最大刷新周期就必儲信息，通常每隔一個最大刷新周期就必須對存儲體中所有記憶單元的柵極電容補(bǔ)須對存儲體中所有記憶單元的柵極電容補(bǔ)充一次電荷，即使許多記憶單元長期未被充一次電荷，即使許多記憶單元長期未被訪問也是如此，這個過程稱為刷新。訪問也是如此，這個過程稱為刷新。 3.3.4 3.3.4 動態(tài)動態(tài)RAMRAM芯片芯片(DRAM)(DRAM)3 3、 DRAMDRAM的刷新的刷新 刷新方法：采用刷新方法：采用“讀出讀出”

18、方式方式 單管動態(tài)單管動態(tài)RAMRAM刷新過程：存儲器芯片本身刷新過程：存儲器芯片本身有讀出后重寫的再生功能。有讀出后重寫的再生功能。以行為單位以行為單位，讀出，讀出一行中全部單元的數(shù)據(jù)，經(jīng)信號放大后同時全一行中全部單元的數(shù)據(jù)，經(jīng)信號放大后同時全部寫回。即部寫回。即設(shè)置刷新地址寄存器，提供刷新地設(shè)置刷新地址寄存器，提供刷新地址址( (刷新的行號刷新的行號) )，發(fā)送行選通信號，發(fā)送行選通信號RASRAS給讀命令，給讀命令，即可刷新一行。然后，刷新地址計數(shù)器加即可刷新一行。然后，刷新地址計數(shù)器加1 1，每，每個計數(shù)循環(huán)對芯片各行刷新一遍。個計數(shù)循環(huán)對芯片各行刷新一遍。 刷新間隔刷新間隔( (最大

19、刷新周期最大刷新周期) )：整個存儲器全部：整個存儲器全部刷新一遍所允許的最大時間間隔，根據(jù)柵極電刷新一遍所允許的最大時間間隔，根據(jù)柵極電容上電荷的泄放速度決定。通常為容上電荷的泄放速度決定。通常為2ms2ms。 a)a)集中刷新方式集中刷新方式( Burst Refresh)( Burst Refresh) 在在2ms(40002ms(4000個存取周期個存取周期) )的刷新間隔內(nèi)的刷新間隔內(nèi), ,前前0-38720-3872個周期內(nèi)個周期內(nèi)進(jìn)行讀寫或保持進(jìn)行讀寫或保持, ,后后128128個周期個周期集中集中安排刷新操作安排刷新操作. .0123870 3871 3872 38733999

20、01讀讀/ /寫寫/ /保持保持刷新刷新讀讀/ /寫寫tctctctctctctctctcXYZVW0112738723872讀讀/ /寫周期寫周期 (1396us)(1396us) 128 128讀寫周期讀寫周期 (64us)(64us)刷新周期（刷新周期（2ms2ms） 刷新方式刷新方式 刷新周期刷新周期:刷新一行所需時間刷新一行所需時間,等于一個讀等于一個讀/寫寫(存取存取)周期周期. 設(shè)讀設(shè)讀/ /寫周期寫周期(tm)(tm)為為0.5us=500ns,0.5us=500ns,若若DRAMDRAM芯片的行數(shù)為芯片的行數(shù)為128128行行, ,則刷新周期數(shù)則刷新周期數(shù)=芯片行數(shù)芯片行數(shù)=

21、128=128, ,刷新時間刷新時間=存儲矩陣行數(shù)存儲矩陣行數(shù)刷新周刷新周期期周期序號周期序號地址序號地址序號圖圖3.18 集中集中刷新時間安刷新時間安排示意圖排示意圖 b)b)分布式刷新分布式刷新(Distributed Refresh)(Distributed Refresh) 將每個存取周期分為兩部分將每個存取周期分為兩部分, ,前半周期用于正常讀前半周期用于正常讀/ /寫寫/ /保持保持, ,后半期用于刷新后半期用于刷新, ,即將各個刷新周期分散地安排在各個讀寫周期即將各個刷新周期分散地安排在各個讀寫周期內(nèi)進(jìn)行內(nèi)進(jìn)行. .其優(yōu)點(diǎn)是控制簡單其優(yōu)點(diǎn)是控制簡單, ,主存工作沒有死時間主存工作

22、沒有死時間; ;缺點(diǎn)是沒有充缺點(diǎn)是沒有充分利用所允許的最大刷新時間間隔分利用所允許的最大刷新時間間隔, ,刷新過于頻繁刷新過于頻繁, ,主存利用率低主存利用率低, ,工作速度約降低一半工作速度約降低一半. .R/W R/W X XR/W R/W Y YR/W R/W Z ZR/W R/W S SR/W R/W T TR/W R/W U UR/W R/W V VREF REF 0 0REF REF 1 1REF REF 2 2REF REF 126126REF REF 127127REF REF 0 0REF REF 1 1t twrwrt t r rt tc c刷新周期刷新周期128128個系

23、統(tǒng)周期（個系統(tǒng)周期（128us128us）圖圖3.19 分布式刷新時間安排示意圖分布式刷新時間安排示意圖 優(yōu)點(diǎn)是刷新時間固定優(yōu)點(diǎn)是刷新時間固定,存儲器讀存儲器讀/寫周期時間不受影響寫周期時間不受影響,存存取速度較高取速度較高;缺點(diǎn)為在集中刷新操作期間不能訪問存儲器缺點(diǎn)為在集中刷新操作期間不能訪問存儲器,稱稱其為其為“死時間死時間”.c) c)異步式刷新異步式刷新 按照芯片行數(shù)決定所需刷新周期數(shù)按照芯片行數(shù)決定所需刷新周期數(shù),并分散安排在并分散安排在2ms的的最大刷新周期中最大刷新周期中,即即: 相鄰兩行的刷新間隔相鄰兩行的刷新間隔=最大刷新間隔時間最大刷新間隔時間行數(shù)行數(shù) 在上例中每隔在上例中

24、每隔2ms/128=15.625us時間間隔刷新一次即時間間隔刷新一次即可可.取存取周期的整數(shù)倍取存取周期的整數(shù)倍,則每隔則每隔15.5us時間間隔刷新一次時間間隔刷新一次,在在15.5us前前15us(30個存取周期個存取周期)用于正常的存儲器訪問用于正常的存儲器訪問,后后0.5us用于刷新用于刷新.優(yōu)點(diǎn)是兼有以上兩者的優(yōu)點(diǎn)優(yōu)點(diǎn)是兼有以上兩者的優(yōu)點(diǎn), ,對主存的利用率對主存的利用率和工作速度影響最小和工作速度影響最小, , 死時間較短死時間較短; ;缺點(diǎn)為控制上稍復(fù)雜缺點(diǎn)為控制上稍復(fù)雜. .tc0.5us0.5ustc0.5usW/R W/R W/R W/RREFW/R W/R W/RW/R

25、REF15.5usus15.5圖圖3.20 異步式時間安排示意圖異步式時間安排示意圖 v4. DRAM DRAM刷新中注意的幾個問題刷新中注意的幾個問題 (1) 刷新對刷新對CPU是透明的；是透明的； (2) 刷新地址通常是一行一行進(jìn)行，每一行中刷新地址通常是一行一行進(jìn)行，每一行中各記憶單元同時被刷新，故刷新操作僅需要各記憶單元同時被刷新，故刷新操作僅需要行地址，不需要列地址；行地址，不需要列地址； (3) 刷新操作類似于讀出操作，但又有所不同。刷新操作類似于讀出操作，但又有所不同。因為刷新操作僅對柵極電容補(bǔ)充電荷，不需因為刷新操作僅對柵極電容補(bǔ)充電荷，不需要信息輸出。另外，刷新時不需要加片選

26、信要信息輸出。另外，刷新時不需要加片選信號，即整個存儲器的所有芯片同時被刷新；號，即整個存儲器的所有芯片同時被刷新； (4) 因為所有芯片同時被刷新，所以在考慮刷因為所有芯片同時被刷新，所以在考慮刷新問題時，新問題時，應(yīng)從單個芯片的存儲容量著手，應(yīng)從單個芯片的存儲容量著手，而不是從整個存儲器的容量著手，見下例而不是從整個存儲器的容量著手，見下例。v練習(xí)題：有一個練習(xí)題：有一個16K16的存儲器，用的存儲器，用1K1K4 4位的位的DRAMDRAM芯片芯片( (內(nèi)部結(jié)構(gòu)為內(nèi)部結(jié)構(gòu)為646416)構(gòu)成構(gòu)成，設(shè)讀設(shè)讀/寫周期寫周期為為0.1us，問：采用異步刷新方式，如果最大刷新，問：采用異步刷新方

27、式，如果最大刷新間隔不超過間隔不超過2ms，則相鄰兩行的刷新時間間隔是多，則相鄰兩行的刷新時間間隔是多少？對所有存儲單元刷新一遍所需的少？對所有存儲單元刷新一遍所需的實際刷新時間實際刷新時間是多少？是多少？解解： 采用異步刷新方式采用異步刷新方式,在在2ms時間內(nèi)分散地把芯片時間內(nèi)分散地把芯片64行刷新一遍行刷新一遍. 相鄰兩行的刷新間隔相鄰兩行的刷新間隔=最大刷新間隔最大刷新間隔/行數(shù)行數(shù)=2ms/64=31.25us,即可取刷新信號周期為即可取刷新信號周期為31us. 對全部存儲單元刷新一遍所需的實際刷新時間對全部存儲單元刷新一遍所需的實際刷新時間=0.1us64=6.4us 5 5、 動

28、態(tài)存儲器與靜態(tài)存儲器的比較動態(tài)存儲器與靜態(tài)存儲器的比較 (1) DRAM(1) DRAM需要刷新；需要刷新； (2) SRAM(2) SRAM存取速度快、集成度低、功耗大、存取速度快、集成度低、功耗大、價格高，一般作容量不大的高速存儲器；價格高，一般作容量不大的高速存儲器；DRAMDRAM集成度高、功耗小，但存取速度慢，集成度高、功耗小，但存取速度慢，一般用作主存；一般用作主存； (3)3) 共同特點(diǎn)是均為易失性存儲器共同特點(diǎn)是均為易失性存儲器。 (4)DRAM(4)DRAM芯片和芯片和SRAMSRAM芯片的對外連接信號有所不同：芯片的對外連接信號有所不同：v SRAMSRAM芯片芯片( (如

29、如Intel 2114)Intel 2114) 的引腳為：的引腳為： 地址線地址線-Ai-Ai 數(shù)據(jù)線數(shù)據(jù)線-I/Oi-I/Oi 片選線片選線-CS-CS 讀寫控制線讀寫控制線-WE-WE 電源線：電源線：Vcc-+5VVcc-+5V， 工作電源工作電源 GND-GND-地地 DRAM DRAM芯片芯片( (如如Intel Intel 2116)2116)的引腳為：的引腳為： 地址線地址線-Ai-Ai 數(shù)據(jù)線數(shù)據(jù)線-Din-Din和和DoutDout 行地址選通線行地址選通線-RAS-RAS 列地址選通線列地址選通線-CAS-CAS 讀寫控制線讀寫控制線-WE-WE 電源線：電源線：Vcc-+

30、5VVcc-+5V， 工作電源工作電源 GND-GND-地地注意：注意：DRAMDRAM芯片地址線芯片地址線引腳只有一半；沒有引腳只有一半；沒有CSCS引引腳，在存儲器擴(kuò)展時用腳，在存儲器擴(kuò)展時用RASRAS代替。代替。v例：右圖是某存儲器芯片的引腳圖，回答例：右圖是某存儲器芯片的引腳圖，回答:( :(1) 1)此芯片此芯片的類型的類型(RAM(RAM還是還是ROM)ROM)？它的容量是多少？它的容量是多少？v(2)(2)若地址線增加若地址線增加 一根，存儲芯片的一根，存儲芯片的 容量將增加多少？容量將增加多少？ (3)(3)它是否需要刷新？它是否需要刷新？ 為什么？為什么？VccVccCAS

31、DoutA7A6A5A4A3NCDinWERASA2 A1A0GND圖圖3.21 某存儲器芯片的引腳圖某存儲器芯片的引腳圖v練習(xí)：某練習(xí)：某DRAMDRAM芯片其容量為芯片其容量為16K16K1 1位，除位，除電源端、刷新線和接地端外，該芯片的最小電源端、刷新線和接地端外，該芯片的最小引腳數(shù)目應(yīng)為引腳數(shù)目應(yīng)為( )( )。 A. 16 B. 12 C. 18 D. 19A. 16 B. 12 C. 18 D. 19 練習(xí)：動態(tài)練習(xí)：動態(tài)RAMRAM的刷新，是以的刷新，是以( )( )為單位為單位進(jìn)行的。進(jìn)行的。 A. A. 存儲單元存儲單元 B. B. 行行 C. C. 列列 D. D. 存儲

32、位存儲位 練習(xí)：試用練習(xí)：試用Intel 2116構(gòu)成構(gòu)成64K X 8bit的存儲器，的存儲器，該存該存儲器采用奇偶校驗儲器采用奇偶校驗。Intel 2116Intel 2116的邏輯符號如下圖所示。的邏輯符號如下圖所示。(1) 求共需要多少片求共需要多少片2116芯片？芯片？(2)畫出存儲體連接示意圖；畫出存儲體連接示意圖；(3)寫出各芯片寫出各芯片RAS*和和CAS*的形成條件；的形成條件；(4)若芯片內(nèi)部存儲元排列成若芯片內(nèi)部存儲元排列成128 X 128的矩陣，芯片刷新的矩陣，芯片刷新周期周期2ms，采用異步刷新方式，問存儲器的刷新信號周，采用異步刷新方式，問存儲器的刷新信號周期是多

33、少？期是多少？RASRAS* * CAS CAS* *A6A6A0A0WEWE* *16K X 1bit16K X 1bitDin DoutDin Dout注意：因為注意：因為DRAM芯片和芯片和SRAM芯片在結(jié)構(gòu)上的不同，所芯片在結(jié)構(gòu)上的不同，所以用不同芯片進(jìn)行容量擴(kuò)充時，在存儲體連接方法、片選以用不同芯片進(jìn)行容量擴(kuò)充時，在存儲體連接方法、片選信號的邏輯表達(dá)式等方面也存在差異，見下例。信號的邏輯表達(dá)式等方面也存在差異，見下例。v解題要點(diǎn)：解題要點(diǎn)：(1)用用DRAM芯片組成存儲器時，由芯片組成存儲器時，由于需要行于需要行/列轉(zhuǎn)換的硬件電路，故通常只畫存儲列轉(zhuǎn)換的硬件電路，故通常只畫存儲體的構(gòu)

34、成，而不畫與體的構(gòu)成，而不畫與CPU的連接的連接;(2)DRAM芯片芯片沒有片選信號沒有片選信號CS，而用，而用RAS*、 CAS*兼作片選，兼作片選，需要寫出需要寫出RAS*、 CAS*的形成邏輯。的形成邏輯。v解答解答: (1)16K X 1位作位作9片位擴(kuò)展得片位擴(kuò)展得16K X 9(存存儲器采用奇偶校驗位儲器采用奇偶校驗位)的小組；再用的小組；再用4組進(jìn)行字?jǐn)U組進(jìn)行字?jǐn)U展得展得64K X 9的存儲器。的存儲器。 (2) 地址范圍：地址范圍： 起始地址起始地址 末地址末地址 第第1小組：小組： 0000 0000 0000 0000 0011 1111 1111 1111 第第2小組：小

35、組： 0100 0000 0000 0000 0111 1111 1111 1111 第第3小組：小組： 1000 0000 0000 0000 1011 1111 1111 1111 第第4小組：小組： 1100 0000 0000 0000 1111 1111 1111 1111 (3) RAS*有效時，有效時，A60即行地址鎖存；即行地址鎖存；CAS*遲后于遲后于RAS*有效，將有效，將A137鎖存。鎖存。RAS*和和CAS*應(yīng)分時出現(xiàn)且應(yīng)分時出現(xiàn)且RAS*在先在先CAS*在后，分別與時間因素在后，分別與時間因素t1,t2有關(guān)。有關(guān)。 RAS*和和CAS*的形成條件如下：的形成條件如下：

36、 RAS0*=(A15*A14* t1)* RAS1*=(A15*A14 t1)* RAS2*=(A15A14* t1)* RAS3*=(A15A14 t1)*CAS0*=(A15*A14* t2)*CAS1*=(A15*A14 t2)*CAS2*=(A15A14* t2)*CAS3*=(A15A14 t2) *16K X 116K X 11 12 23 34 45 56 67 78 89 9WEWE* *RASRAS3 3* * CAS CAS3 3* *A6A0A6A0（A13A7A13A7）16K X 116K X 1WEWE* *DoutDoutD8D0D8D0RASRAS2 2* *

37、 CAS CAS2 2* *R/WR/WDinDinWEWE* *16K X 116K X 116K X 116K X 1RASRAS0 0* * CAS CAS0 0* *RASRAS1 1* * CAS CAS1 1* *WEWE* *Y0Y0Y1Y1Y2Y2Y3Y3A14A14A15A15與與與與t1 t1t2t2RASRAS0 0* *CASCAS0 0* *t2=t1+t2=t1+t t6 6、RAMRAM的奇偶校驗電路的奇偶校驗電路v 為檢測存儲過程中為檢測存儲過程中 的錯誤，的錯誤，RAMRAM中最中最 常用的是奇偶校驗法。常用的是奇偶校驗法。v 例：用例：用DRAMDRAM 4

38、164 4164芯片芯片(64K(64K1位位) ) 組成組成64KB64KB存儲器的存儲器的 奇偶校驗電路如右圖奇偶校驗電路如右圖 所示。所示。DINDOUT41641DINDINDOUTD7D089ABCDEFGH圖圖3.22 RAM的奇偶校驗電路的奇偶校驗電路。1XMEMREVENLS280ODDUODDRAM ADDR SELI6 6、RAMRAM的奇偶校驗電路的奇偶校驗電路v 該存儲器由該存儲器由9 9片片41644164組成，組成，其中其中18片組成片組成64K8存儲存儲器，第器，第9 9片用來作奇偶校驗。片用來作奇偶校驗。v 74LS280有有9 9個輸入端個輸入端 (A(AI)

39、和兩個互非的輸出端和兩個互非的輸出端 (EVEN、ODD)。其作用是其作用是生成奇偶校驗位以及奇偶生成奇偶校驗位以及奇偶校驗。校驗。以奇校驗為例，當(dāng)以奇校驗為例，當(dāng)輸入端輸入端1的個數(shù)為偶數(shù)時，的個數(shù)為偶數(shù)時，EVEN為高電平，為高電平，ODD為為低電平；當(dāng)輸入端低電平；當(dāng)輸入端1的個數(shù)的個數(shù)為奇數(shù)時，為奇數(shù)時，EVEN為低電平，為低電平，ODD為高電平。為高電平。DINDOUT41641DINDINDOUTD7D089ABCDEFGH圖圖3.22 RAM的奇偶校驗電路的奇偶校驗電路。1XMEMREVENLS280ODDUODDRAM ADDR SELI6 6、RAMRAM的奇偶校驗電路的奇偶

40、校驗電路v 奇偶校驗奇偶校驗( (以奇校驗位例以奇校驗位例) )的原理是：的原理是： 寫操作時寫操作時(生成奇校驗位生成奇校驗位)，存儲器讀信號存儲器讀信號 XMEMR=1，使，使LS280的的I輸入端為輸入端為0，當(dāng)，當(dāng)8位數(shù)據(jù)中位數(shù)據(jù)中1的個數(shù)為偶數(shù)時，在第的個數(shù)為偶數(shù)時，在第9片片4164的相應(yīng)單元寫入的相應(yīng)單元寫入1，否則寫入否則寫入0。DINDOUT41641DINDINDOUTD7D089ABCDEFGH圖圖3.22 RAM的奇偶校驗電路的奇偶校驗電路。1XMEMREVENLS280ODDUODDRAM ADDR SELI6 6、RAMRAM的奇偶校驗電路的奇偶校驗電路v 奇偶校驗

41、奇偶校驗( (以奇校驗位例以奇校驗位例) )的原理是：的原理是： 讀操作時讀操作時(奇校驗奇校驗)，存儲器讀信號，存儲器讀信號 XMEMR=0，若所存的，若所存的8位位數(shù)據(jù)沒有發(fā)生讀錯誤，數(shù)據(jù)沒有發(fā)生讀錯誤，ODD=1，UODD=0；若發(fā)生讀；若發(fā)生讀錯誤，錯誤， ODD=1，UODD=0。即。即UODD的輸出即可判斷有無奇偶的輸出即可判斷有無奇偶錯誤。錯誤。DINDOUT41641DINDINDOUTD7D089ABCDEFGH圖圖3.22 RAM的奇偶校驗電路的奇偶校驗電路。1XMEMREVENLS280ODDUODDRAM ADDR SELI3.3.43.3.4半導(dǎo)體只讀存儲器芯片半導(dǎo)體

42、只讀存儲器芯片 半導(dǎo)體存儲器中的半導(dǎo)體存儲器中的RAMRAM為易失性存儲器為易失性存儲器,而而ROMROM為非易失性存儲器為非易失性存儲器. 1. 1.掩模型只讀存儲器掩模型只讀存儲器MROM(Masked Read-MROM(Masked Read-Only Memory)Only Memory)v MROM MROM的內(nèi)容是半導(dǎo)體制造廠按用戶要求在的內(nèi)容是半導(dǎo)體制造廠按用戶要求在芯片生產(chǎn)過程中將信息直接寫入且寫入后內(nèi)容芯片生產(chǎn)過程中將信息直接寫入且寫入后內(nèi)容無法改變無法改變. .v MROM MROM中的記憶單元可采用二極管、電阻、中的記憶單元可采用二極管、電阻、MOSMOS管等作為耦合元

43、件管等作為耦合元件. .通常耦合處有元件表示通常耦合處有元件表示存儲存儲“1”1”信息信息, ,無元件表示存儲無元件表示存儲“0”0”信息信息. . vMROMMROM例圖例圖(32(32字字X8X8位位) ) V VC CA0 A0 0 0A1A1 W0W0 1 W11 W1A4 A4 31 W3131 W31 D D0 0 D D1 1 D D7 7地地址址譯譯碼碼器器在以上矩陣中在以上矩陣中,在行和列的交點(diǎn)處在行和列的交點(diǎn)處,既可有耦合元件既可有耦合元件MOSMOS管管(存儲信息存儲信息“1”),也可沒有也可沒有(存儲信息存儲信息“0”).圖圖3.23 MROM3.23 MROM例圖例圖

44、(32(32字字X8X8位位) )3.3.43.3.4半導(dǎo)體只讀存儲器芯片半導(dǎo)體只讀存儲器芯片2.2.可編程可編程( (一次編程型一次編程型) )只讀存儲器只讀存儲器PROM(Programmable Read-Only Memory)PROM(Programmable Read-Only Memory)vPROMPROM產(chǎn)品出廠時產(chǎn)品出廠時, ,所有記憶單元均制成所有記憶單元均制成“0” 0” 或或“1” ,1” ,用戶可以根據(jù)需要自行將其中某些記用戶可以根據(jù)需要自行將其中某些記憶單元改為憶單元改為“1” (1” (或改為或改為“0” ) .0” ) .v 分為分為: :破壞型和熔絲型破壞型

45、和熔絲型. .v 對對PROMPROM的寫入是不可逆的的寫入是不可逆的, ,所以只能進(jìn)行一次所以只能進(jìn)行一次性寫入性寫入. .字地址字地址譯碼器譯碼器A0A1Vcc讀寫讀寫讀寫讀寫D0D1D2D3圖圖3.24 3.24 熔絲型熔絲型PROMPROM原理圖原理圖熔絲未斷為熔絲未斷為1熔絲燒斷為熔絲燒斷為03.3.43.3.4半導(dǎo)體只讀存儲器芯片半導(dǎo)體只讀存儲器芯片 3.3.可擦可編程只讀存儲器可擦可編程只讀存儲器EPROM(Erasable Programmable ROM) EPROM(Erasable Programmable ROM) v 能多次修改能多次修改ROMROM中的內(nèi)容；中的內(nèi)容

46、；v 分為紫外線擦除分為紫外線擦除(UVEPROM)(UVEPROM)和電擦除和電擦除(EEPROM)(EEPROM)兩種；兩種；v UVEPROMUVEPROM需用紫外線照射需用紫外線照射, ,故只能整個芯片故只能整個芯片擦除擦除, ,不能對存儲單元單獨(dú)擦除不能對存儲單元單獨(dú)擦除; ;v EEPROM EEPROM采用電氣方法采用電氣方法, ,在聯(lián)機(jī)條件下實現(xiàn)局在聯(lián)機(jī)條件下實現(xiàn)局部部/ /全局擦寫全局擦寫. . 3.3.43.3.4半導(dǎo)體只讀存儲器芯片半導(dǎo)體只讀存儲器芯片 4.4.閃速存儲器閃速存儲器(Flash Memory)(Flash Memory) 1983 1983年推出年推出,

47、,在在EPROMEPROM與與EEPROMEEPROM基礎(chǔ)上發(fā)展基礎(chǔ)上發(fā)展起來的新型電可擦除非揮發(fā)性存儲器件起來的新型電可擦除非揮發(fā)性存儲器件; ; 具有具有EPROMEPROM的集成度高的優(yōu)點(diǎn)的集成度高的優(yōu)點(diǎn), ,又有又有EEPROMEEPROM電可擦除的特點(diǎn)電可擦除的特點(diǎn); ; 目前唯一具有大容量、非易失性、價格低、可目前唯一具有大容量、非易失性、價格低、可在線改寫和高速度在線改寫和高速度( (讀讀) )等特性的存儲器等特性的存儲器. .小結(jié)：小結(jié)：v 半導(dǎo)體存儲器包括半導(dǎo)體隨機(jī)存儲器半導(dǎo)體存儲器包括半導(dǎo)體隨機(jī)存儲器(RAM)和半導(dǎo)體和半導(dǎo)體只讀存儲器只讀存儲器(ROM)；v RAM多用多

48、用MOS型電路組成型電路組成,MOS RAM按電路結(jié)構(gòu)不同按電路結(jié)構(gòu)不同又分為靜態(tài)又分為靜態(tài)RAM(SRAM)和動態(tài)和動態(tài)RAM(DRAM)；v RAM是可讀、可寫的存儲器是可讀、可寫的存儲器,CPU可以對可以對RAM的內(nèi)容的內(nèi)容隨機(jī)地讀寫訪問隨機(jī)地讀寫訪問,但是易失性存儲器；但是易失性存儲器；vROM是只能隨機(jī)讀出而不能寫入的存儲器是只能隨機(jī)讀出而不能寫入的存儲器,用于存放不用于存放不需改變的信息需改變的信息,如系統(tǒng)程序如系統(tǒng)程序,非易失性存儲器；非易失性存儲器；vROM結(jié)構(gòu)比結(jié)構(gòu)比RAM簡單、集成度高、功耗低、可靠性高簡單、集成度高、功耗低、可靠性高.v例例:EPROM:EPROM是指是指

49、( ).( ).vA. A. 只讀存儲器只讀存儲器vB. B. 可編程的只讀存儲器可編程的只讀存儲器vC. C. 可擦洗可編程的只讀存儲器可擦洗可編程的只讀存儲器v 例例: :下列說法中下列說法中( )( )是正確的是正確的. .v A. EPROM A. EPROM是可改寫的是可改寫的, ,因而也是隨機(jī)存儲器因而也是隨機(jī)存儲器的一種的一種v B. EPROMB. EPROM是可改寫的是可改寫的, ,但它不能作為隨機(jī)存但它不能作為隨機(jī)存儲器儲器vC. EPROMC. EPROM只能改寫一次只能改寫一次, ,故不能作為隨機(jī)存故不能作為隨機(jī)存儲器儲器第三章第三章 存儲系統(tǒng)存儲系統(tǒng) 存儲器概述存儲器

50、概述主存儲器的基本構(gòu)造和操作主存儲器的基本構(gòu)造和操作 主存儲器組織主存儲器組織 高速緩沖存儲器高速緩沖存儲器CacheCache 高速存儲器高速存儲器半導(dǎo)體存儲器芯片半導(dǎo)體存儲器芯片虛擬存儲器虛擬存儲器3.4 3.4 主存儲器組織主存儲器組織v 主存儲器通常分為隨機(jī)存儲器主存儲器通常分為隨機(jī)存儲器(RAM)(RAM)和只讀和只讀存儲器存儲器(ROM)(ROM)兩大部分兩大部分, ,RAMRAM和和ROMROM在主存中在主存中是統(tǒng)一編址是統(tǒng)一編址的的.RAM.RAM用來存放用戶程序和數(shù)用來存放用戶程序和數(shù)據(jù)據(jù);ROM;ROM用來存放系統(tǒng)程序用來存放系統(tǒng)程序. . v 在介紹了三類常用的半導(dǎo)體存儲

51、器芯片在介紹了三類常用的半導(dǎo)體存儲器芯片(SRAM,DRAM(SRAM,DRAM和和ROM)ROM)之后之后, ,討論如何用存儲討論如何用存儲芯片組成一個實際的存儲器芯片組成一個實際的存儲器. .v 當(dāng)內(nèi)存容量較小時當(dāng)內(nèi)存容量較小時, ,如幾十如幾十KBKB以內(nèi)以內(nèi), ,多選用多選用SRAM;SRAM;當(dāng)容量較大時當(dāng)容量較大時, ,如如1MB1MB以上時以上時, ,多選用多選用DRAM;DRAM;如果主存中有固化區(qū)如果主存中有固化區(qū), ,就需要就需要ROMROM芯片芯片. . v存儲器容量擴(kuò)展有位擴(kuò)展、字?jǐn)U展和字位存儲器容量擴(kuò)展有位擴(kuò)展、字?jǐn)U展和字位同時擴(kuò)展同時擴(kuò)展3種種.v注意用存儲器芯片構(gòu)

52、成存儲器的關(guān)鍵是地注意用存儲器芯片構(gòu)成存儲器的關(guān)鍵是地址空間分配和片選邏輯的形成址空間分配和片選邏輯的形成.v 由存儲器芯片構(gòu)成存儲器并與由存儲器芯片構(gòu)成存儲器并與CPU連接時連接時,要完成地址線、數(shù)據(jù)線和控制線的連接要完成地址線、數(shù)據(jù)線和控制線的連接.v 在掌握基本方法的基礎(chǔ)上在掌握基本方法的基礎(chǔ)上,注意難題的解注意難題的解法法,如存儲器的地址空間大小不是如存儲器的地址空間大小不是2的整數(shù)的整數(shù)次冪次冪(如如24K),地址空間不連續(xù)地址空間不連續(xù),要求擴(kuò)充的要求擴(kuò)充的存儲器地址不是從存儲器地址不是從0開始等開始等.例例:CPU:CPU的的ABAB為為1616根根(A15-A0,A0(A15-

53、A0,A0為低位為低位), ),雙向數(shù)據(jù)總線雙向數(shù)據(jù)總線8 8根根(D7-D0),(D7-D0),控制總線中與主存有關(guān)的信號有控制總線中與主存有關(guān)的信號有MREQ(MREQ(允許訪允許訪存存, ,低電平有效低電平有效),R/W(),R/W(高電平為讀命令高電平為讀命令, ,低電平為寫命令低電平為寫命令). ). 主存地址空間分配如下主存地址空間分配如下:0-8191:0-8191為系統(tǒng)程序區(qū)為系統(tǒng)程序區(qū), ,由只讀存由只讀存儲器芯片組成儲器芯片組成;8192-32767;8192-32767為用戶程序區(qū)為用戶程序區(qū); ;最后最后( (最大地最大地址址)2K)2K空間為系統(tǒng)程序工作區(qū)空間為系統(tǒng)程

54、序工作區(qū). .上述地址為十進(jìn)制上述地址為十進(jìn)制, ,按字節(jié)編按字節(jié)編址址. .現(xiàn)有如下存儲器芯片現(xiàn)有如下存儲器芯片: : EPROM:8K EPROM:8K8 8位位( (控制端僅有控制端僅有CS)CS) SRAM:16K SRAM:16K1 1位、位、2K2K8 8位、位、4K4K8 8位、位、8K8K8 8位位 從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機(jī)主存儲器，畫從上述芯片中選擇適當(dāng)芯片設(shè)計該計算機(jī)主存儲器，畫出主存儲器邏輯框圖，注意畫出片選邏輯（可選用門電路出主存儲器邏輯框圖，注意畫出片選邏輯（可選用門電路及及3 3：8 8譯碼器譯碼器74LS13874LS138）與）與CPUCPU的連接，

55、說明選哪些存儲的連接，說明選哪些存儲芯片，選多少片。芯片，選多少片。v解：解：作為此類設(shè)計常用芯片，首先回顧作為此類設(shè)計常用芯片，首先回顧74LS13874LS138v譯碼器：譯碼器：(1) 74138(1) 74138的邏輯符號的邏輯符號G G1 1G G2A2AG G2B2BC CB BA AY Y7 7Y Y0 0其中：其中：G G1 1，G G2A2A，G G2B2B為輸入控制端；為輸入控制端；C C，B B，A A為譯碼輸入端；為譯碼輸入端；Y7Y7，Y0Y0為譯碼輸出端。為譯碼輸出端。(2) 74138(2) 74138的真值表：的真值表：G G1 1 G G2A 2A G G2B

56、2B C B A C B A Y Y7 7 Y Y6 6 Y Y5 5 Y Y4 4 Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0 0 X X 0 X X X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X 1 X X 1 X X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 X X 1 X X 1 X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 0 0

57、 1 0 0 0 0 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 1 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 0 0 1 0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 1 1 0 1

58、 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1解：主存地址空間分布如下圖所示：解：主存地址空間分布如下圖所示：8K（EPROM）24K（SRAM）30K（空）（空）2K（SRAM）08191 81923276763487655350000H1FFFH2000H7FFFH.8000H.3276863488F7FFHF800HFFFFH.1 1、根據(jù)給定條件，選用、根據(jù)給定條件，選用 ROMROM；8K 8K 8 8位芯片位芯片1 1片；片；RAMRAM：8K 8K 8 8

59、位芯片位芯片3 3片，片，2K 2K 8 8位芯片位芯片1 1片片難點(diǎn)難點(diǎn)(1)SRAMSRAM芯片的容量芯片的容量為為24K24K8 8位，存儲單元個數(shù)位，存儲單元個數(shù)不是不是2 2的整數(shù)次冪；的整數(shù)次冪；(2)(2) 整個整個存儲器的地址空間不連續(xù)；存儲器的地址空間不連續(xù)；(3)(3)片選信號的生成不能僅依片選信號的生成不能僅依靠現(xiàn)成譯碼器靠現(xiàn)成譯碼器2 2、完整列出二進(jìn)制表示的地址空間分配、完整列出二進(jìn)制表示的地址空間分配vA A1515A A1414A A13 13 A A1212A A11 11A A1010A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A

60、4 4 A A3 3 A A2 2 A A1 1 A A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0v v 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 v 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 v v 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1v 1