第4章數(shù)字電路基礎(chǔ)

1、 第第4章章 數(shù)字電路基礎(chǔ)數(shù)字電路基礎(chǔ) 數(shù)字電路和模擬電路是電子技術(shù)的兩個(gè)重要組成數(shù)字電路和模擬電路是電子技術(shù)的兩個(gè)重要組成部分。部分。 現(xiàn)代計(jì)算機(jī)、通訊設(shè)備、數(shù)控系統(tǒng)、各種數(shù)碼電現(xiàn)代計(jì)算機(jī)、通訊設(shè)備、數(shù)控系統(tǒng)、各種數(shù)碼電器及設(shè)備等都以數(shù)字電路為基礎(chǔ)。器及設(shè)備等都以數(shù)字電路為基礎(chǔ)。 掌握數(shù)字電路的基本概念、原理以及典型應(yīng)用電掌握數(shù)字電路的基本概念、原理以及典型應(yīng)用電路，是學(xué)習(xí)電子技術(shù)的基本要求和任務(wù)。路，是學(xué)習(xí)電子技術(shù)的基本要求和任務(wù)。 4.1 數(shù)字電路基本概念數(shù)字電路基本概念 知識(shí)點(diǎn)知識(shí)點(diǎn) 數(shù)字信號(hào)與數(shù)字電路的特點(diǎn)，數(shù)制、碼制數(shù)字信號(hào)與數(shù)字電路的特點(diǎn)，數(shù)制、碼制的基本概念。的基本概念。 技能

2、點(diǎn)技能點(diǎn) 掌握不同數(shù)制之間的數(shù)值轉(zhuǎn)換。掌握不同數(shù)制之間的數(shù)值轉(zhuǎn)換。 4.1.1 數(shù)字信號(hào)與數(shù)字電路數(shù)字信號(hào)與數(shù)字電路 在工程上將電信號(hào)分為模擬信號(hào)和數(shù)字信號(hào)兩大類在工程上將電信號(hào)分為模擬信號(hào)和數(shù)字信號(hào)兩大類. 模擬信號(hào)模擬信號(hào): 幅度隨時(shí)間連續(xù)變化的信號(hào)。幅度隨時(shí)間連續(xù)變化的信號(hào)。 模擬電路模擬電路：對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電路。：對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電路。 數(shù)字信號(hào)數(shù)字信號(hào): 在時(shí)間和幅度上都是離散（不連續(xù)）的，只有高電平、低電平在時(shí)間和幅度上都是離散（不連續(xù)）的，只有高電平、低電平兩種狀態(tài)。兩種狀態(tài)。 數(shù)字電路數(shù)字電路：處理數(shù)字信號(hào)的電路。：處理數(shù)字信號(hào)的電路。 在數(shù)字電路中，若規(guī)

3、定用在數(shù)字電路中，若規(guī)定用“1”（稱為邏輯（稱為邏輯1）表示）表示高電平狀態(tài)高電平狀態(tài)、“0”（稱（稱為邏輯為邏輯0）表示）表示低電平狀態(tài)低電平狀態(tài)，則稱之為，則稱之為正邏輯正邏輯；反之則稱為負(fù)邏輯。本書采用；反之則稱為負(fù)邏輯。本書采用正邏輯。正邏輯。 a) 模擬信號(hào)模擬信號(hào) b) 數(shù)字信號(hào)數(shù)字信號(hào)圖圖4-1 模擬信號(hào)與數(shù)字信號(hào)模擬信號(hào)與數(shù)字信號(hào) 4.1.2 數(shù)制及其轉(zhuǎn)換數(shù)制及其轉(zhuǎn)換 1、數(shù)制、數(shù)制 數(shù)制是一種計(jì)數(shù)的方法，它是進(jìn)位計(jì)數(shù)制的簡(jiǎn)稱。數(shù)制是一種計(jì)數(shù)的方法，它是進(jìn)位計(jì)數(shù)制的簡(jiǎn)稱。 （1）十進(jìn)制）十進(jìn)制 以以10為為基數(shù)基數(shù)，共有，共有09十個(gè)數(shù)碼，進(jìn)位規(guī)則是十個(gè)數(shù)碼，進(jìn)位規(guī)則是“逢十進(jìn)

4、一逢十進(jìn)一”。 如如 (1351.25)10=1103310221011100210-1510-2 其中其中103、102、101、100、10-1、10-2稱為千位、百位、十位、稱為千位、百位、十位、個(gè)位、十分位、百分位的個(gè)位、十分位、百分位的權(quán)，它們都是基數(shù)權(quán)，它們都是基數(shù)10的冪。的冪。 數(shù)碼與權(quán)的乘積，稱為數(shù)碼與權(quán)的乘積，稱為加權(quán)系數(shù)，加權(quán)系數(shù)，如上述的如上述的1103、3102、2101、1100、210-1、510-2。 十進(jìn)制數(shù)的值是各位加權(quán)系數(shù)之和。十進(jìn)制數(shù)的值是各位加權(quán)系數(shù)之和。（2）二進(jìn)制）二進(jìn)制 數(shù)字電路中應(yīng)用最廣泛的是二進(jìn)制數(shù)數(shù)字電路中應(yīng)用最廣泛的是二進(jìn)制數(shù). 以以2為

5、為基數(shù)基數(shù)，共有，共有0和和1兩個(gè)數(shù)碼，它的進(jìn)位兩個(gè)數(shù)碼，它的進(jìn)位規(guī)則是規(guī)則是“逢二進(jìn)一逢二進(jìn)一”。 (1011.01)212302212112002-112-2 各位的權(quán)都是各位的權(quán)都是2的冪，以上的冪，以上6位二進(jìn)制數(shù)所在位二進(jìn)制數(shù)所在位的權(quán)依次為位的權(quán)依次為23、22、21、20、2-1、2-2。 2、二進(jìn)制數(shù)與十進(jìn)制數(shù)的相互轉(zhuǎn)換、二進(jìn)制數(shù)與十進(jìn)制數(shù)的相互轉(zhuǎn)換 （1）二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)）二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù): 將二進(jìn)制數(shù)的各位加權(quán)系數(shù)求和即可。將二進(jìn)制數(shù)的各位加權(quán)系數(shù)求和即可。 （2）十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)）十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù): 整數(shù)部分整數(shù)部分: “除除2取余數(shù)，后余先排取余

6、數(shù)，后余先排”; 小數(shù)部分小數(shù)部分: “乘乘2取整，整數(shù)順排取整，整數(shù)順排”, 分別轉(zhuǎn)換后將結(jié)果相加即可。分別轉(zhuǎn)換后將結(jié)果相加即可。 例例4.1 將將(1101101.11)2轉(zhuǎn)換成十進(jìn)制數(shù)。轉(zhuǎn)換成十進(jìn)制數(shù)。 解：解：(1101011.11)2 =12612502412312202112012-112-2 =6432080210.50.25 =(107.75)10 例例4.2 將將(35.625)10轉(zhuǎn)換成二進(jìn)制數(shù)。轉(zhuǎn)換成二進(jìn)制數(shù)。 解：解： 整數(shù)部分的轉(zhuǎn)換整數(shù)部分的轉(zhuǎn)換 小數(shù)部分的轉(zhuǎn)換小數(shù)部分的轉(zhuǎn)換(35)10=(100011)2 (0.625)10=(0.101)2所以所以 (35.625

7、)10=(100011.101)2 3.八進(jìn)制和十六進(jìn)制八進(jìn)制和十六進(jìn)制 用二進(jìn)制表示的數(shù)碼串很長(zhǎng)，書寫和顯示都不方便，在計(jì)算用二進(jìn)制表示的數(shù)碼串很長(zhǎng)，書寫和顯示都不方便，在計(jì)算機(jī)上常用八進(jìn)制和十六進(jìn)制。機(jī)上常用八進(jìn)制和十六進(jìn)制。 以以8為為基數(shù)基數(shù)，共有，共有07八個(gè)數(shù)碼，它的進(jìn)位八個(gè)數(shù)碼，它的進(jìn)位規(guī)則是規(guī)則是“逢八進(jìn)一逢八進(jìn)一”。 如如 (252.4)8=28258128048-1 =1284020.5=(170.5)10 各位的權(quán)都是各位的權(quán)都是8的冪，以上的冪，以上4位二進(jìn)制數(shù)所在位二進(jìn)制數(shù)所在位的權(quán)依次為位的權(quán)依次為82、81、80、8-1。3.八進(jìn)制和十六進(jìn)制八進(jìn)制和十六進(jìn)制 用二

8、進(jìn)制表示的數(shù)碼串很長(zhǎng)，書寫和顯示都不方便，在計(jì)算用二進(jìn)制表示的數(shù)碼串很長(zhǎng)，書寫和顯示都不方便，在計(jì)算機(jī)上常用八進(jìn)制和十六進(jìn)制。機(jī)上常用八進(jìn)制和十六進(jìn)制。 以以16為為基數(shù)基數(shù)，共有，共有09，A F十六個(gè)數(shù)碼，十六個(gè)數(shù)碼，它的進(jìn)位規(guī)則是它的進(jìn)位規(guī)則是“逢十六進(jìn)一逢十六進(jìn)一”。 如如 (1AD1)16=116310162131611160 =409625602081=(6865)10。 各位的權(quán)都是各位的權(quán)都是16的冪，以上的冪，以上4位二進(jìn)制數(shù)所位二進(jìn)制數(shù)所在位的權(quán)依次為在位的權(quán)依次為163、82、81、80。 4、二進(jìn)制數(shù)與八進(jìn)制、十六進(jìn)制數(shù)之間的轉(zhuǎn)換、二進(jìn)制數(shù)與八進(jìn)制、十六進(jìn)制數(shù)之間的轉(zhuǎn)換

9、 （1）二進(jìn)制數(shù)與八進(jìn)制、十六進(jìn)制數(shù)之間進(jìn)行轉(zhuǎn)換二進(jìn)制數(shù)與八進(jìn)制、十六進(jìn)制數(shù)之間進(jìn)行轉(zhuǎn)換 以小數(shù)點(diǎn)為界，整數(shù)部分從右至左每以小數(shù)點(diǎn)為界，整數(shù)部分從右至左每3位、位、4位為一組；位為一組； 小數(shù)部分從左至右每小數(shù)部分從左至右每3位、位、4位為一組，最低有效位不足分位為一組，最低有效位不足分組時(shí)補(bǔ)組時(shí)補(bǔ)0； 然后將每組二進(jìn)制數(shù)轉(zhuǎn)換為對(duì)應(yīng)的八進(jìn)制、十六進(jìn)制數(shù)碼，然后將每組二進(jìn)制數(shù)轉(zhuǎn)換為對(duì)應(yīng)的八進(jìn)制、十六進(jìn)制數(shù)碼， 最后將結(jié)果順序排列即為所求。最后將結(jié)果順序排列即為所求。 （2）八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù) 與上述過(guò)程相反。與上述過(guò)程相反。（3）八進(jìn)制數(shù)與十六進(jìn)制數(shù)

10、之間的轉(zhuǎn)換八進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的轉(zhuǎn)換 先將原數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，然后再先將原數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，然后再將該二進(jìn)制數(shù)進(jìn)行相應(yīng)的轉(zhuǎn)換。將該二進(jìn)制數(shù)進(jìn)行相應(yīng)的轉(zhuǎn)換。 例例4.3 （1）將二進(jìn)制數(shù)）將二進(jìn)制數(shù)(11101101.10111)2分分別轉(zhuǎn)換為八進(jìn)制、十六進(jìn)制數(shù)。別轉(zhuǎn)換為八進(jìn)制、十六進(jìn)制數(shù)。解：解： （1） 二進(jìn)制數(shù)二進(jìn)制數(shù)(11101101.10111)2轉(zhuǎn)換為八進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù) (11101101.10111)2 =(11 101 101 . 101 110)2 =(3 5 5 . 5 6)8 所以所以 (11101101.10111)2 =(355.56)8 二進(jìn)制數(shù)二進(jìn)制數(shù)(11

11、101101.10111)2轉(zhuǎn)換為十六進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù) (11101101.10111)2 =( 1110 1101 . 1011 1000)2 =(E D . B 8)16 所以所以 (11101101.10111)2=(ED.B8)16 例例4.3 （2）將八進(jìn)制數(shù)）將八進(jìn)制數(shù)(351.6)8、十六進(jìn)制數(shù)、十六進(jìn)制數(shù)(4C8.2)16分別轉(zhuǎn)換為二進(jìn)制數(shù)。分別轉(zhuǎn)換為二進(jìn)制數(shù)。解：解：（2）(351.6)8 =(011 101 001 . 110)2 =(11101001.11)2 (4C8.2)16 =(0100 1100 1000 . 0010)2 =(10011001000.001

12、)2 4.1.3 碼制碼制 數(shù)字電路所處理的信息除了數(shù)值信息外，還有數(shù)字電路所處理的信息除了數(shù)值信息外，還有文文字、符號(hào)字、符號(hào)以及一些以及一些特定操作特定操作（例如表示確認(rèn)的回車操（例如表示確認(rèn)的回車操作）等作）等非數(shù)值信息非數(shù)值信息，這些特定的信息也要用二進(jìn)制數(shù)，這些特定的信息也要用二進(jìn)制數(shù)碼來(lái)表示。碼來(lái)表示。 這種表示特定信息的二進(jìn)制數(shù)碼稱為這種表示特定信息的二進(jìn)制數(shù)碼稱為代碼代碼； 代碼的編制過(guò)程稱為代碼的編制過(guò)程稱為編碼編碼，編碼的規(guī)則稱為，編碼的規(guī)則稱為碼制碼制。 在數(shù)字電子計(jì)算機(jī)中，十進(jìn)制數(shù)除了轉(zhuǎn)換成二進(jìn)制數(shù)在數(shù)字電子計(jì)算機(jī)中，十進(jìn)制數(shù)除了轉(zhuǎn)換成二進(jìn)制數(shù)參加運(yùn)算外，還可以直接用十

13、進(jìn)制數(shù)進(jìn)行輸入和運(yùn)算。參加運(yùn)算外，還可以直接用十進(jìn)制數(shù)進(jìn)行輸入和運(yùn)算。 其方法是將十進(jìn)制的其方法是將十進(jìn)制的10個(gè)數(shù)碼分別用一組個(gè)數(shù)碼分別用一組4位二進(jìn)制代位二進(jìn)制代碼表示，這種編碼稱為碼表示，這種編碼稱為二十進(jìn)制編碼二十進(jìn)制編碼，又稱，又稱BCD碼碼。 最常用的二十進(jìn)制代碼為最常用的二十進(jìn)制代碼為8421BCD碼碼，這種代碼每，這種代碼每一位的權(quán)值是固定不變的，為恒權(quán)碼。一位的權(quán)值是固定不變的，為恒權(quán)碼。 它取它取4位自然二進(jìn)制數(shù)的前位自然二進(jìn)制數(shù)的前10種組合，即種組合，即0000 （0） 1001（9）（去掉無(wú)效的后）（去掉無(wú)效的后6種組合種組合10101111），），從高位從高位到低位

14、的權(quán)值到低位的權(quán)值分別是分別是8、4、2、1，所以稱為，所以稱為8421BCD碼。碼。 BCD碼除了常用的碼除了常用的8421碼以外，還有余碼以外，還有余3碼、格雷碼、碼、格雷碼、2421碼、碼、5421碼等。十進(jìn)制數(shù)與碼等。十進(jìn)制數(shù)與8421BCD碼的對(duì)應(yīng)關(guān)系如表碼的對(duì)應(yīng)關(guān)系如表4-1所示。所示。 表表4-1 十進(jìn)制數(shù)與十進(jìn)制數(shù)與8421 BCD碼的對(duì)應(yīng)關(guān)系碼的對(duì)應(yīng)關(guān)系十進(jìn)制數(shù)十進(jìn)制數(shù)01234567898421BCD碼碼0000000100100011010001010110011110001001例如例如 (516.25)10 (0111 0011 0110.0011 0100)8421

15、BCD=(0101 0001 0110.0010 0101)8421BCD=(736.34)10思考題思考題 （1）為什么數(shù)字電路采用二進(jìn)制？）為什么數(shù)字電路采用二進(jìn)制？ （2）如何進(jìn)行不同數(shù)制之間的數(shù)值轉(zhuǎn)）如何進(jìn)行不同數(shù)制之間的數(shù)值轉(zhuǎn)換？換？ 4.2 邏輯與邏輯電路邏輯與邏輯電路 邏輯即規(guī)律，是指事物的邏輯即規(guī)律，是指事物的“條件（原因）條件（原因）”與與“結(jié)結(jié)果果”關(guān)系中具有的某種規(guī)律性。關(guān)系中具有的某種規(guī)律性。 在邏輯電路中，用在邏輯電路中，用輸入信號(hào)輸入信號(hào)表示表示“條件條件”，輸出信輸出信號(hào)號(hào)表示表示“結(jié)果結(jié)果”，它們之間反映了某種特定的邏輯關(guān)系。，它們之間反映了某種特定的邏輯關(guān)系。

16、 由于邏輯電路處理的信號(hào)是數(shù)字信號(hào)，故邏輯電路由于邏輯電路處理的信號(hào)是數(shù)字信號(hào)，故邏輯電路也稱為數(shù)字電路。也稱為數(shù)字電路。 最基本的邏輯關(guān)系有最基本的邏輯關(guān)系有3種：種：與邏輯、或邏輯和非邏輯與邏輯、或邏輯和非邏輯，對(duì)應(yīng)的邏輯電路有與門電路、或門電路和非門電路。對(duì)應(yīng)的邏輯電路有與門電路、或門電路和非門電路。 知識(shí)點(diǎn)知識(shí)點(diǎn) （1）邏輯、邏輯電路的基本概念。）邏輯、邏輯電路的基本概念。 （2）常用邏輯關(guān)系的邏輯符號(hào)、表達(dá)式及其功能）常用邏輯關(guān)系的邏輯符號(hào)、表達(dá)式及其功能特點(diǎn)。特點(diǎn)。 （3）邏輯函數(shù)、邏輯函數(shù)的化簡(jiǎn)及其表達(dá)方式的）邏輯函數(shù)、邏輯函數(shù)的化簡(jiǎn)及其表達(dá)方式的轉(zhuǎn)換。轉(zhuǎn)換。 技能點(diǎn)技能點(diǎn) （1

17、）熟記常用邏輯門的功能特點(diǎn)。）熟記常用邏輯門的功能特點(diǎn)。 （2）熟悉常用集成邏輯門的引腳排序。）熟悉常用集成邏輯門的引腳排序。 （3）掌握三態(tài)門、）掌握三態(tài)門、OC門的性能特點(diǎn)及應(yīng)用。門的性能特點(diǎn)及應(yīng)用。 4.2.1 與邏輯及與門與邏輯及與門 1、與邏輯、與邏輯 與邏輯關(guān)系：當(dāng)決定某事件的全部條件同時(shí)都具備時(shí)，結(jié)果與邏輯關(guān)系：當(dāng)決定某事件的全部條件同時(shí)都具備時(shí)，結(jié)果才會(huì)發(fā)生。與邏輯關(guān)系示例、電路以及邏輯符號(hào)如圖才會(huì)發(fā)生。與邏輯關(guān)系示例、電路以及邏輯符號(hào)如圖4-2所示。所示。 只有全部條件（只有全部條件（A與與B都閉合）同時(shí)具備，所期待的結(jié)果（燈都閉合）同時(shí)具備，所期待的結(jié)果（燈亮）才能實(shí)現(xiàn)。電

18、路具有與邏輯關(guān)系。亮）才能實(shí)現(xiàn)。電路具有與邏輯關(guān)系。 a) 與邏輯關(guān)系與邏輯關(guān)系 圖圖4-2 與邏輯、與門以及邏輯符號(hào)與邏輯、與門以及邏輯符號(hào) 4.2.1 與邏輯及與門與邏輯及與門 2、與門、與門 實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門。二極管組成的簡(jiǎn)單與門如二極管組成的簡(jiǎn)單與門如圖圖b所示。所示。 與門在電路中通常用其邏輯符號(hào)表示，如圖與門在電路中通常用其邏輯符號(hào)表示，如圖c所示。所示。b) 二極管與門二極管與門 c) 與門邏輯符號(hào)與門邏輯符號(hào) 圖圖4-2 與邏輯、與門以及邏輯符號(hào)與邏輯、與門以及邏輯符號(hào) 將輸入變量所有可能的取值狀態(tài)組合及其對(duì)應(yīng)的輸將輸入變量所有可能的取值

19、狀態(tài)組合及其對(duì)應(yīng)的輸出狀態(tài)列成表格，所得稱為出狀態(tài)列成表格，所得稱為邏輯狀態(tài)表或真值表，邏輯狀態(tài)表或真值表，用來(lái)用來(lái)表示邏輯電路的功能。表示邏輯電路的功能。 表表4-2 與門的真值表與門的真值表ABY001101010001與邏輯還可以用邏輯表達(dá)式表示，與邏輯還可以用邏輯表達(dá)式表示，即：即： Y=AB （4-1）與邏輯的基本運(yùn)算：與邏輯的基本運(yùn)算： 00 = 0 01 = 0 100 111與邏輯的功能特點(diǎn)是：與邏輯的功能特點(diǎn)是：“見(jiàn)見(jiàn)0出出0，全，全1出出1”。 集成邏輯門電路具有體積小、功耗低、可靠性高等諸多優(yōu)集成邏輯門電路具有體積小、功耗低、可靠性高等諸多優(yōu)點(diǎn)，在實(shí)際應(yīng)用中，都采用集成邏

20、輯門電路，集成門電路是數(shù)點(diǎn)，在實(shí)際應(yīng)用中，都采用集成邏輯門電路，集成門電路是數(shù)字電路中最簡(jiǎn)單、最基本的單元電路。字電路中最簡(jiǎn)單、最基本的單元電路。 典型的典型的2輸入四與門集成電路有輸入四與門集成電路有74LS08，其引腳排序如圖，其引腳排序如圖4-3所示。所示。圖圖4-3 2輸入四與門輸入四與門74LS08 4.2.2 或邏輯及或門或邏輯及或門 1、或邏輯、或邏輯 或邏輯關(guān)系：決定某事件的全部條件中，只要任或邏輯關(guān)系：決定某事件的全部條件中，只要任一條件具備，事件就會(huì)發(fā)生。一條件具備，事件就會(huì)發(fā)生。+_1AAABBBYYYUUCC a) 或邏輯關(guān)系或邏輯關(guān)系 b) 二極管或門二極管或門 c)

21、 或門邏輯符號(hào)或門邏輯符號(hào)圖圖4-4 或邏輯、或門以及邏輯符號(hào)或邏輯、或門以及邏輯符號(hào) 圖圖a是兩個(gè)并聯(lián)開(kāi)關(guān)控制一盞燈的電路。同理分析，只要其是兩個(gè)并聯(lián)開(kāi)關(guān)控制一盞燈的電路。同理分析，只要其中一個(gè)條件（任一開(kāi)關(guān)閉合）具備，則所期待的結(jié)果（燈亮）中一個(gè)條件（任一開(kāi)關(guān)閉合）具備，則所期待的結(jié)果（燈亮）就能實(shí)現(xiàn)。電路具有或邏輯關(guān)系。就能實(shí)現(xiàn)。電路具有或邏輯關(guān)系。 2、或門、或門 實(shí)現(xiàn)或邏輯關(guān)系的電路稱為或門。二極管組成的簡(jiǎn)實(shí)現(xiàn)或邏輯關(guān)系的電路稱為或門。二極管組成的簡(jiǎn)單或門如圖單或門如圖b所示。所示。 或門的邏輯符號(hào)如圖或門的邏輯符號(hào)如圖c所示。所示。+_1AAABBBYYYUUCC a) 或邏輯關(guān)系

22、或邏輯關(guān)系 b) 二極管或門二極管或門 c) 或門邏輯符號(hào)或門邏輯符號(hào)圖圖4-4 或邏輯、或門以及邏輯符號(hào)或邏輯、或門以及邏輯符號(hào) 表表4-3 或門的真值表或門的真值表ABY001101010111或邏輯的邏輯表達(dá)式為：或邏輯的邏輯表達(dá)式為： Y=AB （4-2）或邏輯的基本運(yùn)算：或邏輯的基本運(yùn)算： 00 = 0 01 = 0 100 111或邏輯的功能特點(diǎn)是：或邏輯的功能特點(diǎn)是：“見(jiàn)見(jiàn)1出出1，全，全0出出0”。 典型的典型的2輸入四或門集成電路輸入四或門集成電路74LS32的引腳排序如圖的引腳排序如圖4-5所示。所示。 圖圖4-5 2輸入四或門輸入四或門74LS324.2.3 非邏輯及非門

23、非邏輯及非門1、非邏輯、非邏輯 非邏輯關(guān)系：決定事件的條件只有一個(gè)，而條件與事非邏輯關(guān)系：決定事件的條件只有一個(gè)，而條件與事件的狀態(tài)總是相反的。件的狀態(tài)總是相反的。 a) 非邏輯關(guān)系非邏輯關(guān)系 條件（開(kāi)關(guān)條件（開(kāi)關(guān)A）與結(jié)果（燈）與結(jié)果（燈Y）的狀態(tài)總是相反的：）的狀態(tài)總是相反的： 開(kāi)關(guān)閉合、燈滅，開(kāi)關(guān)斷開(kāi)、燈亮。開(kāi)關(guān)閉合、燈滅，開(kāi)關(guān)斷開(kāi)、燈亮。 具有非邏輯的關(guān)系。具有非邏輯的關(guān)系。2、非門、非門 實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門。實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門。 由三極管組成的簡(jiǎn)單非門如圖由三極管組成的簡(jiǎn)單非門如圖b所示。非門的邏輯符所示。非門的邏輯符號(hào)如圖號(hào)如圖c所示，輸出端的所示，輸出端的小圓

24、圈小圓圈表示表示“取反取反”，是非門，是非門的標(biāo)志。的標(biāo)志。 非門的輸出與輸入的狀態(tài)總是相反的，故非門也稱為非門的輸出與輸入的狀態(tài)總是相反的，故非門也稱為反相器反相器。+_1AAAYYYU+UCCRRbRc a) 非邏輯關(guān)系非邏輯關(guān)系 b) 三極管非門三極管非門 c) 非門邏輯符號(hào)非門邏輯符號(hào) 圖圖4-6 非邏輯、非門以及邏輯符號(hào)非邏輯、非門以及邏輯符號(hào) 同理分析，可得非門（非邏輯）的真值表如表同理分析，可得非門（非邏輯）的真值表如表4-4所示。所示。 非邏輯又稱為邏輯非，其邏輯表達(dá)式為：非邏輯又稱為邏輯非，其邏輯表達(dá)式為： Y= （4-3） 其中的其中的 是是A的反變量，讀作的反變量，讀作A

25、非，上面的橫線非，上面的橫線“ ”表示將其表示將其下面的運(yùn)算結(jié)果下面的運(yùn)算結(jié)果“取反取反”，是邏輯表達(dá)式中取反的標(biāo)志。，是邏輯表達(dá)式中取反的標(biāo)志。 非邏輯的基本運(yùn)算：非邏輯的基本運(yùn)算： =1， =0。 非邏輯的功能特點(diǎn)是：非邏輯的功能特點(diǎn)是：“入入0出出1，入，入1出出0”。 表表4-4 非門的真值表非門的真值表 AY011001圖圖4-7 六非門六非門74LS044.2.4 復(fù)合邏輯門電路復(fù)合邏輯門電路 將基本的與門、或門、非門組合起來(lái)構(gòu)成復(fù)合邏將基本的與門、或門、非門組合起來(lái)構(gòu)成復(fù)合邏輯門電路，可實(shí)現(xiàn)各種不同的邏輯功能，從而滿足應(yīng)輯門電路，可實(shí)現(xiàn)各種不同的邏輯功能，從而滿足應(yīng)用電路的需要。

26、常用的有與非、或非、與或非、異或用電路的需要。常用的有與非、或非、與或非、異或門等電路。門等電路。1、與非門、與非門 與非門相當(dāng)于在與門的輸出串接一個(gè)非門而成。電路與非門相當(dāng)于在與門的輸出串接一個(gè)非門而成。電路的邏輯圖、邏輯符號(hào)如圖的邏輯圖、邏輯符號(hào)如圖4-8所示。所示。 與非門的邏輯表達(dá)式為：與非門的邏輯表達(dá)式為： Y= AB （4-4） 可看出，與非門的功能特點(diǎn)是：可看出，與非門的功能特點(diǎn)是：“見(jiàn)見(jiàn)0出出1，全，全1出出0”。 2輸入四與非門集成電路輸入四與非門集成電路74LS00引腳排序如圖引腳排序如圖4-9所示。所示。&1YYAABB&圖圖4-8 與非門的邏輯圖與邏輯符

27、號(hào)與非門的邏輯圖與邏輯符號(hào)圖圖4-9 2輸入四與非門輸入四與非門74LS001、與非門、與非門 與非門相當(dāng)于在與門的輸出串接一個(gè)非門而成。電路與非門相當(dāng)于在與門的輸出串接一個(gè)非門而成。電路的邏輯圖、邏輯符號(hào)如圖的邏輯圖、邏輯符號(hào)如圖4-8所示。所示。 2、或非門、或非門 或非門的邏輯表達(dá)式為：或非門的邏輯表達(dá)式為： Y= A+B （4-5） 可看出，或非門的功能特點(diǎn)是：可看出，或非門的功能特點(diǎn)是：“見(jiàn)見(jiàn)1出出0，全，全0出出1”。 2輸入四或非門集成電路輸入四或非門集成電路74LS02引腳排序如圖引腳排序如圖4-11所示。所示。11ABYYAB1圖圖4-10 或非門的邏輯圖與邏輯符號(hào)或非門的邏

28、輯圖與邏輯符號(hào)圖圖4-11 2輸入四或非門輸入四或非門74LS02 3、與或非門、與或非門 與或非門的邏輯表達(dá)式為：與或非門的邏輯表達(dá)式為： Y=AB+MN （4-6） 從電路的邏輯圖及式從電路的邏輯圖及式(4-6)可看出，與或非門的功能特點(diǎn)是：可看出，與或非門的功能特點(diǎn)是：“任一與門全任一與門全1出出0，每個(gè)與門均見(jiàn)，每個(gè)與門均見(jiàn)0則出則出1”。1BYA&1NMBYA1&NMa) 邏輯圖邏輯圖 b) 邏輯符號(hào)邏輯符號(hào) 圖圖4-12 與或非門的邏輯圖與邏輯符號(hào)與或非門的邏輯圖與邏輯符號(hào)4、異或門、異或門 異或門的邏輯圖、邏輯符號(hào)如圖異或門的邏輯圖、邏輯符號(hào)如圖4-13所示。真值

29、表見(jiàn)表所示。真值表見(jiàn)表4-5。ABY11&1=1YAB圖圖4-13 異或門的邏輯圖與邏輯符號(hào)異或門的邏輯圖與邏輯符號(hào)ABY001101010110表表4-5 異或門的真值表異或門的真值表異或門的邏輯表達(dá)式為：異或門的邏輯表達(dá)式為： Y= A B=AB+AB （4-7） 從真值表及式（從真值表及式（4-7）可看出，異或）可看出，異或門的功能特點(diǎn)是：門的功能特點(diǎn)是：“相異出相異出1，相同出，相同出0”。 5、三態(tài)輸出邏輯門、三態(tài)輸出邏輯門（簡(jiǎn)稱三態(tài)門）簡(jiǎn)稱三態(tài)門） 三態(tài)門與普通邏輯門不同之處：三態(tài)門與普通邏輯門不同之處： 輸入端多了一個(gè)控制端輸入端多了一個(gè)控制端EN（或稱為使能（或稱為使能

30、端）；端）； 輸出端具有三種狀態(tài)，即高電平、低電平和輸出端具有三種狀態(tài)，即高電平、低電平和高阻態(tài)高阻態(tài)(斷開(kāi)狀態(tài)斷開(kāi)狀態(tài))。 當(dāng)電路輸出為當(dāng)電路輸出為高阻態(tài)高阻態(tài)時(shí)，電路的輸出端時(shí)，電路的輸出端等效于一種等效于一種開(kāi)路開(kāi)路的狀態(tài)，電路內(nèi)部與輸出的狀態(tài)，電路內(nèi)部與輸出端端無(wú)信號(hào)無(wú)信號(hào)的傳輸。的傳輸。 利用三態(tài)門，可以將利用三態(tài)門，可以將多個(gè)邏輯門的輸出多個(gè)邏輯門的輸出端端并聯(lián)并聯(lián)起來(lái)使用，但控制端的信號(hào)每次只能起來(lái)使用，但控制端的信號(hào)每次只能使其中一個(gè)門處于工作狀態(tài)使其中一個(gè)門處于工作狀態(tài)。高電平控制：高電平控制：EN=1時(shí)，時(shí)，電路處于電路處于普通邏輯門普通邏輯門的正常工作狀態(tài)；的正常工作狀態(tài)

31、； EN=0時(shí)，時(shí)，無(wú)論輸入為何電平，輸出呈無(wú)論輸入為何電平，輸出呈高阻高阻狀。狀。ABBYYAEN_&CC&ENa) 高電平控制高電平控制 b) 低電平控制低電平控制圖圖4-15 三態(tài)與非門邏輯符號(hào)三態(tài)與非門邏輯符號(hào) 三態(tài)門有高電平控制、低電平控制兩種類型。三態(tài)門有高電平控制、低電平控制兩種類型。低電平控制低電平控制：EN=0時(shí)，時(shí)，電路處于電路處于普通邏輯門普通邏輯門的正常工作狀態(tài)；的正常工作狀態(tài)； EN=1時(shí)，時(shí)，無(wú)論輸入為何電平，輸出呈無(wú)論輸入為何電平，輸出呈高阻高阻狀。狀?？刂贫丝刂贫溯斎攵溯斎攵溯敵龆溯敵龆薊NABY0111100110101高阻高阻1110表表4-

32、6 三態(tài)與非門的真值表三態(tài)與非門的真值表 三態(tài)門最重要的應(yīng)用：三態(tài)門最重要的應(yīng)用：在一個(gè)通道上輪流傳送不同的數(shù)據(jù)在一個(gè)通道上輪流傳送不同的數(shù)據(jù)或控制信號(hào)?；蚩刂菩盘?hào)。 如圖如圖4-16所示，通過(guò)對(duì)所有三態(tài)門的使能端進(jìn)行控制，使所示，通過(guò)對(duì)所有三態(tài)門的使能端進(jìn)行控制，使得在得在任何時(shí)刻只讓一個(gè)三態(tài)門處于工作狀態(tài)任何時(shí)刻只讓一個(gè)三態(tài)門處于工作狀態(tài)，可，可實(shí)現(xiàn)實(shí)現(xiàn)不同信息不同信息在在同一總線同一總線上上分時(shí)傳輸分時(shí)傳輸。 在計(jì)算機(jī)內(nèi)部，三態(tài)門被廣泛應(yīng)用于計(jì)算機(jī)各部件與總線在計(jì)算機(jī)內(nèi)部，三態(tài)門被廣泛應(yīng)用于計(jì)算機(jī)各部件與總線的連接。的連接。圖圖4-16 三態(tài)與非門的總線結(jié)構(gòu)三態(tài)與非門的總線結(jié)構(gòu) 4.2.

33、4 邏輯代數(shù)及邏輯函數(shù)的化簡(jiǎn)邏輯代數(shù)及邏輯函數(shù)的化簡(jiǎn) 1、邏輯代數(shù)、邏輯代數(shù) 邏輯代數(shù)是分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具，它的變邏輯代數(shù)是分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具，它的變量（稱為邏輯變量）只有量（稱為邏輯變量）只有0、1兩種取值（又稱之為二值代兩種取值（又稱之為二值代數(shù)），這里的數(shù)），這里的0、1沒(méi)有數(shù)量的含義，僅代表兩種相反的邏沒(méi)有數(shù)量的含義，僅代表兩種相反的邏輯狀態(tài)。輯狀態(tài)。 邏輯代數(shù)表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系，這是邏輯代數(shù)表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系，這是邏輯代數(shù)與普通代數(shù)本質(zhì)上的區(qū)別。邏輯代數(shù)與普通代數(shù)本質(zhì)上的區(qū)別。 在邏輯代數(shù)中，只有在邏輯代數(shù)中，只有邏輯乘（與）、邏輯加（

34、或）邏輯乘（與）、邏輯加（或）和和邏邏輯非（非）輯非（非）3種基本運(yùn)算，據(jù)此可導(dǎo)出邏輯運(yùn)算的一些基本種基本運(yùn)算，據(jù)此可導(dǎo)出邏輯運(yùn)算的一些基本公式和基本定律。公式和基本定律。0-1律律A+1=1A 0=0自等律自等律A+0=AA 1=A重疊律重疊律A+A=AA A=A互補(bǔ)律互補(bǔ)律交換律交換律A+B=B+AA B=B A結(jié)合律結(jié)合律(A+B)+C=A+(B+C)(A B) C=A (B C)分配律分配律A(B+C)=A B+A CA+B C=(A+B) (A+C)非非律非非律吸收率吸收率A+AB=AA(A+B)=A對(duì)合律對(duì)合律反演律（摩根定律）反演律（摩根定律）1 AA0 AAAA BABAA C

35、AABBCCAAB ABAAB A)BA()BA( BABA BABA表表4-8 邏輯代數(shù)的基本公式和基本定律邏輯代數(shù)的基本公式和基本定律 2、邏輯函數(shù)的表達(dá)方式及其轉(zhuǎn)換、邏輯函數(shù)的表達(dá)方式及其轉(zhuǎn)換 邏輯電路的工作狀態(tài)可以用邏輯函數(shù)來(lái)描述。邏輯電路的工作狀態(tài)可以用邏輯函數(shù)來(lái)描述。 同一個(gè)邏輯函數(shù)有同一個(gè)邏輯函數(shù)有真值表、邏輯電路圖、邏輯真值表、邏輯電路圖、邏輯函數(shù)式、卡諾圖和信號(hào)波形圖函數(shù)式、卡諾圖和信號(hào)波形圖5種表示方式，它們各種表示方式，它們各有特點(diǎn)、互有聯(lián)系，可以相互轉(zhuǎn)換。有特點(diǎn)、互有聯(lián)系，可以相互轉(zhuǎn)換。 邏輯函數(shù)的真值表邏輯函數(shù)的真值表: 將輸入邏輯變量取真值（將輸入邏輯變量取真值（0

36、或或1）的各種可能組合列出）的各種可能組合列出（若電路中有（若電路中有n個(gè)變量，則有個(gè)變量，則有2n種不同的變量狀態(tài)的組合），種不同的變量狀態(tài)的組合），并根據(jù)給定的邏輯關(guān)系，計(jì)算出每一種輸入變量組合所對(duì)應(yīng)并根據(jù)給定的邏輯關(guān)系，計(jì)算出每一種輸入變量組合所對(duì)應(yīng)的邏輯函數(shù)的真值（的邏輯函數(shù)的真值（0或或1），它表示了邏輯函數(shù)與邏輯變量），它表示了邏輯函數(shù)與邏輯變量各種取值組合之間的對(duì)應(yīng)關(guān)系。各種取值組合之間的對(duì)應(yīng)關(guān)系。 邏輯函數(shù)的真值表具有唯一性。邏輯函數(shù)的真值表具有唯一性。 信號(hào)波形圖（波形圖）信號(hào)波形圖（波形圖）：根據(jù)真值表畫出的輸入、輸出：根據(jù)真值表畫出的輸入、輸出關(guān)系的系列波形。關(guān)系的系列波

37、形。 （1）邏輯電路圖與邏輯函數(shù)式的轉(zhuǎn)換）邏輯電路圖與邏輯函數(shù)式的轉(zhuǎn)換 1）由邏輯圖寫出邏輯函數(shù)式的方法：）由邏輯圖寫出邏輯函數(shù)式的方法： 從輸入端開(kāi)始，逐級(jí)寫出各級(jí)輸出端從輸入端開(kāi)始，逐級(jí)寫出各級(jí)輸出端的函數(shù)式，最后即得到該邏輯圖所表達(dá)的的函數(shù)式，最后即得到該邏輯圖所表達(dá)的邏輯函數(shù)。邏輯函數(shù)。 例例4.4 寫出圖寫出圖4-18所示邏輯圖的邏輯函數(shù)式。所示邏輯圖的邏輯函數(shù)式。YYY&11ABC12圖圖4-18 邏輯電路圖邏輯電路圖 解：由圖可知解：由圖可知 Y1=A B Y2= BC Y=Y1Y2=( AB)BC 例例4.5 畫出邏輯函數(shù)畫出邏輯函數(shù)Y=(A+B)AB 的邏輯圖。的邏輯

38、圖。 解：該邏輯函數(shù)需要一個(gè)或門實(shí)現(xiàn)解：該邏輯函數(shù)需要一個(gè)或門實(shí)現(xiàn)Y1=（A+B)，一，一個(gè)與非門實(shí)現(xiàn)個(gè)與非門實(shí)現(xiàn)Y2=AB，最后需要一個(gè)與門將上述兩，最后需要一個(gè)與門將上述兩個(gè)門的輸出作為其輸入，即電路的輸出為個(gè)門的輸出作為其輸入，即電路的輸出為Y=Y1Y2， 該函數(shù)的邏輯圖如圖該函數(shù)的邏輯圖如圖4-19所示。所示。&1ABYYY12圖圖4-19 邏輯電路圖邏輯電路圖 （2）邏輯函數(shù)式與真值表的轉(zhuǎn)換）邏輯函數(shù)式與真值表的轉(zhuǎn)換 1）由邏輯函數(shù)式列真值表的方法）由邏輯函數(shù)式列真值表的方法 按函數(shù)中變量各種可能取值（真值）全按函數(shù)中變量各種可能取值（真值）全部列寫出來(lái)部列寫出來(lái); 將每一真

39、值組合代人邏輯函數(shù)式，計(jì)算將每一真值組合代人邏輯函數(shù)式，計(jì)算出邏輯函數(shù)的真值出邏輯函數(shù)的真值; 將輸入變量值與函數(shù)值一一對(duì)應(yīng)地列成將輸入變量值與函數(shù)值一一對(duì)應(yīng)地列成表格，即得到該函數(shù)的真值表。表格，即得到該函數(shù)的真值表。 例例4.6 列出邏輯函數(shù)列出邏輯函數(shù)Y=(A+B)AB的真值表。的真值表。解：由于此邏輯函數(shù)有兩個(gè)變量解：由于此邏輯函數(shù)有兩個(gè)變量A、B，所以其真值組合共有，所以其真值組合共有22= 4種，按種，按2位二進(jìn)制代碼的順序列出變量的位二進(jìn)制代碼的順序列出變量的4種狀態(tài)，分別種狀態(tài)，分別計(jì)算每種狀態(tài)所對(duì)應(yīng)的函數(shù)值，所得真值表如表計(jì)算每種狀態(tài)所對(duì)應(yīng)的函數(shù)值，所得真值表如表4-9所示。

40、所示。ABY00110101表表4-9 例例4.6邏輯函數(shù)的真值表邏輯函數(shù)的真值表 0110 從真值表可以看出，該邏輯函數(shù)實(shí)現(xiàn)的是異或邏輯功能。從真值表可以看出，該邏輯函數(shù)實(shí)現(xiàn)的是異或邏輯功能。 2）由真值表寫出邏輯函數(shù)式的方法）由真值表寫出邏輯函數(shù)式的方法 將表中函數(shù)值為將表中函數(shù)值為1的所有真值組合找出的所有真值組合找出; 在每一組合中，變量取值為在每一組合中，變量取值為“0”的寫成反的寫成反變量，為變量，為“1”的寫成原變量，這樣一個(gè)組合就得的寫成原變量，這樣一個(gè)組合就得到一個(gè)到一個(gè)“與與”項(xiàng)項(xiàng); 將這些將這些“與與”項(xiàng)相項(xiàng)相“或或”（加）即得所求（加）即得所求的表的表達(dá)式（即達(dá)式（即“

41、與與-或或”表達(dá)式）。表達(dá)式）。例例4.7 寫出真值表寫出真值表4-10所表示的邏輯函數(shù)式，并畫出其波形所表示的邏輯函數(shù)式，并畫出其波形圖。圖。ABY001101011001表表4-10 邏輯函數(shù)的真值表邏輯函數(shù)的真值表解：由表解：由表4-10可以看出，有兩個(gè)變量真值相與的組合可以看出，有兩個(gè)變量真值相與的組合00 （AB）、）、11（AB）使函數(shù)）使函數(shù)Y的值為的值為1，根據(jù)以上所述方法，根據(jù)以上所述方法，可寫出該邏輯函數(shù)表達(dá)式為可寫出該邏輯函數(shù)表達(dá)式為Y=ABAB 邏輯函數(shù)表達(dá)式為邏輯函數(shù)表達(dá)式為Y=ABAB 根據(jù)真值表可以看出，其邏輯功能特點(diǎn)為：根據(jù)真值表可以看出，其邏輯功能特點(diǎn)為：“相

42、同出相同出1，相相異出異出0”。這也是一種常用的邏輯關(guān)系，稱為。這也是一種常用的邏輯關(guān)系，稱為同或邏輯同或邏輯。 顯然，同或邏輯是異或邏輯的顯然，同或邏輯是異或邏輯的“非非”。 故同或邏輯也可表示為故同或邏輯也可表示為Y=A B= A BABY001101011001表表4-10 邏輯函數(shù)的真值表邏輯函數(shù)的真值表YAB1=圖圖4-20 同或門邏輯符號(hào)同或門邏輯符號(hào) 同或門的輸入變同或門的輸入變量只有兩個(gè)量只有兩個(gè); 在邏輯電路中常在邏輯電路中常用于比較兩個(gè)輸入變用于比較兩個(gè)輸入變量的狀態(tài)是否相同。量的狀態(tài)是否相同。 3、邏輯函數(shù)的化簡(jiǎn)、邏輯函數(shù)的化簡(jiǎn) 常用的化簡(jiǎn)方法有公式化簡(jiǎn)法和卡諾圖化簡(jiǎn)法。

43、常用的化簡(jiǎn)方法有公式化簡(jiǎn)法和卡諾圖化簡(jiǎn)法。 （1）公式化簡(jiǎn)法）公式化簡(jiǎn)法 反復(fù)利用邏輯代數(shù)的基本公式和定律，消去多余的乘積項(xiàng)和反復(fù)利用邏輯代數(shù)的基本公式和定律，消去多余的乘積項(xiàng)和項(xiàng)中多余的因子，以求得邏輯函數(shù)的最簡(jiǎn)式。項(xiàng)中多余的因子，以求得邏輯函數(shù)的最簡(jiǎn)式。 一些常用的方法及應(yīng)用實(shí)例如表一些常用的方法及應(yīng)用實(shí)例如表4-11所示。所示。1AA AB)CC(ABCABABC BA)FE(CDBABA BABAA C)BA(ABCBCAAB CABAB CAB CBAABCBCAY BCACBAABCBCA )BB(CA)AA(BC CABC )BB(AA ABCBCACBACABY ABCABCB

44、CACBACAB )ABCBCA()ABCCBA()ABCCAB( )AA(BC)BB(AC)CC(AB BCACAB +ABC名名 稱稱所用公式所用公式方法說(shuō)明方法說(shuō)明舉舉 例例并項(xiàng)并項(xiàng)法法將兩項(xiàng)合并將兩項(xiàng)合并為一項(xiàng)，并為一項(xiàng)，并消去一個(gè)變消去一個(gè)變量量吸收吸收法法A+AB=A消去多余的消去多余的乘積項(xiàng)乘積項(xiàng)AB消去消去法法消去乘積項(xiàng)消去乘積項(xiàng)中多余的因中多余的因子子配項(xiàng)配項(xiàng)法法A+A=A重復(fù)寫入某重復(fù)寫入某項(xiàng)，再與其項(xiàng)，再與其他項(xiàng)配合化他項(xiàng)配合化簡(jiǎn)簡(jiǎn)可將一項(xiàng)拆可將一項(xiàng)拆成兩項(xiàng)，將成兩項(xiàng)，將其配項(xiàng)，然其配項(xiàng)，然后消去多余后消去多余的項(xiàng)的項(xiàng)表表4-11 邏輯函數(shù)常用的化簡(jiǎn)方法邏輯函數(shù)常用的化簡(jiǎn)

45、方法 （2）邏輯函數(shù)的卡諾圖及其化簡(jiǎn)法）邏輯函數(shù)的卡諾圖及其化簡(jiǎn)法 1）邏輯函數(shù)卡諾圖）邏輯函數(shù)卡諾圖 對(duì)于對(duì)于n變量邏輯函數(shù)的變量邏輯函數(shù)的與與-或或表達(dá)式，如表達(dá)式，如果每個(gè)果每個(gè)乘積項(xiàng)乘積項(xiàng)都包含都包含n個(gè)變量個(gè)變量，且，且每個(gè)變量每個(gè)變量只以只以原變量或反變量原變量或反變量的形式的形式僅出現(xiàn)一次僅出現(xiàn)一次，這這樣的樣的乘積項(xiàng)乘積項(xiàng)稱為稱為函數(shù)的最小項(xiàng)函數(shù)的最小項(xiàng)； 這樣的這樣的與與-或式或式稱為稱為最小項(xiàng)表達(dá)式最小項(xiàng)表達(dá)式.邏輯函數(shù)的卡諾圖邏輯函數(shù)的卡諾圖 將邏輯函數(shù)最小項(xiàng)表達(dá)式中的各將邏輯函數(shù)最小項(xiàng)表達(dá)式中的各個(gè)個(gè)最小項(xiàng)最小項(xiàng)相應(yīng)相應(yīng)填入填入一個(gè)特定的一個(gè)特定的方格方格內(nèi)，所得的圖形

46、稱為邏輯函數(shù)的卡諾內(nèi)，所得的圖形稱為邏輯函數(shù)的卡諾圖。圖。 n個(gè)變量的卡諾圖有個(gè)變量的卡諾圖有2n個(gè)方格。個(gè)方格。 在卡諾圖中，第在卡諾圖中，第i個(gè)最小項(xiàng)用個(gè)最小項(xiàng)用mi表示，常見(jiàn)表示，常見(jiàn)的幾種卡諾圖如圖的幾種卡諾圖如圖4-22所示。所示。mmmm01AB010123mmmmmmmm010101010101234567ABCmmmmmmmmmmmmmmmm0101010101010101ABCD0123456789101112131415a) 2變量變量 b) 3變量變量 c) 4變量變量圖圖4-22 邏輯函數(shù)的卡諾圖邏輯函數(shù)的卡諾圖ABCY0 00 00 00 01 11 11 11 10

47、 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 11 10 00 01 10 01 11 10 0 根據(jù)邏輯函數(shù)的真值表所寫出的邏輯函數(shù)式即為其最小項(xiàng)表根據(jù)邏輯函數(shù)的真值表所寫出的邏輯函數(shù)式即為其最小項(xiàng)表達(dá)式，因而可方便地將其轉(zhuǎn)換為卡諾圖。達(dá)式，因而可方便地將其轉(zhuǎn)換為卡諾圖。例例4.9 將表將表4-12所示的真值表轉(zhuǎn)換為卡諾圖。所示的真值表轉(zhuǎn)換為卡諾圖。解：根據(jù)真值表，可得邏輯函數(shù)式為解：根據(jù)真值表，可得邏輯函數(shù)式為表表4-12 邏輯函數(shù)的真值表邏輯函數(shù)的真值表 式中的最小項(xiàng)分別為式中的最小項(xiàng)分別為m0、m3、m5、m6， 故上式也可表示為故上式也可

48、表示為 Y(A,B,C)= m(0,3,5,6) 只需在只需在3變量卡諾圖對(duì)應(yīng)的方格中填入變量卡諾圖對(duì)應(yīng)的方格中填入1（其余（其余方格填方格填0或空），則可得該邏輯函數(shù)的卡諾圖如或空），則可得該邏輯函數(shù)的卡諾圖如圖圖4-23所示。所示。CABCBABCACBAY 0101010101ABC10101010圖圖4-23 例例4.9的卡諾圖的卡諾圖 2）邏輯函數(shù)的卡諾圖化簡(jiǎn)法）邏輯函數(shù)的卡諾圖化簡(jiǎn)法1）由邏輯函數(shù)式列真值表的方法）由邏輯函數(shù)式列真值表的方法 將邏輯函數(shù)化簡(jiǎn)，首先將其整理為最小項(xiàng)表達(dá)式，再將式中各最小將邏輯函數(shù)化簡(jiǎn)，首先將其整理為最小項(xiàng)表達(dá)式，再將式中各最小項(xiàng)在卡諾圖對(duì)應(yīng)的方格中填上

49、項(xiàng)在卡諾圖對(duì)應(yīng)的方格中填上“1”，得到邏輯函數(shù)的卡諾圖。然后按以，得到邏輯函數(shù)的卡諾圖。然后按以下下步驟進(jìn)行化簡(jiǎn)。步驟進(jìn)行化簡(jiǎn)。 在卡諾圖上按在卡諾圖上按2n個(gè)項(xiàng)為一組，將取值為個(gè)項(xiàng)為一組，將取值為1的邏輯相鄰的邏輯相鄰項(xiàng)（指兩項(xiàng)中只有項(xiàng)（指兩項(xiàng)中只有1位變量不同的項(xiàng)）圈起來(lái)。每個(gè)圈中的位變量不同的項(xiàng)）圈起來(lái)。每個(gè)圈中的項(xiàng)項(xiàng)數(shù)只能是數(shù)只能是2，4,8，不允許，不允許3，6，10等。等。 對(duì)圈中的相鄰項(xiàng)進(jìn)行合并：保留相鄰項(xiàng)中的公共因?qū)θχ械南噜忢?xiàng)進(jìn)行合并：保留相鄰項(xiàng)中的公共因子，舍棄不同的因子。每個(gè)圈得到化簡(jiǎn)后的一個(gè)與項(xiàng)。子，舍棄不同的因子。每個(gè)圈得到化簡(jiǎn)后的一個(gè)與項(xiàng)。 將合并后的結(jié)果相加，即得

50、最簡(jiǎn)與將合并后的結(jié)果相加，即得最簡(jiǎn)與-或表達(dá)式?；虮磉_(dá)式。例例4-10 用卡諾圖化簡(jiǎn)邏輯函數(shù)用卡諾圖化簡(jiǎn)邏輯函數(shù) DCBCDBCABCBAY 解：首先將邏輯函數(shù)式整理為最小項(xiàng)表達(dá)式解：首先將邏輯函數(shù)式整理為最小項(xiàng)表達(dá)式 )AA(CDB)AA(CDB)DD(CAB)DD(CBAYDCBADCBACDBACDBADCABDCABDCBADCBA 即即: : Y(A,B,C,D)= m(2,3,4,5,10,11,12,13)0101010101010101ABCD11111111圖圖4-24 卡諾圖卡諾圖 根據(jù)最小項(xiàng)表達(dá)式，得出邏輯函數(shù)的卡諾圖如圖根據(jù)最小項(xiàng)表達(dá)式，得出邏輯函數(shù)的卡諾圖如圖4-24

51、所示。所示。 包圍相鄰項(xiàng)，共有兩個(gè)圈，如圖中包圍相鄰項(xiàng)，共有兩個(gè)圈，如圖中虛線所示。虛線所示。 取出圈中的公共因子，分別為取出圈中的公共因子，分別為 和和B 。 寫出最簡(jiǎn)與寫出最簡(jiǎn)與-或式：或式： Y= BCBCCBC0101010101010101ABCD11111111圖圖4-24 卡諾圖卡諾圖注意事項(xiàng)：注意事項(xiàng)： 畫圈時(shí)，圈個(gè)數(shù)應(yīng)最少，圈內(nèi)的項(xiàng)數(shù)應(yīng)畫圈時(shí)，圈個(gè)數(shù)應(yīng)最少，圈內(nèi)的項(xiàng)數(shù)應(yīng)可能多。可能多。 一個(gè)最小項(xiàng)可以多次重復(fù)使用，每個(gè)最一個(gè)最小項(xiàng)可以多次重復(fù)使用，每個(gè)最小項(xiàng)至少被圈過(guò)一次。在每次所圈的最小項(xiàng)中，小項(xiàng)至少被圈過(guò)一次。在每次所圈的最小項(xiàng)中，至少有至少有1個(gè)是未被圈過(guò)的新項(xiàng)。個(gè)是未

52、被圈過(guò)的新項(xiàng)。 由于由于5變量及其以上的卡諾圖結(jié)構(gòu)相當(dāng)變量及其以上的卡諾圖結(jié)構(gòu)相當(dāng)復(fù)雜，進(jìn)行邏輯函數(shù)的化簡(jiǎn)也變得相當(dāng)困難，復(fù)雜，進(jìn)行邏輯函數(shù)的化簡(jiǎn)也變得相當(dāng)困難，所以卡諾圖化簡(jiǎn)法常用于所以卡諾圖化簡(jiǎn)法常用于4變量以內(nèi)的邏輯函變量以內(nèi)的邏輯函數(shù)的化簡(jiǎn)。數(shù)的化簡(jiǎn)。 思考題思考題 （1）邏輯電路有哪幾種表達(dá)方式？它們之間如何轉(zhuǎn)換？）邏輯電路有哪幾種表達(dá)方式？它們之間如何轉(zhuǎn)換？ （2）常見(jiàn)邏輯門的功能特點(diǎn)分別是什么？）常見(jiàn)邏輯門的功能特點(diǎn)分別是什么？ （3）異或、同或、三態(tài)門在邏輯電路中有哪些主要應(yīng)用）異或、同或、三態(tài)門在邏輯電路中有哪些主要應(yīng)用? 4.3 集成邏輯門電路集成邏輯門電路 集成邏輯門電路

53、根據(jù)所采用的開(kāi)關(guān)元件可分為雙極型電集成邏輯門電路根據(jù)所采用的開(kāi)關(guān)元件可分為雙極型電路和單極型電路兩大類。路和單極型電路兩大類。 最常用的雙極型集成邏輯門電路中是最常用的雙極型集成邏輯門電路中是TTL系列電路；系列電路； 在單極型集成邏輯門電路中發(fā)展最快、應(yīng)用最廣泛的是在單極型集成邏輯門電路中發(fā)展最快、應(yīng)用最廣泛的是CMOS系列電路。系列電路。 這兩大系列都有邏輯功能相同的對(duì)應(yīng)電路，在一定條這兩大系列都有邏輯功能相同的對(duì)應(yīng)電路，在一定條件下可以互換。但由于電路的結(jié)構(gòu)、原理和制造工藝的區(qū)別，件下可以互換。但由于電路的結(jié)構(gòu)、原理和制造工藝的區(qū)別，使電路的性能、特點(diǎn)有較大的差別，在使用中必須特別注意。使電路的性能、特點(diǎn)有較大的差別，在使用中必須特別注意。 知識(shí)點(diǎn)知識(shí)點(diǎn) TTL、CMOS邏輯門的性能特點(diǎn)及其在電路中的邏輯門的性能特點(diǎn)及其在電路中的應(yīng)用。應(yīng)用。 技能點(diǎn)技能點(diǎn) 掌握正確使用掌握正確使用TTL、CMOS邏輯門的方法。邏輯門的方法。 4.3.1 TTL電路電路 TTL電路內(nèi)部的各級(jí)均由電路內(nèi)部的各級(jí)均由晶體管晶體管組成，屬組成，屬電流控電流控制制的的雙極型雙極型電路電路。 TTL門電路的特點(diǎn)門電路的特點(diǎn): 開(kāi)關(guān)速度較高，常用于高速開(kāi)關(guān)速度較高，常用于高速控制系統(tǒng)控制系統(tǒng); 主要缺點(diǎn)主要缺點(diǎn): 電路的靜態(tài)功耗較大，抗干擾能力稍電路的靜