基于SOPC實現(xiàn)的數(shù)字信號處理實驗報告教學(xué)

1、12內(nèi)容提要內(nèi)容提要3一、實驗?zāi)康囊?、實驗?zāi)康亩?、實驗原理二、實驗原理三、實驗步驟三、實驗步驟四、實驗思考題四、實驗思考題五、實驗報告要求五、實驗報告要求8.1 4熟悉熟悉SOPC設(shè)計流程設(shè)計流程熟悉利用熟悉利用Quartus的原理團輸入方法設(shè)計的原理團輸入方法設(shè)計簡單組合電路簡單組合電路學(xué)習(xí)加法器的設(shè)計學(xué)習(xí)加法器的設(shè)計一、實驗?zāi)康膶嶒災(zāi)康? 本實驗設(shè)計一個八位加法器，主要由兩個四位本實驗設(shè)計一個八位加法器，主要由兩個四位加法器加法器7428374283構(gòu)成，加數(shù)構(gòu)成，加數(shù)A A的低的低4 4位和高位和高4 4位分別與兩位分別與兩個加法器的個加法器的A1-A4A1-A4輸入端連接。同樣加數(shù)輸入

2、端連接。同樣加數(shù)B B的低的低4 4位和位和高高4 4位分別與兩個加法器的位分別與兩個加法器的B1-B4B1-B4輸入端連接，即加輸入端連接，即加法器間的進位可以串行實現(xiàn)，將低位加法器的進位法器間的進位可以串行實現(xiàn)，將低位加法器的進位輸出輸出coutcout與高位加法器的最低進位輸入信號與高位加法器的最低進位輸入信號cincin相接。相接。由此加數(shù)由此加數(shù)A A和和B B有各種不同的組合，從而實現(xiàn)加法器有各種不同的組合，從而實現(xiàn)加法器的功能。的功能。二、實驗原理二、實驗原理6選擇選擇File New Project Wizard，新建一個工程，新建一個工程。(1)(1)創(chuàng)建新的工程創(chuàng)建新的工程

3、三、實驗步驟三、實驗步驟7 選擇選擇File New，在彈出的對話框中選中，在彈出的對話框中選中Block Diagram/Schematic File。(2)(2)原理圖輸入原理圖輸入 三、實驗步驟三、實驗步驟8(3)(3)編譯編譯 選擇選擇Processing Start Compilation或者點擊工具欄里或者點擊工具欄里的的 對圖形文件進行編譯。對圖形文件進行編譯。三、實驗步驟三、實驗步驟9(4)(4) 仿真仿真建立波形文件建立波形文件輸入信號節(jié)點輸入信號節(jié)點設(shè)置波形參數(shù)設(shè)置波形參數(shù)編輯輸入信號編輯輸入信號運行仿真運行仿真三、實驗步驟三、實驗步驟10選擇選擇Tools RTL Vie

4、wer項觀看工程項目的項觀看工程項目的RTL級電路。級電路。(5)(5) RTL級電路級電路三、實驗步驟三、實驗步驟11選擇選擇Assignments Assignment Editor項，在編輯器窗項，在編輯器窗的的Category欄中選擇欄中選擇Pin，鎖定引腳。，鎖定引腳。(6)(6) 引腳鎖定引腳鎖定三、實驗步驟三、實驗步驟12執(zhí)行執(zhí)行Tools Programmer命令，設(shè)置編程方式為命令，設(shè)置編程方式為USB-BlasterUSB-0編編程方式，選擇程方式，選擇JTAG編程模式。執(zhí)行編程模式。執(zhí)行Processing Start，實現(xiàn)設(shè)計電路，實現(xiàn)設(shè)計電路到目標芯片的編程下載。到目

5、標芯片的編程下載。然后在然后在DE2開發(fā)板上通過扳動開發(fā)板上通過扳動SW15SW0電電平開關(guān)，組成加數(shù)平開關(guān)，組成加數(shù)A和加數(shù)和加數(shù)B的不同組合，在紅色發(fā)光二極管的不同組合，在紅色發(fā)光二極管LEDR7LEDR0和和LEDR8上觀察上觀察A數(shù)和數(shù)和B數(shù)相加的和數(shù)與向高位的進位數(shù)相加的和數(shù)與向高位的進位COUT的的結(jié)果。結(jié)果。(7)(7) 編程下載及硬件驗證編程下載及硬件驗證三、實驗步驟三、實驗步驟13四、實驗思考題四、實驗思考題若想用若想用LED顯示加法器的輸出結(jié)果，原理圖應(yīng)該有那些顯示加法器的輸出結(jié)果，原理圖應(yīng)該有那些地方需要修改？應(yīng)該怎樣設(shè)置引腳？地方需要修改？應(yīng)該怎樣設(shè)置引腳？ 五、實驗報

6、告要求五、實驗報告要求1.1.寫出寫出Quartus II進行圖形編輯輸入方法的完整設(shè)計流程進行圖形編輯輸入方法的完整設(shè)計流程2.2.參考參考Quartus II的的Help，詳細說明，詳細說明Assignments菜單中菜單中的的Settings對話框的功能；概述對話框的功能；概述Assignments菜單中的菜單中的Assignment Editor的功能，舉例說明；的功能，舉例說明；3.3.簡述設(shè)計步驟和調(diào)試過程，包括圖形編輯文件，引腳簡述設(shè)計步驟和調(diào)試過程，包括圖形編輯文件，引腳功能的定義文件，仿真結(jié)果；功能的定義文件，仿真結(jié)果；4.4.簡要回答思考題。簡要回答思考題。 8.1 148

7、.2 正弦信號發(fā)生器設(shè)計正弦信號發(fā)生器設(shè)計一、實驗?zāi)康囊?、實驗?zāi)康亩嶒炘矶?、實驗原理三、實驗步驟三、實驗步驟四、實驗思考題四、實驗思考題五、實驗報告要求五、實驗報告要求15熟悉熟悉SOPC設(shè)計流程設(shè)計流程熟悉利用熟悉利用Quartus的的文本輸入方法設(shè)計簡單正文本輸入方法設(shè)計簡單正弦信號發(fā)生器電路弦信號發(fā)生器電路原理原理掌握嵌入式存儲器的應(yīng)用以及使用嵌入式邏輯掌握嵌入式存儲器的應(yīng)用以及使用嵌入式邏輯分析儀進行測試的方法分析儀進行測試的方法 學(xué)習(xí)宏功能模塊實例化輸入和簡單程序的調(diào)試學(xué)習(xí)宏功能模塊實例化輸入和簡單程序的調(diào)試 一、實驗?zāi)康膶嶒災(zāi)康?6 頂層文件頂層文件sinewave.vhd在

8、在FPGA中實現(xiàn)中實現(xiàn)ROM地址信號發(fā)地址信號發(fā)生器的由一個生器的由一個6位計數(shù)器，正弦數(shù)據(jù)存放在位計數(shù)器，正弦數(shù)據(jù)存放在ROM中。數(shù)據(jù)中。數(shù)據(jù)ROM由由LPM_ROM模塊實現(xiàn)，其底層是模塊實現(xiàn)，其底層是FPGA中的中的M4K。地址發(fā)生器的時鐘地址發(fā)生器的時鐘CLK的輸入頻率與每周期的波形數(shù)據(jù)點數(shù)的輸入頻率與每周期的波形數(shù)據(jù)點數(shù)以及以及D/A輸出頻率的關(guān)系是輸出頻率的關(guān)系是 。640ff二、實驗原理二、實驗原理17創(chuàng)建工程，選擇目標芯片，采用文本輸入方法，編輯輸入創(chuàng)建工程，選擇目標芯片，采用文本輸入方法，編輯輸入設(shè)計頂層文件設(shè)計頂層文件sinewave.vhd。 (1)(1) 創(chuàng)建新的工程創(chuàng)建

9、新的工程 三、實驗步驟三、實驗步驟18 ROM初始化數(shù)據(jù)文件有兩種：初始化數(shù)據(jù)文件有兩種：Memory Initialization File（.mif）格式和）格式和Hexadecimal（Intel-Format）File（.hex）格式。）格式。(2)(2) 定制定制ROM初始化數(shù)據(jù)文件初始化數(shù)據(jù)文件實現(xiàn)方法選擇File New Other Files Memory Initialization File，將波形數(shù)據(jù)填入此表中，即.mif數(shù)據(jù)。利用C程序編輯產(chǎn)生.mif文件或利用匯編程序編輯，然后用單片機ASM編輯器產(chǎn)生.hex格式文件 利用Dspbuilder/Matlab的工具來產(chǎn)生

10、，在其數(shù)據(jù)文件目錄中就可以找到.mif和.hex格式文件 三、實驗步驟三、實驗步驟19 Tools-Mega Wizard Plug-In Manager項，在產(chǎn)生的對話框的左欄中選擇storage/LPM_ROM，再選擇Cyclone器件和VHDL語言方式，最后輸入ROM文件的存放路徑。(3)(3) 定制定制ROM元件元件選擇地址線數(shù)據(jù)位寬及地址鎖存信號三、實驗步驟三、實驗步驟20指定路徑上的數(shù)據(jù)初始化文件.hex，完成ROM定制(3)(3) 定制定制ROM元件元件三、實驗步驟三、實驗步驟21(4)(4) 編譯編譯三、實驗步驟三、實驗步驟22(5)(5) 仿真及仿真及RTL級電路級電路仿真結(jié)

11、果RTL級電路三、實驗步驟三、實驗步驟23(6)(6) 引腳鎖定和編程下載引腳鎖定和編程下載三、實驗步驟三、實驗步驟24 步驟步驟 1、 創(chuàng)建創(chuàng)建SignalTap II（ToolsSignalTap II Logic analyzer ）2、調(diào)入待測信號、調(diào)入待測信號（雙擊Node Finder窗口，添加觀測信號）3、參數(shù)設(shè)置、參數(shù)設(shè)置（時鐘信號、采樣深度 、觸發(fā)條件 、觸發(fā)信號和觸發(fā)方式 ）4、 SignalTap II文件存盤文件存盤（File Save As ）5、編譯下載、編譯下載（再次啟動全程編譯 ）6、啟動、啟動SignalTap II（Instance Manager欄中點擊單

12、步或連續(xù)運行按鈕 ）(7)(7) 使用嵌入式邏輯分析儀進行實時測試使用嵌入式邏輯分析儀進行實時測試 三、實驗步驟三、實驗步驟25SignalTap II信號觀察窗口信號觀察窗口 (8)(8) 測試結(jié)果測試結(jié)果 三、實驗步驟三、實驗步驟26編輯波形數(shù)據(jù)，查看模擬輸出結(jié)果編輯波形數(shù)據(jù)，查看模擬輸出結(jié)果(8)(8) 測試結(jié)果測試結(jié)果 三、實驗步驟三、實驗步驟27分析SignalTap II采樣得到如圖所示的波形圖的原因。 四、實驗思考題四、實驗思考題281.寫出Quartus II進行文本輸入方法的完整設(shè)計流程2.簡述定制LMP功能模塊的基本過程3.寫出結(jié)論和心得體會4.簡要回答思考題 五、 實驗報

13、告要求實驗報告要求298.3 快速傅里葉變換的實現(xiàn)快速傅里葉變換的實現(xiàn)一、實驗?zāi)康囊?、實驗?zāi)康亩?、實驗原理二、實驗原理三、實驗方案三、實驗方案四、實驗思考題四、實驗思考題五、實驗報告要求五、實驗報告要求30了解基2 FFT實現(xiàn)原理；掌握用文本輸入法進行旋轉(zhuǎn)因子和蝶形處理器的設(shè)計； 學(xué)習(xí)使用Quartus II實現(xiàn)FFT的基本方法與步驟。 一、實驗?zāi)康囊?、實驗?zāi)康?1本實驗采用按時間抽?。╠ecimation in time）的基2快速傅立葉算法（基2DIT-FFT）?；? FFT蝶形處理器的實現(xiàn)需要一個復(fù)數(shù)加法器、一個復(fù)數(shù)減法器和一個旋轉(zhuǎn)因子乘法器。 二、實驗原理二、實驗原理32旋轉(zhuǎn)因子乘法器

14、的實現(xiàn)旋轉(zhuǎn)因子乘法器的實現(xiàn)旋轉(zhuǎn)因子的乘法器通常由旋轉(zhuǎn)因子的乘法器通常由4次實數(shù)乘法和次實數(shù)乘法和6次實數(shù)加次實數(shù)加/減法減法運算實現(xiàn)，但經(jīng)過運算的簡化，可以只用運算實現(xiàn)，但經(jīng)過運算的簡化，可以只用3次實數(shù)乘法和次實數(shù)乘法和3次實數(shù)加次實數(shù)加/減法運算實現(xiàn)復(fù)數(shù)乘法器。減法運算實現(xiàn)復(fù)數(shù)乘法器。 三、實驗方案三、實驗方案33設(shè)復(fù)數(shù)旋轉(zhuǎn)因子乘法R+jI=(X+jY)(C+jS)，因為C和S可以預(yù)先計算的，并可以儲存在一個表中。所以可以儲存下面的三個系數(shù)： C、C+S、C-S有了這3個預(yù)先計算的因子，可以首先計算： E=X-Y和Z=C*E=C* (X-Y)然后用： R=(C-S)*Y+Z I=(C+S)

15、*X-Z計算最后的乘積。旋轉(zhuǎn)因子算法旋轉(zhuǎn)因子算法34蝶形處理單元的實現(xiàn)蝶形處理單元的實現(xiàn)蝶形運算單元是蝶形運算單元是FFT處理器的基本單元，用來計算兩點處理器的基本單元，用來計算兩點的的FFT。由于蝶形運算單元是由一個復(fù)數(shù)加法器、一個。由于蝶形運算單元是由一個復(fù)數(shù)加法器、一個復(fù)數(shù)減法器和一個旋轉(zhuǎn)因子復(fù)數(shù)乘法器組成，基復(fù)數(shù)減法器和一個旋轉(zhuǎn)因子復(fù)數(shù)乘法器組成，基-2FFT蝶蝶形運算單元的形運算單元的VHDL代碼如下。從代碼中可以看出，蝶代碼如下。從代碼中可以看出，蝶形處理器是由一個加法器、一個減法器和一個實例化為形處理器是由一個加法器、一個減法器和一個實例化為組件的旋轉(zhuǎn)因子乘法器實現(xiàn)的。組件的旋轉(zhuǎn)

16、因子乘法器實現(xiàn)的。35-基2-FFT蝶形運算單元的VHDL代碼實現(xiàn)LIBRARY Lpm;USE Lpm.Lpm_components.ALL;LIBRARY ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_arith.ALL;PACKAGE mul_Package IS -User defined componentsCOMPONENT multiplierGENERIC (W2: INTEGER: =17; -multiplier bit width W1: INTEGER: =9; -Bit width c+s sum W: INT

17、EGER: =8); -Input bit widthPORT ( clk: IN STD_LOGIC; x_in, y_in, c_in: IN STD_LOGIC_VECTOR (W - 1 downto 0); -inputscas_in, css_in: IN STD_LOGIC_VECTOR (W1 - 1 downto 0);-inputsr_out, i_out: OUT STD_LOGIC_VECTOR (W - 1 downto 0);-resultsEND COMPONENT;END mul_package;LIBRARY work;USE work.mul_package

18、.ALL;LIBRARY lpm;USE Lpm.Lpm_components.ALL; LIBRARY ieee;旋轉(zhuǎn)因子旋轉(zhuǎn)因子VHDL代碼代碼36USE ieee.std_logic_1164.ALL;USE ieee.std_logic_arith.ALL;ENTITY bf ISGENERIC (W2: INTEGER: =17; -multiplier bit width W1: INTEGER: =9; -Bit width c+s sum W: INTEGER: =8); -Input bit widthPORT ( clk :IN STD_LOGIC;Are_in, Aim_

19、in, Bre_in, Bim_in, c_in : IN STD_LOGIC_VECTOR (W - 1 downto 0);cas_in, css_in : IN STD_LOGIC_VECTOR (W1 - 1 downto 0);Dre_out, Dim_out, Ere_out, Eim_out: OUT STD_LOGIC_VECTOR (W - 1 downto 0);END bf;Dim_out=Dim;Ere_out=Ere;Eim_outW2, W1=W1, W=W)PORT MAP (clk=clk, x_in=Bre_in, y_in=Bim_in, c_in=c_in

20、, cas_in=cas_in, css_in=css_in, r_out=r, i_out=i);sub_1:lpm_add_subGENERIC MAP (LPM_WIDTH=W, LPM_DIRECTION=SUB, LPM_REPRESENTATION=SIGNED)PORT MAP (dataa=Are_in, datab=r, result=Dre);sub_2:lpm_add_subGENERIC MAP (LPM_WIDTH=W, LPM_DIRECTION=SUB, LPM_REPRESENTATION=SIGNED)PORT MAP (dataa=Aim_in, datab

21、=i, result=Dim);add_1:lpm_add_subGENERIC MAP (LPM_WIDTH=W, LPM_DIRECTION=ADD,LPM_REPRESENTATION=SIGNED)PORT MAP (dataa=Are_in, datab=r, result=Ere);add_2:lpm_add_subGENERIC MAP (LPM_WIDTH=W, LPM_DIRECTION=ADD,LPM_REPRESENTATION=SIGNED)PORT MAP (dataa=Aim_in, datab=i, result=Eim);PROCESSBEGINWAIT UNT

22、IL clkevent and clk=1;Dre_out=Dre;38旋轉(zhuǎn)因子仿真結(jié)果旋轉(zhuǎn)因子仿真結(jié)果計算仿真結(jié)果計算仿真結(jié)果39計算仿真結(jié)果計算仿真結(jié)果基基2FFT的仿真結(jié)果的仿真結(jié)果40利用Matlab對本實驗的結(jié)果驗證在Matlab中輸入： p= 20+30i, 50+45i; y= fft2(p) disp(y)計算結(jié)果是： y =70.0000 +75.0000i -30.0000 -15.0000i即對輸入A=20+j30、B=50+j45進行FFT結(jié)果為40+j 60，與仿真結(jié)果20+ j 30對比，結(jié)果是相符的。結(jié)果驗證結(jié)果驗證41四、實驗思考題四、實驗思考題分析Matlab

23、結(jié)果與QuartusII仿真結(jié)果為什么不同？五、實驗報告要求五、實驗報告要求 簡述實驗原理及關(guān)鍵步驟。 總結(jié)實驗所得主要結(jié)論。 總結(jié)調(diào)試時遇到的問題以及解決方案。 簡要回答實驗思考題。 8.3 快速傅里葉變換的實現(xiàn)快速傅里葉變換的實現(xiàn)428.4 直接直接I I型型FIRFIR數(shù)字濾波器設(shè)計數(shù)字濾波器設(shè)計一、實驗?zāi)康囊弧嶒災(zāi)康亩?、實驗原理二、實驗原理三、實驗方案三、實驗方案四、實驗思考題四、實驗思考題五、實驗報告要求五、實驗報告要求43了解FIR數(shù)字濾波器的基本原理； 熟悉DSP Builder/ Matlab 的SOPC設(shè)計流程；學(xué)習(xí)使用Matlab/ Simulink、ModelSim以及

24、Quartus II設(shè)計仿真FIR的基本方法與步驟。 一、實驗?zāi)康囊弧嶒災(zāi)康?4 二、實驗原理二、實驗原理直接直接I型型5階階FIR濾波器濾波器信號流圖信號流圖( )(0) ( )(1) (1)(2) (2)(3) (3)(4) (4)(5) (5)h nhx nhx nhx nhx nhx nhx n45建立Simulink模型 三、實驗方案三、實驗方案46系統(tǒng)級仿真 三、實驗方案三、實驗方案可以看出設(shè)計的低通濾波器的濾波效果非常好47ModelSim波形仿真 三、實驗方案三、實驗方案使用ModelSim進行RTL仿真 48使用ModelSim進行RTL仿真 三、實驗方案三、實驗方案Mod

25、elSim模擬輸出結(jié)果 49使用Quatus II進行時序仿真 三、實驗方案三、實驗方案Quatus II時序仿真結(jié)果 501. 使用ModelSim進行功能仿真時，對于輸入輸出信號，在屬性對話框應(yīng)設(shè)置怎樣的參數(shù)參能較好的觀察模擬波形？2. 利用DSP Builder安裝路徑DSP Builderdesign examples demos Filters DA32中給出的32階固定系數(shù)FIR濾波器文件AltrFir32.mdl，利用各種信號源進行仿真測試，并對測試結(jié)果進行分析。（注：DAFIRDistributed Arithmetic FIR） 四、實驗思考題四、實驗思考題511.說明Mat

26、lab、DSP Builder、ModelSim和Quartus II間的關(guān)系。2.說明手動流程中能完成那幾個層次的方針，各有什么作用？3.根據(jù)以上實驗要求和實驗內(nèi)容，記錄并分析所以實驗結(jié)果。 五、實驗報告要求五、實驗報告要求528.5 基于基于DADA算法的算法的FIRFIR濾波器的設(shè)計濾波器的設(shè)計一、實驗?zāi)康囊?、實驗?zāi)康亩嶒炘矶?、實驗原理三、實驗方案三、實驗方案四、實驗思考題四、實驗思考題五、實驗報告要求五、實驗報告要求53學(xué)習(xí)分布式算法； 學(xué)習(xí)分布式算法應(yīng)用于FIR濾波器設(shè)計；進一步掌握Quartus II進行仿真的基本方法與步驟。 一、實驗?zāi)康囊弧嶒災(zāi)康?4 二、實驗原理二、實

27、驗原理 分布式算法算法（distributed arithmetic，DA）是一項重要的FPGA技術(shù)，廣泛應(yīng)用與乘積和中。 進一步假設(shè)系數(shù)cn是已知常數(shù)，xn是變量。無符號DA系統(tǒng)架設(shè)變量xn的表達式為： xn表示x的第n次采樣，內(nèi)積y可以表示為：11002( , )BNbbbnyf c n x n 10 2 , 0,1Bbbbbx nx nx n10, 0 01 1 .1 1Nnycxc n x ncxc xc Nx N55DA算法的主要特點是：算法的主要特點是：巧妙地利用ROM查找表將固定系數(shù)的乘-累加（multiply-accumulate，MAC）運算轉(zhuǎn)化為查表操作，運算速度不隨系數(shù)和

28、輸入數(shù)據(jù)位數(shù)的增加而降低，且相對直接實現(xiàn)乘法器而言在硬件規(guī)模上得到了極大的改善。分布式算法分布式算法 FIR實現(xiàn)實現(xiàn) 二、實驗原理二、實驗原理56對頂層文件VHDL代碼進行編譯、仿真，結(jié)果如下： 三、實驗方案三、實驗方案57 四、實驗思考題四、實驗思考題考慮有符號的DA FIR濾波器的實現(xiàn)方法。五、實驗報告要求五、實驗報告要求u 根據(jù)以上實驗原理和方案，掌握根據(jù)以上實驗原理和方案，掌握DA算法的應(yīng)用；算法的應(yīng)用；u 記錄并分析所有試驗結(jié)果，完成實驗報告記錄并分析所有試驗結(jié)果，完成實驗報告。 8.5 基于基于DADA算法的算法的FIRFIR濾波器的設(shè)計濾波器的設(shè)計588.6 直接直接IIII型型

29、IIRIIR數(shù)字濾波器設(shè)計數(shù)字濾波器設(shè)計一、實驗?zāi)康囊?、實驗?zāi)康亩?、實驗原理二、實驗原理三、實驗方案三、實驗方案四、實驗思考題四、實驗思考題五、實驗報告要求五、實驗報告要求59了解IIR數(shù)字濾波器的基本原理； 掌握基于DSP Builder的SOPC設(shè)計流程；學(xué)習(xí)使用Matlab/ Simulink、ModelSim以及Quartus II設(shè)計仿真IIR的基本方法與步驟。 一、實驗?zāi)康囊?、實驗?zāi)康?0 二、實驗原理二、實驗原理直接直接II型型4階階IIR濾波器濾波器信號流圖信號流圖 123412340.050.200.310.200.051 1.951.740.720.12zzzzH zzzz

30、z0011221,0.05;1.95,0.20;1.74,0.31;ababab 33440.72,0.20;0.12,0.05abab 61建立建立Simulink模型模型 三、實驗方案三、實驗方案62建立Simulink模型 三、實驗方案三、實驗方案63系統(tǒng)級仿真 三、實驗方案三、實驗方案設(shè)計的IIR濾波器的濾波效果非常好64ModelSim波形仿真波形仿真 三、實驗方案三、實驗方案使用ModelSim進行RTL仿真 65使用ModelSim進行RTL仿真 三、實驗方案三、實驗方案ModelSim模擬輸出模擬輸出 66使用Quatus II進行時序仿真 三、實驗方案三、實驗方案Quatus

31、 II時序仿真結(jié)果 67 四、實驗思考題四、實驗思考題簡述FIR與IIR濾波器的區(qū)別。五、實驗報告要求五、實驗報告要求u 完成一個完成一個4階級聯(lián)型階級聯(lián)型IIR濾波器的設(shè)計；濾波器的設(shè)計；u 根據(jù)設(shè)計原理和方案，設(shè)置模型中各模塊參數(shù)；根據(jù)設(shè)計原理和方案，設(shè)置模型中各模塊參數(shù)；u 記錄并分析所有試驗結(jié)果，完成實驗報告記錄并分析所有試驗結(jié)果，完成實驗報告。 8.6 直接直接IIII型的型的IIRIIR濾波器的設(shè)計濾波器的設(shè)計688.7 預(yù)先考慮算法并行預(yù)先考慮算法并行IIRIR數(shù)字濾波器設(shè)計數(shù)字濾波器設(shè)計一、實驗?zāi)康囊?、實驗?zāi)康亩?、實驗原理二、實驗原理三、實驗方案三、實驗方案四、實驗思考題四、實

32、驗思考題五、實驗報告要求五、實驗報告要求69了解有耗積分器的基本原理； 掌握IIR系統(tǒng)的差分方程；學(xué)習(xí)預(yù)先考慮算法并行IIR濾波器的設(shè)計方法。 一、實驗?zāi)康囊?、實驗?zāi)康?0 二、實驗原理二、實驗原理有耗積分器有耗積分器31 4y ny nx n預(yù)先考慮算預(yù)先考慮算法的有耗積法的有耗積分器分器2211 1y nay nbx na y nabx nbx n71 二、實驗原理二、實驗原理兩通道并行兩通道并行IIR濾波器濾波器22222 2 2122121212 yka ykaxkxky nyka ykaxkxk72預(yù)先考慮算法的并行IIR濾波器實現(xiàn)的頂層文件VHDL代碼，進行綜合編譯，建立仿真文件，

33、設(shè)置仿真參數(shù)，查看仿真結(jié)果 三、實驗方案三、實驗方案并行并行IIR濾濾波器對脈沖波器對脈沖1000響應(yīng)的響應(yīng)的VHDL仿真仿真 73 三、實驗方案三、實驗方案并行并行IIR濾波器對階躍濾波器對階躍100響應(yīng)的響應(yīng)的VHDL仿真仿真 74應(yīng)用Matlab/DSP Builder集合Simulink其他庫中的元件，建立有耗積分器的模型。 三、實驗方案三、實驗方案75分別選擇脈沖和階躍激勵，設(shè)置與實驗方案對應(yīng)的參數(shù)，進行仿真，查看系統(tǒng)級仿真結(jié)果。 三、實驗方案三、實驗方案脈沖響應(yīng) 階躍響應(yīng)76 四、實驗思考題四、實驗思考題簡述并行實現(xiàn)IIR濾波器的優(yōu)點與缺點。五、實驗報告要求五、實驗報告要求u 根據(jù)以上原理和方案，驗證有耗積分器和預(yù)先考根據(jù)以上原理和方案，驗證有耗積分器和預(yù)先考慮的有耗積分器算法速度的差別；慮的有耗積分器算法速度的差別；u 記錄并分析所有試驗結(jié)果，完成實驗報告記錄并分析所有試驗結(jié)果，完成實驗報告。 8.7 預(yù)先考慮算法并行預(yù)