頻率特性測試講座

1、控制系統(tǒng)頻率特性測試東南大學無線電系東南大學無線電系束海泉束海泉TEL:85121052E-mail: 控制系統(tǒng)的數(shù)學描述 微分方程 傳遞函數(shù) 狀態(tài)方程一個簡單機電系統(tǒng)的數(shù)學模型222(1) (2)375 ; eMeMdIudtGD dnMdtEMECnMCInC CdnR dnndtL dtLGDIREL將反電勢 和轉(zhuǎn)矩 用轉(zhuǎn)速和電流變3753+量表示：可得到以轉(zhuǎn)速 為變量的電動機的二階微分方程+:電壓平衡方程轉(zhuǎn)矩平衡方程22(3)MCuLGDya ybu75 1 y+a系統(tǒng)的外部描述,表現(xiàn)為輸入輸出之間的微分方程系統(tǒng),本例為二階方程.(3)若采用系統(tǒng)的兩個變量 電流 和 轉(zhuǎn)速 I, n 來

2、描述,則為二元一階方程組 (1) (2)上述兩個變量為系統(tǒng)的 狀態(tài)變量111122122)00(,nI,naaaa由兩個一階方程構(gòu)成的方程組的解由系數(shù)矩陣決定:以實現(xiàn)各變量之間的,以方便實現(xiàn)對各個變量的單獨控制.(1),(2)解耦通過選擇本例中為使對角矩陣成為狀態(tài)變量實現(xiàn)解耦后系統(tǒng)的狀態(tài)變量圖微分方程的時間解微分方程的時間解系統(tǒng)的 時域分析 測量方法： 沖擊響應 階躍響應 斜坡響應 脈沖響應階躍響應斜坡 積分 微分 響應 積分 微分隨動系統(tǒng)的時間響應一階 二階系統(tǒng)時域響應的評價指標 上升時間 峰值時間 超調(diào)量 調(diào)節(jié)時間 穩(wěn)態(tài)誤差 阻尼 振蕩 頻率特性頻率特性與穩(wěn)定性幅值裕度和相位裕度頻率特性與

3、傳遞函數(shù)的關(guān)系( )( )A()HH sj頻率特性可以用儀器測試獲得頻率特性可以用儀器測試獲得電路系統(tǒng)和機電系統(tǒng)電路系統(tǒng)和機電系統(tǒng)頻率特性的測試方法頻率特性的測試方法-系統(tǒng)外部參數(shù)的描述方法系統(tǒng)外部參數(shù)的描述方法 瞬態(tài)測試法 沖擊響應測試分析 穩(wěn)態(tài)測試法 點頻，掃頻測試頻率特性測試頻率特性測試東南大學無線電系束海泉Tel:83792479Email: 頻率特性測試的知識準備頻率特性測試的知識準備制作頻率特性測試儀需要準備的知識可分為下述兩類：制作頻率特性測試儀需要準備的知識可分為下述兩類：一，理解網(wǎng)絡(luò)頻率特性的概念，理論，力求了解較多的頻率特性測試方一，理解網(wǎng)絡(luò)頻率特性的概念，理論，力求了解較

4、多的頻率特性測試方法，各種方法的特點和它們適用的頻率范圍和適應對象。有關(guān)知識可參法，各種方法的特點和它們適用的頻率范圍和適應對象。有關(guān)知識可參考電路分析和信號與系統(tǒng)類的書藉。考電路分析和信號與系統(tǒng)類的書藉。二，從電子工程技術(shù)方面，需要了解頻率特性測試方法和頻率特性測試二，從電子工程技術(shù)方面，需要了解頻率特性測試方法和頻率特性測試儀的有關(guān)知識，如頻率逐點步進測試和掃頻法測試的具體方法步驟，所儀的有關(guān)知識，如頻率逐點步進測試和掃頻法測試的具體方法步驟，所需要的儀器設(shè)備，專用的頻率特性測試儀，如網(wǎng)絡(luò)分析儀和掃頻儀的功需要的儀器設(shè)備，專用的頻率特性測試儀，如網(wǎng)絡(luò)分析儀和掃頻儀的功能，種類，特點，方案構(gòu)

5、成，主要性能指標等。用于不同頻率范圍的頻能，種類，特點，方案構(gòu)成，主要性能指標等。用于不同頻率范圍的頻率特性測試儀，其實施方案往往大不相同。率特性測試儀，其實施方案往往大不相同。 掃頻儀和網(wǎng)絡(luò)分析儀是專門用于網(wǎng)絡(luò)頻率特性分析的儀器，掃頻信掃頻儀和網(wǎng)絡(luò)分析儀是專門用于網(wǎng)絡(luò)頻率特性分析的儀器，掃頻信號源和頻率合成信號源是其中的關(guān)鍵技術(shù)。號源和頻率合成信號源是其中的關(guān)鍵技術(shù)。頻率特性的概念及應用頻率特性的概念及應用 電路系統(tǒng)的性能描述 時域 頻域 內(nèi)部狀態(tài)的描述-電路定律 性能的外部描述-信號與系統(tǒng)理論頻率特性的概念 頻率特性是以頻率為變量描述系統(tǒng)特性的一種圖示方法。頻率特性測試儀用于系統(tǒng)的頻率特性

6、測試。頻率特性測試方法是一種獲得網(wǎng)絡(luò)頻率特性的實驗方法。我們知道，當網(wǎng)絡(luò)系統(tǒng)的電路結(jié)構(gòu)和電路中的元件參數(shù)已知時，可以根據(jù)電路分析的方法，求得電路中各個狀態(tài)變量，獲得關(guān)于電路系統(tǒng)的完整信息。而在很多情況下，無法知道電路的詳細結(jié)構(gòu)，或無法獲得電路中各個元件的準確參數(shù)，即所要分析的電路系統(tǒng)是屬于“黑箱”或“灰箱”問題。 對于單輸入單輸出的二端口網(wǎng)絡(luò)系統(tǒng)，可以通過傳輸特性和反射特性來描述，對于低頻電路網(wǎng)絡(luò)，我們只關(guān)心電路系統(tǒng)的傳輸特性，它可以用傳遞函數(shù)H(s)來描述，系統(tǒng)的傳遞函數(shù)H(s)可以通過輸入和零狀態(tài)響應輸出來求得，無需知道網(wǎng)絡(luò)內(nèi)部結(jié)構(gòu)和參數(shù)等信息。實際上，我們只需考察s沿軸變化時的H(j)，

7、這就是系統(tǒng)的頻率特性,它是H(s)的一種以頻率為變量的圖形描述方法，有著明顯的物理意義,是實際中應用最多的系統(tǒng)特性的表示形式。 由于采用這種描述時，無須知道網(wǎng)絡(luò)內(nèi)部結(jié)構(gòu)和參數(shù)等信息，只需知道系統(tǒng)的輸入與輸出，而系統(tǒng)的輸入輸出又是可以通過測量來得到的，因而頻率特性H(j)有著重要的理論和實用價值，在工程實踐和科學實驗中都有著廣泛的應用。 通過測量網(wǎng)絡(luò)的輸入和輸出經(jīng)計算得到網(wǎng)絡(luò)的H(j)的方法，就是獲得頻率特性的實驗測試方法。頻率特性測試儀即為用于頻率特性測試的儀器。 頻率特性H(j)又稱為頻率響應或簡稱為頻響函數(shù)，它是個復數(shù)，由幅值和相位兩部分構(gòu)成，分別稱為幅頻特性和相頻特性.在很多情況下，只需

8、要測量幅頻特性。對于高頻網(wǎng)絡(luò)，有時還要測試它的反射特性。 從頻段上分，有高頻，低頻的分析儀。聲和振動以及結(jié)構(gòu)分析等，屬低頻。 自動控制系統(tǒng)的分析領(lǐng)域?qū)俚皖l?？捎玫皖l的頻率特性分析儀測試。亦有專門的用于系統(tǒng)特性分析的儀器。如很多電子儀器公司制造的動態(tài)分析儀。動態(tài)分析儀。外部模型電路系統(tǒng)的頻率特性測試-系統(tǒng)性能的外部描述方法-一種測試測量的實驗方法 頻率特性與其他描述的關(guān)系 頻率特性的測試方法 時域測量-動態(tài)測試法 頻域測量-穩(wěn)態(tài)測試法頻率特性的兩種測試方法 一，沖激響應測試法系統(tǒng)的傳遞函數(shù)H(s)定義為零狀態(tài)響應函數(shù)R(s)與激勵函數(shù)E(s)之比 H(s)R(s)和E(s)分別是時域中的零狀態(tài)響

9、應函數(shù)r(t) 和激勵函數(shù)e(t)的拉氏變換式，H(s)是系統(tǒng)特性在復頻域中的表述形式。當s= j時，R(j)和E(j)分別是響應和激勵的傅立葉變換式，H(j)即是系統(tǒng)特性在頻域中的表述形式，即頻率特性。實際應用中，經(jīng)常將H(j)表示為幅頻特性和相頻特性兩個部分H(j)= H(j)e模量H(j)為其幅頻特性，相角() 為相頻特性。圖6。1中，輸入激勵信號為e(t)，輸出響應為r(t)，可以按下式計算： H(j)=R(j)/E(j)其中，R(j)和E(j)分別為網(wǎng)絡(luò)輸出信號r(t)和輸入信號e(t)的傅立葉變換。當輸入激勵為單位沖激函數(shù)(t)，輸出為系統(tǒng)的單位沖激響應h(t)，上式中E(j)1，

10、于是H(j)= ( )j th t edtDDS用于掃頻測量直接數(shù)字頻率合成技術(shù)(DDS)東南大學 無線電系束海泉Tel: 83792479比賽中用到的波形發(fā)生器 波形是信息和能量的載體,它無處不在. 歷來的賽題中,絕大部分都直接和間接地與波形發(fā)生器有關(guān).例如:1,要求制作一個信號源如第二屆的”實用信號源的設(shè)計和制作”,第六屆的”射頻振蕩器制作”,第五屆的“波形發(fā)生器”等2,賽題中,需要用到信號源如數(shù)據(jù)采集,無線電接收,元件參數(shù)測試儀,頻率計,頻率特性測試儀等. DDS技術(shù)是一種先進的波形產(chǎn)生技術(shù),已經(jīng)在實際中獲得廣泛應用,在比賽中也應該優(yōu)先考慮采用.頻率綜合技術(shù)概述頻率可變的振蕩源 通過改變

11、R,L,C元件參數(shù)改變正弦振蕩的頻率 通過改變充放電電流改變振蕩頻率 改變R 改變L 改變C 改變電流壓控振蕩器VCO 用斜波掃描電壓(流)控制產(chǎn)生掃頻振蕩器 用于頻率穩(wěn)定度和精度儀器不高的場合頻率合成技術(shù) 間接合成法-鎖相環(huán) PLL 直接模擬合成法(早期的直接合成法)-通過模擬電路實現(xiàn)多級的連續(xù)混頻混頻 分頻分頻,獲得很小的頻率步進,電路復雜,不易集成 直接數(shù)字合成法-DDSVCO-用電壓用電壓(流流)控制振蕩頻率控制振蕩頻率改變改變R改變改變L改變改變C改變電流改變電流頻率綜合技術(shù)概述頻率綜合技術(shù)概述 開環(huán)VCO的頻率穩(wěn)定度和頻率精度較低 PLL使輸出頻率的穩(wěn)定度和精度,接近參考振蕩源(通

12、常用晶振)PLL框圖如下框圖如下:PLL的構(gòu)成在反饋環(huán)路中插入頻率運算功能在反饋環(huán)路中插入頻率運算功能, ,即可即可改變改變PLLPLL的輸出的輸出頻率頻率. .有三種頻率運算方式有三種頻率運算方式: : 倍頻倍頻 分頻分頻 混頻混頻分別進行頻率的分別進行頻率的 , , , 運算運算上述運算由模擬和數(shù)字電路混合實現(xiàn)上述運算由模擬和數(shù)字電路混合實現(xiàn), , 由由數(shù)字鑒相器數(shù)字鑒相器, ,數(shù)字分頻器數(shù)字分頻器, ,壓控振蕩器壓控振蕩器和和模擬環(huán)路模擬環(huán)路濾波器濾波器組成組成. .輸出頻率分別為參考頻率的輸出頻率分別為參考頻率的 N N倍倍, 1/N, , 1/N, F FL LorfNf1orffN

13、12orrfffPLL為了使輸出頻率有為了使輸出頻率有更高的分辨率更高的分辨率,常用到多常用到多環(huán)頻率合成和小數(shù)分頻等技術(shù)環(huán)頻率合成和小數(shù)分頻等技術(shù).隨著頻率分辨率的提高隨著頻率分辨率的提高,PLL的鎖定時間也的鎖定時間也越長越長,頻率變化越頻率變化越慢慢.DDS 1971年,由J.Tierney 和C.M.Tader 等人在 “A Digital Frequency Synthesizer”一文中首次提出了DDS的概念, DDS或DDFS 是 Direct Digital Frequency Synthesis 的簡稱 通常將此視為通常將此視為第三代第三代頻率合成技術(shù)頻率合成技術(shù). . 它突

14、破了前兩種頻率合成法的原理它突破了前兩種頻率合成法的原理, ,從從”相位相位”的概念的概念出發(fā)進行頻率合成出發(fā)進行頻率合成. . 這種方法不僅可以產(chǎn)生不同頻率的正弦波這種方法不僅可以產(chǎn)生不同頻率的正弦波, ,而且可以控而且可以控制波形的制波形的初始相位初始相位. . 還可以用還可以用DDSDDS方法產(chǎn)生方法產(chǎn)生任意波形任意波形(AWG)(AWG)DDS原理工作過程為: 1, 將存于數(shù)表中的數(shù)字波形,經(jīng)數(shù)模轉(zhuǎn)換器D/A,形成模擬量波形.2, 兩種方法可以改變輸出信號的頻率: (1),改變查表尋址的時鐘CLOCK的頻率頻率, 可以改變輸出波形的頻率. (2), 改變尋址的步長步長來改變輸出信號的頻

15、率.DDS即采用此法. 步長即為對數(shù)字波形查表的相位增量.由累加器對相位增量進行累加, 累加器的值作為查表地址.3, D/A輸出的階梯形波形,經(jīng)低通(帶通)濾波濾波,成為質(zhì)量符合需要的模擬波形模擬波形.累加器的工作示意圖 設(shè)相位累加器的位寬為2N, Sin表的大小為2p,累加器的高P位用于尋址Sin表.時鐘Clock的頻率為fc, 若累加器按步進為1地累加直至溢出一遍的頻率為若以M點為步長,產(chǎn)生的信號頻率為M稱為頻率控制字2coutNMff2Noutcff該DDS系統(tǒng)的核心是相位累加器，它由一個加法器和一個位相位寄存器組成，每來一個時鐘，相位寄存器以步長增加，相位寄存器的輸出與相位控制字相加，

16、然后輸入到正弦查詢表地址上。正弦查詢表包含一個周期正弦波的數(shù)字幅度信息，每個地址對應正弦波中 0360o 范圍的一個相位點。查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號，驅(qū)動DAC，輸出模擬量。相位寄存器每經(jīng)過2N/M 個 fc 時鐘后回到初始狀態(tài)，相應地正弦查詢表經(jīng)過一個循環(huán)回到初始位置，整個DDS系統(tǒng)輸出一個正弦波。輸出正弦波周期為頻率為頻率控制字與輸出信號頻率和參考時鐘頻率之間的關(guān)系為：其中N是相位累加器的字長。頻率控制字與輸出信號頻率成正比。由取樣定理，所產(chǎn)生的信號頻率不能超過時鐘頻率的一半，在實際運用中，為了保證信號的輸出質(zhì)量，輸出頻率不要高于時鐘頻率的33%,以避免混疊或

17、諧波落入有用輸出頻帶內(nèi)。在圖中，相位累加器輸出位并不全部加到查詢表，而要截斷。相位截斷減小了查詢表長度，但并不影響頻率分辨率，對最終輸出僅增加一個很小的相位噪聲。DAC分辨率一般比查詢表長度小24位。 MTTNco2 cNoutffM)2(120NM 2coutNMff通常用頻率增量來表示頻率合成器的分辨率，DDS的最小分辨率為這個增量也就是最低的合成頻率。最高的合成頻率受奈奎斯特抽樣定理的限制，所以有與PLL不同,DDS的輸出頻率可以瞬時地改變,即可以實現(xiàn)跳頻，這是DDS的一個突出優(yōu)點，用于掃頻測量和數(shù)字通訊中，十分方便。2max0cff Ncff2minDDS 這種技術(shù)的實現(xiàn)依賴于高速數(shù)字

18、電路的產(chǎn)生，目前，這種技術(shù)的實現(xiàn)依賴于高速數(shù)字電路的產(chǎn)生，目前，其工作其工作速度主要受速度主要受D/A變換器的限制。變換器的限制。利用正弦信號的利用正弦信號的相位與時間呈線性關(guān)系的特性，通過查表的方式得到信相位與時間呈線性關(guān)系的特性，通過查表的方式得到信號的瞬時幅值，從而實現(xiàn)頻率合成。號的瞬時幅值，從而實現(xiàn)頻率合成。 DDS具有超寬的相對寬帶，超高的捷變速率，超細具有超寬的相對寬帶，超高的捷變速率，超細的分辨率以及相位的連續(xù)性，可編程全數(shù)字化，以及可的分辨率以及相位的連續(xù)性，可編程全數(shù)字化，以及可方便實現(xiàn)各種調(diào)制等優(yōu)越性能。方便實現(xiàn)各種調(diào)制等優(yōu)越性能。 但存在但存在雜散大雜散大的缺點，限于數(shù)字

19、電路的工作速度的缺點，限于數(shù)字電路的工作速度,DDS的頻率上限目前還只能達到的頻率上限目前還只能達到數(shù)百兆數(shù)百兆,限制了在某些限制了在某些領(lǐng)域的應用領(lǐng)域的應用。AD9830芯片特性芯片特性+5V電壓供電50MHz頻率片內(nèi)正弦查詢表片內(nèi)10位數(shù)模轉(zhuǎn)換器并行數(shù)據(jù)接口掉電功能選擇250mW功耗48引腳薄方扁封裝（TQFP）DDS的信號質(zhì)量分析的信號質(zhì)量分析取樣系統(tǒng)信號的頻譜鏡像頻率分量為鏡像頻率分量為60dB，而其他各種雜散分量，而其他各種雜散分量分布在很寬的頻帶上，其幅值遠小于鏡像頻率分量。分布在很寬的頻帶上，其幅值遠小于鏡像頻率分量。D/A之后用的低通濾波器可用來濾去鏡像頻率分量，之后用的低通濾

20、波器可用來濾去鏡像頻率分量，諧波分量和帶外雜散分量。第一個鏡像頻率分量諧波分量和帶外雜散分量。第一個鏡像頻率分量最靠近信號頻率，且幅度最大，實際應用時，最靠近信號頻率，且幅度最大，實際應用時，應盡量提高采樣時鐘頻率，使該分量遠離低通應盡量提高采樣時鐘頻率，使該分量遠離低通濾波器的帶寬濾波器的帶寬,以減少低通濾波器的制作難度。以減少低通濾波器的制作難度。 DDS的信號質(zhì)量分析的信號質(zhì)量分析 DDS信號源的性能指標：1, 頻率穩(wěn)定度頻率穩(wěn)定度，等同于其時鈡信號的穩(wěn)定度。2, 頻率的值的精度頻率的值的精度，決定于DDS的相位分辨率。即由DDS的相位累加器的字寬和ROM函數(shù)表決定。本題要求頻率按10H

21、z步進，頻率值的誤差應遠小于10Hz。DDS可達到很高的頻率分辨率。3, 失真與雜波失真與雜波：可用輸出頻率的正弦波能量與其他各種頻率成分的比值來描述。失真與雜波的成分可分為以下幾個部分：，采樣信號的鏡像頻率分量，采樣信號的鏡像頻率分量。DDS信號是由正弦波的離散采樣值的數(shù)字量經(jīng)D/A轉(zhuǎn)換為階梯形的模擬波形的，當時鐘頻率為，輸出正弦波的頻率為時，存在著以采樣頻率為折疊頻率的一系列鏡像頻率分量，這些鏡像頻率值為n它們的幅度沿Sin(x)/x包絡(luò)滾降。其輸出信號的頻譜如圖6。19所示。 D/A的字寬決定了它的分辨率，它所決定的雜散噪聲分量的字寬決定了它的分辨率，它所決定的雜散噪聲分量，滿量程時，對

22、信號的信噪比影響可表示為 S/D+N =6.02B+1.76 dB其中B為D/A的字寬，對于10位的D/A，信噪比可達到60dB以上。 增加D/A的位數(shù)，可以減少波形的幅值離散噪聲。另外，采用過采樣技術(shù)，即大幅度增加每個周期中的樣點數(shù)（提高時鐘頻率），也可以降低該類噪聲。過采樣方法使量化噪聲的能量分散到更寬的頻帶，因而提高了信號頻帶內(nèi)的信噪比。 相位累加器截斷造成的雜波相位累加器截斷造成的雜波。這是由正弦波的ROM表樣點數(shù)有限而造成的。通過提高時鐘頻率或采用插值的方法增加每個周期中的點數(shù)（過采樣），可以減少這些雜波分量。 D/A轉(zhuǎn)換器的各種非線性誤差形成的雜散頻率分量轉(zhuǎn)換器的各種非線性誤差形成

23、的雜散頻率分量，其中包括諧波頻率分量，它們在N頻率處。這些雜波分量的幅度較小。，其他雜散分量，包括時鐘泄漏，時鐘相位噪聲的影響，其他雜散分量，包括時鐘泄漏，時鐘相位噪聲的影響等。 D/A后面的低通濾波器可以濾去鏡像頻率分量和諧波分量，可以濾去帶外的高頻雜散分量，但是，無法濾去落在低通帶內(nèi)的雜散分量。DDS的信號質(zhì)量分析的信號質(zhì)量分析 最高電壓雜散信號fspur出現(xiàn)在頻譜f = fc - f0 時，它限制著輸出頻率范圍的上限。最大雜散信號邊帶與信號功率之比為 滿量程時，對信號的信噪比影響可表示為00000sin)(sin)()(fffffffffPfPccccspurdBBNDS76. 102.

24、 6其中最主要的是相位截斷誤差帶來的噪聲其中最主要的是相位截斷誤差帶來的噪聲三個噪聲,都是加性噪聲DDS的優(yōu)點與不足（1）輸出頻率相對帶寬較寬輸出頻率帶寬為50%fs（理論值）。但考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到40%fs。（2）頻率轉(zhuǎn)換時間短DDS是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時間極短。事實上，在DDS的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實現(xiàn)頻率的轉(zhuǎn)換。因此，頻率時間等于頻率控制字的傳輸，也就是一個時鐘周期的時間。時鐘頻率越高，轉(zhuǎn)換時間越短。DDS的頻率轉(zhuǎn)換時間可達納秒數(shù)量級，

25、比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。（3）頻率分辨率極高若時鐘fs的頻率不變，DDS的頻率分辨率就是則相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級，許多小于1mHz甚至更小。（4）相位變化連續(xù)改變DDS輸出頻率，實際上改變的每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。（5）輸出波形的靈活性只要在DDS內(nèi)部加上相應控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號。另

26、外，只要在DDS的波形存儲器存放不同波形數(shù)據(jù)，就可以實現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當DDS的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。優(yōu)點（6）其他優(yōu)點由于DDS中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當靈活，因此性價比極高。DDS也有局限性，主要表現(xiàn)在： （1）輸出頻帶范圍有限由于DDS內(nèi)部DAC和波形存儲器（ROM）的工作速度限制，使得DDS輸出的最高頻有限。目前市場上采用CMOS、TTL、ECL工藝制作的DDS工習片，工作頻率一般在幾十MHz至400MHz左右。采用GaAs工藝的DDS芯

27、片工作頻率可達2GHz左右。 （2）輸出雜散大由于DDS采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來源主要有三個：相位累加器相位舍位誤差造成的雜散；幅度量化誤差（由存儲器有限字長引起）造成的雜散和DAC非理想特性造成的雜散。目前DDS芯片的生產(chǎn)公司 Qualcomm公司 單片電路。Q2220、Q2230、Q2334、Q2240、Q2368， 其中Q2368的時鐘頻率為130MHz，分辨率為0.03Hz，雜散控制為-76dBc，變頻時間為0.1s; Sciteg ADS-431, 1.6GHz,分辨率1Hz,雜散-45dB,可正交輸出 Stanford Micro Linear公司Micro Li

28、near公司電壓事業(yè)部生產(chǎn)的幾種低頻DDS產(chǎn)品ML2035特性：（1）輸出頻率為直流到25kHz，在時鐘輸入為12.352MHz野外頻率分辨率可達到1.5Hz（-0.75+0.75Hz），輸出正弦波信號的峰-峰值為Vcc；（2）高度集成化，無需或僅需極少的外接元件支持，自帶312MHz晶體振蕩電路；（3）兼容的3線SPI串行輸入口，帶雙緩沖，能方便地配合單片機使用；（4）增益誤差和總諧波失真很低。ML2035生成的頻率較低（025kHz），一般應用于一些需產(chǎn)生的頻率為工頻和音頻的場合。如用2片ML2035產(chǎn)生多頻互控信號，并與AMS3104（多頻接收芯片）或ML2031/2032（音頻檢波器）

29、配合，制作通信系統(tǒng)中的收發(fā)電路等。ML2037是新一代低頻正弦波DDS單片電路，生成的最高頻可達500kHz。AD公司的產(chǎn)品型 號最大工作(MHz)工作電壓（V）最大功耗（mw)備 注AD9832253.3/5120小型封裝，串行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD9831253.3/5120低電壓，經(jīng)濟，內(nèi)置D/A轉(zhuǎn)換器。AD9833252.55.52010個管腳的uSOIC封裝。AD9834502.55.52520個管腳的TSSOP封裝并內(nèi)置比較器。AD9835505200經(jīng)濟，小型封裝，串行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD9830505300經(jīng)濟，并行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD98501253.3

30、/5480內(nèi)置比較器和D/A轉(zhuǎn)換器。AD98531653.3/51150可編程數(shù)字QPSK/16-QAM調(diào)制器。AD98511803/3.3/550內(nèi)置比較器、D/A轉(zhuǎn)換器和時鐘6倍頻器。AD98523003.31200內(nèi)置12位的D/A轉(zhuǎn)換器、高速比較器、線性調(diào)頻和可編程參考時鐘倍頻器。AD98543003.31200內(nèi)置12位兩路正交D/A轉(zhuǎn)換器、高速比較器和可編程參考時鐘倍頻器。AD985810003.32000內(nèi)置10位的D/A轉(zhuǎn)換器、150MHz相頻檢測器、充電汞和2GHz混頻器。AD公司的產(chǎn)品AD9859 400 MSPS 10-Bit DAC 1.8 V CMOS Direct

31、Digital SynthesizerAD9951 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital SynthesizerAD9952 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital Synthesizer with High Speed ComparatorAD9953 400 MSPS 14-Bit DAC 1.8 V CMOS Direct Digital Synthesizer with 1024x32 RAMAD9954 400 MSPS 14-Bit DAC 1.8V CMOS Direct D

32、igital Synthesizer with 1024x32 RAM, Linear Sweep Block, And High Speed Comparator實現(xiàn)實現(xiàn)DDS的幾種技術(shù)方案的幾種技術(shù)方案1, 采用高性能DDS單片電路的解決方案2, 采用分立IC電路系統(tǒng)實現(xiàn),一般有 CPU,RAM,ROM,D/A,CPLD,模擬濾波器等 組成3, CPLD,FPGA實現(xiàn)濾波器的設(shè)計的討論濾波器的設(shè)計的討論 采用低通還是帶通? 要不要采用跟蹤濾波?用Max+plusII設(shè)計DDS系統(tǒng)數(shù)字部分最簡單的方法是采用原理圖輸入。相位累加器調(diào)用lmp_add_sub加減法器模擬，相位累加器的好壞將直接影

33、響到整個系統(tǒng)的速度，采用流水線技術(shù)能大幅度地提升速度。波形存儲器（ROM）通過調(diào)用lpm_rom元件實現(xiàn)，其LPM_FILE的值*.mif是一個存放波形幅值的文件。波形存儲器設(shè)計主要考慮的問題是其容量的大小，利用波形幅值的奇、偶對稱特性，可以節(jié)省3/4的資源，這是非常可觀的。為了進一步優(yōu)化速度的設(shè)計，可以選擇菜單Assign|Globan Project Logic Synthesis的選項Optimize10（速度），并設(shè)定Global Project Logic Synthesis Style為FAST，經(jīng)寄存器性能分析最高頻率達到100MHz以上。用FPGA實現(xiàn)的DDS能工用在如此之高的

34、頻率主要依賴于FPGA先進的結(jié)構(gòu)特點。DDS參考設(shè)計采用QuartusII是Altera近幾年來推出的新一代可編程邏輯器件 Quicklogic提供部分源文件是Quicklogic 專用文件 采用采用FPGA設(shè)計成的設(shè)計成的DDS數(shù)控振蕩器數(shù)控振蕩器NCO(輸出為數(shù)字波形輸出為數(shù)字波形,須外加須外加D/A)Verilog設(shè)計的代碼文件和其他文件include romtab.vinclude claadd8s.vinclude loadfw.vinclude loadpw.vinclude sinlup.vinclude phasea.vinclude phasemod.vinclude png

35、en.v/* * * * * Project Name : DDS * * Author : Daniel J. Morelli * Creation Date : 03/04/96 21:51:00 * Version Number : 1.0 * * Revision History : * * Date Initials Modification * * * Description : * * This is the top level of the Direct Digital Synthesizer * * */ module dds(RESETN,/ global resetPNC

36、LK,/ PN generator clockSYSCLK,/ system clockFREQWORD,/ input frequency word from external pinsFWWRN,/ low asserted frequency word write strobePHASEWORD,/ input phase word from external pinsPWWRN,/ low asserted frequency word write strobeIDATA,/ I axis dataQDATA,/ Q axis dataCOS,/ digital cos outputS

37、IN,/ digital sin outputMCOS,/ modulated digital cos outputMSIN,/ modulated digital sin outputDACCLK,/ DAC clock to signal when to load DDS sin valueDACOUT);/ DAC output of sin wave/ Port typesinput SYSCLK, PNCLK, RESETN, FWWRN, PWWRN;input31:0 FREQWORD;input7:0 PHASEWORD;output DACCLK, COS, SIN, MCO

38、S, MSIN, IDATA, QDATA;output7:0 DACOUT;wire31:0 syncfreq;/synchronous frequency wordwire7:0syncphswd;/synchronous phase wordwire7:0 phase;/ phase output from phase accumulatorwire7:0modphase;/ modulated phase value after phase mod block/ design architectureassign DACCLK = SYSCLK;/-/ this module is n

39、ot part of the NCO/ this module is used to generate random data/ to modulate the NCO output/- pngen U_pngen(RESETN,/ global resetPNCLK,/ PN generator clockIDATA,/ I axis dataQDATA);/ Q axis data/- loadfw U_loadfw(RESETN,/ global resetSYSCLK,/ system clockFREQWORD,/ input frequency word from external

40、 pinsFWWRN,/ low asserted frequency word write strobesyncfreq);/ synchronous frequency word loadpw U_loadpw(RESETN,/ global resetSYSCLK,/ system clockPHASEWORD,/ input phase word from external pinsPWWRN,/ low asserted frequency word write strobesyncphswd);/ synchronous phase word phasea U_phasea(SYS

41、CLK,/ system clock inputRESETN,/ global resetsyncfreq,/ synchronous frequency wordCOS,/ digital cos outputSIN,/ digital sin outputphase);/ 8 bit quantized phase output phasemod U_phasemod (SYSCLK,/ system clock inputRESETN,/ global resetsyncphswd,/ synchronous phase wordphase,/ 8 bit quantized phase

42、 valueMCOS,/ modulated digital cos outputMSIN,/ modulated digital sin outputmodphase);/ modulated phase output sinlup U_sinlup (SYSCLK,/ system clock inputRESETN,/ global resetmodphase,/ modulated phase outputDACOUT);/ DAC output of sin waveendmodule關(guān)于DDS集成電路芯片高速實時信號生成目前高速實時信號生成的熱點問題是直接數(shù)字信號生成（DDS），其基本結(jié)構(gòu)可以分為相位累加型DDS和數(shù)據(jù)存儲型DDS。(1)數(shù)據(jù)存儲型DDS這種DDS芯片把要產(chǎn)生的信號波形存儲于數(shù)據(jù)存儲器，之后以一定的時鐘速率將數(shù)據(jù)讀出后送DAC芯片，經(jīng)低通濾波產(chǎn)生所需的信號波形。其最大的優(yōu)點是信號產(chǎn)生靈活，可以產(chǎn)生任意波形。問題是波形時間長度受存儲量限制。(2)相位累加型DDS(如圖4)這種DDS芯片采用相位累加器和正弦查找表的方法，可以通過數(shù)字控制生成正弦信號、線性調(diào)頻信號、相位編碼信號等多種信號形式，信號時間長度不受限制，因此是目前DDS芯片中的常用類型。其主要問題是只能產(chǎn)生某些特定類型的信號，不能產(chǎn)生