SarADC原理--ADC從0開始學(xué)

1、逐次逼近型ADC 基本思路：生成一個數(shù)字量，經(jīng)DA轉(zhuǎn)化為電壓模擬信號，與輸入電壓比較高低。兩者不相等則調(diào)整生成數(shù)字量，直至兩個模擬電壓相等或逼近，該數(shù)字量為最后ADC轉(zhuǎn)換結(jié)果。 功能模塊 1.觸發(fā)器 2.電壓比較器 3.DA轉(zhuǎn)換器 4.寄存器 5.時序分配器RS觸發(fā)器：R輸入端只能使觸發(fā)器處于Q=0的狀態(tài)，S端只能使觸發(fā)器處于Q=1的狀態(tài)。D觸發(fā)器:只在時鐘CP觸發(fā)下數(shù)據(jù)才由輸入端D傳輸?shù)捷敵龆薗;無CP時狀態(tài)不變，即鎖存前一次數(shù)據(jù)寄存器：由D觸發(fā)器構(gòu)成，記憶最后比較結(jié)果主從JKFF功能表JKFF符號電壓比較器反相端電壓高于同相端，輸出低電平0；同相端高于反相端，輸出高電平1DA轉(zhuǎn)換器:把二進(jìn)

2、制數(shù)碼轉(zhuǎn)換成電壓模擬量輸出權(quán)電阻型DAC非門：輸入高電平（邏輯1）輸出低電平（邏輯0），輸入端低電平時輸出端高電平。反相。時序分配器工作過程 UREF=8V,UI=5.99V CP0: QDQCQBQA=1000,UREF=4VUI,J=0,K=1;D2=0; CP2: QDQCQBQA=1010,UREF=5VUI,J=1,K=0;D1=1; CP3: QDQCQBQA=1011,UREF=5.5VUI,J=1,K=0.D0=1. CP4:4個DFF檢測到CP4的上升沿，將1011保存并輸出到Q端. 電容式DAC包括一個由N個按照二進(jìn)制加權(quán)排列的電容和一個“空LSB”電容組成的陣列。包含采樣

3、/保持電路。采樣-保持電路UC=1，S閉合：u0=ui,輸出跟隨輸入變化并向電容C充電。UC=0，S斷開：u0保持?jǐn)嚅_瞬間的輸入信號采樣 公共端接地，所有自由端接到VIN。UC=VIN(1-e-t/RC).采樣后，公共端與地?cái)嚅_，自由端與VIN斷開，電容陣列獲得了與電容成比例的電荷量。Q=CU. 自由端接地，公共端=-VIN。U+比U_高VIN。二進(jìn)制搜索算法MSB電容自由端先改接接到VREF，驅(qū)動公共端電壓向正端移動VREF。3276C=1638C+.+4C+2C+C+C,等效為CM和CE并聯(lián)。CM=CE.UM=UE+VREF,CM放電，UM 下降VREF，CE充電，上升VREF因此，VCO

4、MMON (U_)= -VIN + VREF。同理，第N電容改接VREF時同樣電荷再分配,U_上升1/2NVREF第二個電容：1638C=819C+.+4C+2C+C+C=1/2*3276C3C2=CEQ=CU,U_上升1/4VREF電容切換至地時，則U_下降相同大小的電壓R-2R電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路u0=-Rf(a1IR/2 + a2IR/4 + a3IR/8 + . + aN IR/2N) =-VRRf/R(a11/2 + a21/4 + a31/8 + . + aN 1/2N) （aN為輸入的二進(jìn)制數(shù)碼1或0） VCOMMON VREF)，比較器輸出為邏輯1，MSB電容的自由端保持連接至VREF。VIN VREF，比較器輸出為邏輯0。MSB電容的自由端連接至地。接下來，下一個較小電容的自由端連接至VREF，將新的VCOMMON電壓與地電位進(jìn)行比較。 繼續(xù)上述過程，直至所有位的值均確定下來。VCOMMON = -VIN + S0VRE