物理原理第2章

1、本次課主要內(nèi)容本次課主要內(nèi)容一一. 8088CPU外部引腳及其功能外部引腳及其功能 (書書2.2.2) 二二. 8088/8086CPU工作時序工作時序 (書書2.2.5)三三. 8088系統(tǒng)總線系統(tǒng)總線 (書書2.5.4)第第2章章 微處理器與總線微處理器與總線問題一：問題一： CPU外部特性？外部特性？ 解答解答： CPU引腳信號引腳信號問題二：問題二： CPU引腳是如何相互配合，實(shí)現(xiàn)總線操作、控制系統(tǒng)工作的呢？引腳是如何相互配合，實(shí)現(xiàn)總線操作、控制系統(tǒng)工作的呢？ 解答解答：總線時序：總線時序問題三：問題三： CPU引腳是如何與外部連接的呢？引腳是如何與外部連接的呢？解答解答： 系統(tǒng)總線形

2、成系統(tǒng)總線形成本次課提問本次課提問- “8086引腳引腳”提問提問第第2 2章：章：教學(xué)要求教學(xué)要求2.1 微處理器概述微處理器概述2.2 (重點(diǎn)重點(diǎn)) 8088/8086微處理器微處理器8088/8086CPU功能結(jié)構(gòu)功能結(jié)構(gòu) (書書2.2.3) 8088/8086CPU存儲器組織存儲器組織 (書書2.2.4) 8088CPU外部引腳及其功能外部引腳及其功能 (書書2.2.2)8088/8086CPU工作時序工作時序 (書書2.2.5) 2.3 2.4 (一般了解一般了解) 80386, Pentium微處理器微處理器2.5 總線總線8088系統(tǒng)總線系統(tǒng)總線 (書書2.5.4) 第第2章章

3、本章教學(xué)重點(diǎn)8088內(nèi)部內(nèi)部寄存器寄存器 、存儲器組織存儲器組織 、最小組態(tài)下的最小組態(tài)下的引腳定義引腳定義匯編語言程序員看到的硬件匯編語言程序員看到的硬件中央處理單元中央處理單元 CPU（Intel 80 x86）對匯編語言程序員，最關(guān)心其中的對匯編語言程序員，最關(guān)心其中的寄存器寄存器內(nèi)存（主存儲器內(nèi)存（主存儲器 ）呈現(xiàn)給匯編語言程序員的，是主呈現(xiàn)給匯編語言程序員的，是主存儲器地址存儲器地址存儲器地址是存儲器中存儲單元的編號存儲器地址是存儲器中存儲單元的編號外部設(shè)備（接口電路）外部設(shè)備（接口電路） 匯編語言程序員看到的是匯編語言程序員看到的是端口（端口（I/O地址）地址）I/O接接口口內(nèi)存內(nèi)

4、存系統(tǒng)總線系統(tǒng)總線CPU寄存器寄存器控制器控制器運(yùn)算器運(yùn)算器輔助存儲器輔助存儲器輸入設(shè)備輸入設(shè)備輸出設(shè)備輸出設(shè)備微型計(jì)算機(jī)的系統(tǒng)組成微型計(jì)算機(jī)的系統(tǒng)組成8086的功能結(jié)構(gòu)的功能結(jié)構(gòu)1 2 3 4 5 6內(nèi)部寄存器內(nèi)部寄存器 IP ES SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線執(zhí)行部分執(zhí)行部分控制電路控制電路ALU標(biāo)志寄存器標(biāo)志寄存器 AX AH AL SP BP SI DI通用寄存器通用寄存器地址加法器地址加法器指令隊(duì)列指令隊(duì)列執(zhí)行單元執(zhí)行單元 （EU）總線接口單元總線接口單元 （BIU）16位位20位位16位位 BX BH BL DX DH DL CX CH CL

5、例題例題:設(shè)指令執(zhí)行前設(shè)指令執(zhí)行前,DS=8493H, BX=7A3BH, 執(zhí)行完執(zhí)行完 MOV AX,BX+1指令后指令后 AX=?分析分析: BX+1內(nèi)存操作數(shù)內(nèi)存操作數(shù)段地址段地址 DS=8493H偏移地址偏移地址 BX+1=7A3CH邏輯地址邏輯地址 8493H:7A3CH物理地址物理地址 8493H 16+7A3CH=8C36CH執(zhí)行完執(zhí)行完MOV AX,BX+1指令后指令后AX=7856H 3AH8C36EH78H8C36DH56H8C36CH12H8C36BH34H8C36AH 93H8C369H 8DH8C368H內(nèi)存內(nèi)存 物理地址物理地址邏輯地址：邏輯地址：8088CPU的存

6、儲格式的存儲格式-小端存儲方式小端存儲方式D7D0字節(jié)字節(jié)D15D0字字D31D0雙字雙字00006H78H00005H56H00004H12H00003H34H00002H00001H00000H低地址低地址LSBMSB00002H00002H單元的內(nèi)容為：單元的內(nèi)容為：00002H = 34H00002H = 34H00002H00002H“字字”單元的內(nèi)容為：單元的內(nèi)容為：00002H = 1234H00002H = 1234H00002H00002H號號“雙字雙字”單元的內(nèi)容為：單元的內(nèi)容為： 00002H = 78561234H00002H = 78561234H多字節(jié)數(shù)據(jù)在存儲器中

7、占連續(xù)的多個存儲單元多字節(jié)數(shù)據(jù)在存儲器中占連續(xù)的多個存儲單元存放存放：低字節(jié)存入低地址，高字節(jié)存入高地址：低字節(jié)存入低地址，高字節(jié)存入高地址表達(dá)表達(dá)：用低地址表示多字節(jié)數(shù)據(jù)占據(jù)的地址空：用低地址表示多字節(jié)數(shù)據(jù)占據(jù)的地址空間間同一個存儲器地址可以是字節(jié)單元地址、字單同一個存儲器地址可以是字節(jié)單元地址、字單元地址、雙字單元地址等等元地址、雙字單元地址等等00002H“雙字雙字”單元單元 00002H“字字”單元單元 00002H單元單元高地址高地址D7 D08086CPU引腳線引腳線-外部特性外部特性CPU引腳是系統(tǒng)總線的基本信號引腳是系統(tǒng)總線的基本信號可以分成三類信號可以分成三類信號16位數(shù)據(jù)線

8、：位數(shù)據(jù)線：D0 D1520位地址線：位地址線：A0 A19確定存儲器確定存儲器物理地址物理地址共共 220B=1MB個存儲單個存儲單, 內(nèi)存地址內(nèi)存地址00000HFFFFFH控制線控制線CPU內(nèi)部寄存器（內(nèi)部寄存器（編程用編程用）確定存儲器確定存儲器邏輯地址邏輯地址一個存儲單元具有唯一物理地址（一個存儲單元具有唯一物理地址（20位，地址線尋位，地址線尋址）、多個址）、多個邏輯地址邏輯地址（16位，編程用位，編程用)邏輯地址邏輯地址(16位位, 匯編語言編程時采用匯編語言編程時采用) )形式為形式為 段地址段地址: : 偏移地址偏移地址段地址段地址 段寄存器段寄存器 CS, DS, ES,

9、SS內(nèi)容內(nèi)容 說明邏輯段在主存中的起始位置說明邏輯段在主存中的起始位置偏移地址偏移地址 說明主存單元距離段起始位置的偏移量說明主存單元距離段起始位置的偏移量物理地址（物理地址（2020位，地址線尋址位，地址線尋址, ,實(shí)際地址）實(shí)際地址）物理地址物理地址=段地址段地址*16+偏移地址偏移地址一個存儲單元具有唯一物理地址（一個存儲單元具有唯一物理地址（2020位，地址線尋位，地址線尋址）、多個邏輯地址（址）、多個邏輯地址（1616位，編程用）位，編程用）主存儲器物理地址和邏輯地址主存儲器物理地址和邏輯地址例例:MOV AX, ES: 2000H；AXES:2000H例例: :邏輯地址邏輯地址 1

10、460:100 1380:F001460:100 1380:F00 物理地址物理地址 14700H 14700H14700H 14700H返回返回一一.8088CPU外部引腳及其功能外部引腳及其功能1. 引腳信號引腳信號(引線引線)概述概述信號的功能信號的功能用英文單詞或英文縮寫表示引腳名稱用英文單詞或英文縮寫表示引腳名稱信號的流向信號的流向處理器輸出到外部，從外部輸入到處理器內(nèi)部處理器輸出到外部，從外部輸入到處理器內(nèi)部有效方式有效方式低電平、高電平有效，上升沿、下降沿有效低電平、高電平有效，上升沿、下降沿有效高電平和低電平都有效高電平和低電平都有效三態(tài)能力三態(tài)能力高阻狀態(tài)放棄對引腳的控制高阻

11、狀態(tài)放棄對引腳的控制其他設(shè)備控制該引腳其他設(shè)備控制該引腳示意圖示意圖2. 8088CPU的引腳信號的引腳信號處理器的外部特性表現(xiàn)在它的引腳信號上處理器的外部特性表現(xiàn)在它的引腳信號上可以分成三類信號可以分成三類信號8位數(shù)據(jù)線：位數(shù)據(jù)線：D0 D720位地址線：位地址線：A0 A19控制線：控制線：ALE、IO/M* 、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND為減少芯片引線，有許多引線具有雙重定義和功能，分時復(fù)用方式，即在不同時刻，這些引線上的信號是不相同的8088的引腳圖的引腳圖1234567891011121314151617

12、1819204039383736353433323130292827262524232221 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCA15A16 / S3A17 / S4A18 / S5A19 / S6SS0* (HIGH)MN / MX*RD* ( (無功能無功能) )HOLD (RQ*/ GT0*)HLDA (RQ* /GT1*)WR* (LOCK*)IO/M* ( S2* )DT / R* ( S1* )DEN ( S0 )ALE (QS0)INTA (QS1)TE

13、ST*READYRESET8088通常在信號名稱加通常在信號名稱加上劃線（如：上劃線（如：MX）或星號（如：）或星號（如：MX*）表示低電平有效表示低電平有效8088的兩種工作模式的兩種工作模式構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng),兩種組態(tài)的不同只是反映兩種組態(tài)的不同只是反映在外部引腳上在外部引腳上,內(nèi)部工作方式一樣內(nèi)部工作方式一樣兩種工作兩種工作模式模式利用利用MN/MX*引腳區(qū)別引腳區(qū)別 MN/MXMN/MX* *接高電平為最小工作模式接高電平為最小工作模式 MN/MXMN/MX* *接低電平為最大工作模式接低電平為最大工作模式最小模式最小模式 構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)構(gòu)成小規(guī)

14、模的應(yīng)用系統(tǒng) 8088本身提供所有的系統(tǒng)總線信號本身提供所有的系統(tǒng)總線信號最大模式最大模式 構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器8087 8088和總線控制器和總線控制器8288共同形成系統(tǒng)總線信號共同形成系統(tǒng)總線信號教學(xué)重點(diǎn)教學(xué)重點(diǎn)8088最小模式下的引腳信號最小模式下的引腳信號分類學(xué)習(xí)這分類學(xué)習(xí)這40個引腳（總線）信號個引腳（總線）信號數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳讀寫控制引腳讀寫控制引腳中斷請求和響應(yīng)引腳中斷請求和響應(yīng)引腳總線請求和響應(yīng)引腳總線請求和響應(yīng)引腳其它引腳其它引腳數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳形成形成8位數(shù)據(jù)位數(shù)據(jù)D0 D

15、7 和和20位地址位地址A0 A19 AD7 AD0（Address/Data）地址地址/數(shù)據(jù)數(shù)據(jù)分時復(fù)用（分時復(fù)用（即即A7 A0 / D7D0）引腳，雙向、三態(tài)引腳，雙向、三態(tài)訪問內(nèi)存或外設(shè)時，這些引腳在第一個時鐘周期輸出內(nèi)存或訪問內(nèi)存或外設(shè)時，這些引腳在第一個時鐘周期輸出內(nèi)存或I/O端端口的低口的低8位地址位地址A7 A0其他時間用于傳送其他時間用于傳送8位數(shù)據(jù)位數(shù)據(jù)D7 D0A15 A8（Address）中間中間8位位地址引腳地址引腳，輸出、三態(tài)，輸出、三態(tài)這些引腳在訪問內(nèi)存或外設(shè)時，提供全部這些引腳在訪問內(nèi)存或外設(shè)時，提供全部20位地址中的中間位地址中的中間8位地位地址址A15 A8

16、A19/S6 A16/S3（Address/Status）地址地址/狀態(tài)狀態(tài)分時復(fù)用引腳，輸出、三態(tài)分時復(fù)用引腳，輸出、三態(tài)這些引腳在訪問內(nèi)存的第一個時鐘周期輸出高這些引腳在訪問內(nèi)存的第一個時鐘周期輸出高4位地址位地址A19 A16在訪問外設(shè)的第一個時鐘周期全部輸出低電平無效在訪問外設(shè)的第一個時鐘周期全部輸出低電平無效其他時間輸出狀態(tài)信號其他時間輸出狀態(tài)信號S6 S3總線復(fù)用：同一引腳在不同時刻具有不同功能總線復(fù)用：同一引腳在不同時刻具有不同功能讀寫控制信號讀寫控制信號ALE（Address Latch Enable）地址鎖存允許地址鎖存允許，三態(tài)、輸出、高電平有效，三態(tài)、輸出、高電平有效高有

17、效時，表示復(fù)用引腳高有效時，表示復(fù)用引腳AD7 AD0和和A19/S6 A16/S3正在傳正在傳送地址信號送地址信號由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用以利用ALE引腳將地址鎖存起來引腳將地址鎖存起來IO/M*（Input and Output/Memory）訪問存儲器或者訪問存儲器或者I/O，三態(tài)、輸出、高低電平均有效，三態(tài)、輸出、高低電平均有效低電平（低電平（M * ），表示處理器訪問存儲器），表示處理器訪問存儲器 這時地址總線這時地址總線A19 A0提供提供20位存儲器地址位存儲器地址高電平時（高電平時（I

18、O），表示處理器訪問），表示處理器訪問I/O端口端口 這時地址總線這時地址總線A15 A0提供提供16位位I/O口地址口地址 注：注：8088CPU的的28引腳為引腳為IO/M*, 8086CPU為為 M/IO*WR*（Write）寫控制寫控制，三態(tài)、輸出、低電平有效，三態(tài)、輸出、低電平有效有效時，表示處理器正將數(shù)據(jù)寫到存儲單元或有效時，表示處理器正將數(shù)據(jù)寫到存儲單元或I/O端口端口RD*（Read）讀控制讀控制，三態(tài)、輸出、低電平有效，三態(tài)、輸出、低電平有效有效時，表示處理器正從存儲單元或有效時，表示處理器正從存儲單元或I/O端口讀取數(shù)據(jù)端口讀取數(shù)據(jù)讀寫控制信號的組合讀寫控制信號的組合IO/

19、M* 、WR*和和RD*是最基本的控制信號是最基本的控制信號組合后，控制組合后，控制4種基本總線周期種基本總線周期總線周期總線周期IO/M*WR*RD*存儲器讀存儲器讀低低高高低低存儲器寫存儲器寫低低低低高高I/O讀讀高高高高低低I/O寫寫高高低低高高基本總線操作基本總線操作CPU通過引腳對外操作通過引腳對外操作(總線操作總線操作)分分4種種存儲器讀存儲器讀（Memory Read）處理器從存儲器讀取代碼或讀取操作數(shù)處理器從存儲器讀取代碼或讀取操作數(shù)每條指令執(zhí)行前都需從主存取指每條指令執(zhí)行前都需從主存取指以存儲單元為源操作數(shù)的指令在執(zhí)行時以存儲單元為源操作數(shù)的指令在執(zhí)行時存儲器寫存儲器寫（Me

20、mory Write）處理器向存儲器寫入操作數(shù)處理器向存儲器寫入操作數(shù)以存儲單元為目的操作數(shù)的指令在執(zhí)行時以存儲單元為目的操作數(shù)的指令在執(zhí)行時I/O讀讀（Input/Output Read）處理器從外設(shè)讀取操作數(shù)處理器從外設(shè)讀取操作數(shù)只有執(zhí)行輸入指令只有執(zhí)行輸入指令I(lǐng)N時才有時才有I/O寫寫（Input/Output Write）處理器向外設(shè)寫出操作數(shù)處理器向外設(shè)寫出操作數(shù)只有執(zhí)行輸出指令只有執(zhí)行輸出指令OUT時才有時才有組合表組合表同步操作引腳同步操作引腳同步操作同步操作讀寫操作要保證存儲器或外設(shè)與處理器速度一致讀寫操作要保證存儲器或外設(shè)與處理器速度一致否則，慢速的否則，慢速的I/O或存儲器

21、發(fā)出一個信號或存儲器發(fā)出一個信號讓快速的處理器等待讓快速的處理器等待READY 就緒就緒(準(zhǔn)備好準(zhǔn)備好)輸入輸入信號信號,存儲器或存儲器或I/O口就緒口就緒高電平有效表示可以進(jìn)行數(shù)據(jù)讀寫高電平有效表示可以進(jìn)行數(shù)據(jù)讀寫,利用該信號無效請利用該信號無效請求處理器等待數(shù)據(jù)求處理器等待數(shù)據(jù)處理器在進(jìn)行讀寫前檢測處理器在進(jìn)行讀寫前檢測READY引腳引腳 如果測到高有效，如果測到高有效，CPU直接進(jìn)入下一步直接進(jìn)入下一步 如果測到無效，如果測到無效，CPU將插入等待周期將插入等待周期其他控制信號其他控制信號處理器必定具有處理器必定具有地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線基本讀寫控制信號基本讀寫控制信號還有還有

22、中斷請求和響應(yīng)信號中斷請求和響應(yīng)信號總線請求和響應(yīng)信號總線請求和響應(yīng)信號時鐘信號、復(fù)位信號時鐘信號、復(fù)位信號電源電源Vcc地線地線GND中斷請求和響應(yīng)引腳中斷請求和響應(yīng)引腳INTR（Interrupt Request）可屏蔽中斷請求可屏蔽中斷請求，高電平有效的輸入信號，高電平有效的輸入信號有效時，表示中斷請求設(shè)備向處理器申請可屏蔽中斷有效時，表示中斷請求設(shè)備向處理器申請可屏蔽中斷中斷中斷IF標(biāo)志對該中斷請求進(jìn)行屏蔽標(biāo)志對該中斷請求進(jìn)行屏蔽主要用于實(shí)現(xiàn)外設(shè)數(shù)據(jù)交換的中斷服務(wù)主要用于實(shí)現(xiàn)外設(shè)數(shù)據(jù)交換的中斷服務(wù)INTA*（Interrupt Acknowledge）可屏蔽中斷響應(yīng)可屏蔽中斷響應(yīng)，低電

23、平有效的輸出信號，低電平有效的輸出信號有效時，表示來自有效時，表示來自INTR引腳的中斷請求已被處理器響應(yīng)引腳的中斷請求已被處理器響應(yīng)NMI（Non-Maskable Interrupt）不可屏蔽中斷請求不可屏蔽中斷請求，上升沿有效的輸入信號，上升沿有效的輸入信號有效時，表示外界向有效時，表示外界向CPU申請不可屏蔽中斷申請不可屏蔽中斷中斷級別高于可屏蔽中斷請求中斷級別高于可屏蔽中斷請求INTR常用于處理系統(tǒng)發(fā)生故障等緊急情況下的中斷服務(wù)常用于處理系統(tǒng)發(fā)生故障等緊急情況下的中斷服務(wù)主機(jī)與外設(shè)進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷主機(jī)與外設(shè)進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷不可屏蔽中斷通常用于處理掉電等系統(tǒng)

24、故障不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障總線請求和響應(yīng)引腳總線請求和響應(yīng)引腳HOLD總線請求總線請求，高電平有效的輸入信號，高電平有效的輸入信號有效時，表示其他總線主控設(shè)備申請使用總線有效時，表示其他總線主控設(shè)備申請使用總線HLDA（HOLD Acknowledge）總線響應(yīng)總線響應(yīng)，高電平有效的輸出信號，高電平有效的輸出信號有效時，表示處理器已響應(yīng)總線請求有效時，表示處理器已響應(yīng)總線請求總線釋放：地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力總線釋放：地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線呈現(xiàn)高阻狀態(tài)的控制總線呈現(xiàn)高阻狀態(tài)其他引腳其他引腳RESET復(fù)位復(fù)位，高電平有效的輸入信號，高電平有效的

25、輸入信號有效時，將迫使處理器回到其初始狀態(tài)有效時，將迫使處理器回到其初始狀態(tài)8088復(fù)位后，寄存器復(fù)位后，寄存器CSFFFFH，IP0000HCLK（Clock）時鐘時鐘輸入，頻率穩(wěn)定的數(shù)字信號輸入，頻率穩(wěn)定的數(shù)字信號處理器的基本操作節(jié)拍處理器的基本操作節(jié)拍頻率的倒數(shù)是時鐘周期的時間長度頻率的倒數(shù)是時鐘周期的時間長度3. 8086CPU和和8088CPU比較比較相同相同內(nèi)部總線及內(nèi)部寄存器相同，均內(nèi)部總線及內(nèi)部寄存器相同，均16位位指令系統(tǒng)相同，軟件兼容指令系統(tǒng)相同，軟件兼容不同不同8088CPU的的28引腳為引腳為IO/M*, 8086CPU為為 M/IO*外部數(shù)據(jù)線不同，故相關(guān)引腳不同外部

26、數(shù)據(jù)線不同，故相關(guān)引腳不同 8088為為8位位 8086為為16位位內(nèi)部指令預(yù)取隊(duì)列長度不同內(nèi)部指令預(yù)取隊(duì)列長度不同 8088為為4字節(jié)字節(jié) 8086為為6字節(jié)字節(jié)返回返回二二. 8088/8086CPU的工作時序的工作時序CPUCPU引腳如何相互配合、控制系統(tǒng)工作引腳如何相互配合、控制系統(tǒng)工作時序時序時序（時序（Timing）指信號高低電平（有效或無效）變化及相互間的時間指信號高低電平（有效或無效）變化及相互間的時間順序關(guān)系順序關(guān)系采用時序圖形象化地表現(xiàn)時序采用時序圖形象化地表現(xiàn)時序CPU時序有三級時序有三級指令周期指令周期 總線周期總線周期 時鐘周期時鐘周期什么是什么是指令、總線和時鐘周期

27、指令、總線和時鐘周期？指令周期、總線周期、時鐘周期指令周期、總線周期、時鐘周期指令周期指令周期 總線周期總線周期 時鐘周期時鐘周期指令周期指令周期CPU完整執(zhí)行一條指令完整執(zhí)行一條指令(從取指、譯碼到最終執(zhí)行完成從取指、譯碼到最終執(zhí)行完成)所需時間。所需時間。一個指令周期可分為若干個總線周期一個指令周期可分為若干個總線周期總線周期總線周期是指是指CPU通過總線對外部（存儲器或通過總線對外部（存儲器或I/O端口）進(jìn)端口）進(jìn)行一次數(shù)據(jù)交換所需時間。如：行一次數(shù)據(jù)交換所需時間。如：存儲器讀、存儲器讀、I/O讀操作讀操作存儲器寫、存儲器寫、I/O寫操作寫操作T狀態(tài)（狀態(tài)（時鐘周期）時鐘周期）處理器的基

28、本工作節(jié)拍，對應(yīng)時鐘周期，處理器的基本工作節(jié)拍，對應(yīng)時鐘周期，T狀態(tài)狀態(tài)的時間長度就是時的時間長度就是時鐘頻率鐘頻率(CLK引腳引腳)的倒數(shù)的倒數(shù)8086的基本總線周期需要的基本總線周期需要4個個T狀態(tài)，狀態(tài)，編號為編號為T1、T2、T3和和T4當(dāng)需要延長總線周期時插入等待狀態(tài)當(dāng)需要延長總線周期時插入等待狀態(tài)Tw何時有何時有總線周期總線周期？ 何時有總線周期？何時有總線周期？任何指令的取指階段都需要任何指令的取指階段都需要存儲器讀總線周期存儲器讀總線周期，讀取的內(nèi)，讀取的內(nèi)容是指令代碼容是指令代碼任何一條以存儲單元為源操作數(shù)的指令都將引起任何一條以存儲單元為源操作數(shù)的指令都將引起存儲器讀存儲器

29、讀總線周期總線周期，任何一條以存儲單元為目的操作數(shù)的指令都將，任何一條以存儲單元為目的操作數(shù)的指令都將引起引起存儲器寫總線周期存儲器寫總線周期只有執(zhí)行只有執(zhí)行IN指令才出現(xiàn)指令才出現(xiàn)I/O讀總線周期讀總線周期，執(zhí)行，執(zhí)行OUT指令才指令才出現(xiàn)出現(xiàn)I/O寫總線周期寫總線周期CPU響應(yīng)可屏蔽中斷時生成響應(yīng)可屏蔽中斷時生成中斷響應(yīng)總線周期中斷響應(yīng)總線周期 8088/8086的總線周期時序的總線周期時序處理器以統(tǒng)一的時鐘信號為基準(zhǔn)，控制其他信號處理器以統(tǒng)一的時鐘信號為基準(zhǔn)，控制其他信號跟隨時鐘相應(yīng)改變，實(shí)現(xiàn)總線操作跟隨時鐘相應(yīng)改變，實(shí)現(xiàn)總線操作每個時鐘周期，進(jìn)行不同的操作、處于不同的操每個時鐘周期，進(jìn)

30、行不同的操作、處于不同的操作狀態(tài)（作狀態(tài)（State） T1 T2 T3 T48086處理器的基本總線周期：處理器的基本總線周期：4個時鐘周期個時鐘周期4個基本總線周期個基本總線周期讀總線周期：存儲器讀和讀總線周期：存儲器讀和I/O讀讀寫總線周期：存儲器寫和寫總線周期：存儲器寫和I/O寫寫等待狀態(tài)等待狀態(tài)處理器運(yùn)行速度遠(yuǎn)遠(yuǎn)快于存儲器和處理器運(yùn)行速度遠(yuǎn)遠(yuǎn)快于存儲器和I/O端口端口控制控制READY信號為低無效，不進(jìn)入信號為低無效，不進(jìn)入T4狀態(tài)，插狀態(tài)，插入等待狀態(tài)入等待狀態(tài)TwTw狀態(tài)：引腳信號延續(xù)狀態(tài)：引腳信號延續(xù)T3時的狀態(tài)時的狀態(tài)一個一個Tw狀態(tài)的長度是一個時鐘周期狀態(tài)的長度是一個時鐘周

31、期在在Tw的前沿，繼續(xù)對的前沿，繼續(xù)對READY進(jìn)行測試進(jìn)行測試無效繼續(xù)插入無效繼續(xù)插入Tw；有效時轉(zhuǎn)入；有效時轉(zhuǎn)入T4狀態(tài)狀態(tài)示意圖示意圖8088存儲器寫總線周期存儲器寫總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸出數(shù)據(jù)輸出數(shù)據(jù)D7-D0D7-D0A19 A16S6 S3READY（高電平）（高電平）IO/M*WR*T1狀態(tài)狀態(tài)輸出輸出20位存儲器地址位存儲器地址A19 A0。IO/M*輸出低電平，表示存儲輸出低電平，表示存儲 器操作；器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)

32、輸出控制信號輸出控制信號WR*和數(shù)據(jù)和數(shù)據(jù)D7 D0T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成。檢測數(shù)據(jù)傳送是否能夠完成。通過插入通過插入Tw等待狀態(tài)，來等待狀態(tài)，來使速度差別較大的兩部分保持同步使速度差別較大的兩部分保持同步T4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送完成數(shù)據(jù)傳送8088存儲器寫總線周期示意存儲器寫總線周期示意例：例：設(shè)設(shè)ES=8000 AL=55H分析分析存儲器存儲器 邏輯地址邏輯地址 8000H:0000H 物理地址物理地址8000H16+0000H=80000H 即地址線即地址線A19=1為高電平，為高電平， A18A0皆皆0 低電平低電平數(shù)據(jù)數(shù)據(jù)D7D0=AL=55H=01010101

33、 即數(shù)據(jù)線即數(shù)據(jù)線D7=0 低電平，低電平， D6=1 高電平，高電平，8088 I/O寫總線周期寫總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸出數(shù)據(jù)輸出數(shù)據(jù)D7-D0D7-D00000S6 S3READY（高電平）（高電平）IO/M*WR*T1狀態(tài)狀態(tài)輸出輸出16位位I/O地址地址A15 A0 IO/M*輸出高電平，表示輸出高電平，表示I/O操作；操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號WR*和數(shù)據(jù)和數(shù)據(jù)D7 D0T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠

34、完成檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送完成數(shù)據(jù)傳送8088存儲器讀總線周期存儲器讀總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸入數(shù)據(jù)輸入數(shù)據(jù)A19 A16S6 S3READY（高電平）（高電平）IO/M*RD*T1狀態(tài)狀態(tài)輸出輸出20位存儲器地址位存儲器地址A19 A0 IO/M*輸出低電平，表示存儲器操作；輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號RD*T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成檢測數(shù)據(jù)傳送是否能夠完成

35、T4狀態(tài)狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送8088 I/O讀總線周期讀總線周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0輸入數(shù)據(jù)輸入數(shù)據(jù)S6 S3READY（高電平）（高電平）IO/M*RD*0000T1狀態(tài)狀態(tài)輸出輸出16位位I/O地址地址A15 A0 IO/M*輸出高電平，表示輸出高電平，表示I/O操作；操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號RD*T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成。檢測數(shù)據(jù)傳送是否能夠完成。T4狀態(tài)狀態(tài)前沿讀

36、取數(shù)據(jù)，完成數(shù)據(jù)傳送前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送返回返回三三. 8088系統(tǒng)總線系統(tǒng)總線微機(jī)系統(tǒng)采用總線結(jié)構(gòu)。主要部件通過系統(tǒng)總線微機(jī)系統(tǒng)采用總線結(jié)構(gòu)。主要部件通過系統(tǒng)總線相互連接、實(shí)現(xiàn)數(shù)據(jù)傳輸，并使微機(jī)系統(tǒng)具有相互連接、實(shí)現(xiàn)數(shù)據(jù)傳輸，并使微機(jī)系統(tǒng)具有組組態(tài)靈活、易于擴(kuò)展態(tài)靈活、易于擴(kuò)展等諸多優(yōu)點(diǎn)等諸多優(yōu)點(diǎn)廣泛應(yīng)用的總線都實(shí)現(xiàn)了廣泛應(yīng)用的總線都實(shí)現(xiàn)了標(biāo)準(zhǔn)化標(biāo)準(zhǔn)化，便于互連各個，便于互連各個部件時遵循共同的總線規(guī)范。接口的任一方只需部件時遵循共同的總線規(guī)范。接口的任一方只需要根據(jù)總線標(biāo)準(zhǔn)的要求來實(shí)現(xiàn)和完成接口的功能要根據(jù)總線標(biāo)準(zhǔn)的要求來實(shí)現(xiàn)和完成接口的功能，而不必了解對方的接口方式，而不必了解對方

37、的接口方式 總線接口也是一種通用的接口技術(shù)總線接口也是一種通用的接口技術(shù)總線概述總線概述總線是一組互聯(lián)總線是一組互聯(lián)信號線信號線的集合的集合, ,是連接各模塊的信息通路是連接各模塊的信息通路微型計(jì)算機(jī)系統(tǒng)的總線結(jié)構(gòu)微型計(jì)算機(jī)系統(tǒng)的總線結(jié)構(gòu)以總線作為信息傳輸?shù)墓餐ǖ酪钥偩€作為信息傳輸?shù)墓餐ǖ揽偩€連接方法廣泛用于微機(jī)系統(tǒng)的各個連接層次上總線連接方法廣泛用于微機(jī)系統(tǒng)的各個連接層次上大規(guī)模集成電路芯片內(nèi)部（如微處理器的內(nèi)部總線）大規(guī)模集成電路芯片內(nèi)部（如微處理器的內(nèi)部總線）主機(jī)板中微處理器、存儲器及主機(jī)板中微處理器、存儲器及I/O接口電路之間，主機(jī)模板與各種接口電路之間，主機(jī)模板與各種接口模板之間

38、接口模板之間微機(jī)系統(tǒng)之間以及微機(jī)系統(tǒng)與外部設(shè)備之間微機(jī)系統(tǒng)之間以及微機(jī)系統(tǒng)與外部設(shè)備之間總線結(jié)構(gòu)的特點(diǎn)總線結(jié)構(gòu)的特點(diǎn)通過總線相互連接、實(shí)現(xiàn)數(shù)據(jù)傳輸通過總線相互連接、實(shí)現(xiàn)數(shù)據(jù)傳輸組態(tài)靈活、易于擴(kuò)展等組態(tài)靈活、易于擴(kuò)展等廣泛應(yīng)用的總線都實(shí)現(xiàn)了標(biāo)準(zhǔn)化廣泛應(yīng)用的總線都實(shí)現(xiàn)了標(biāo)準(zhǔn)化,便于在互連各個部件時便于在互連各個部件時遵循共同的總線規(guī)范遵循共同的總線規(guī)范總線操作（總線的數(shù)據(jù)傳輸）總線操作（總線的數(shù)據(jù)傳輸）主設(shè)備主設(shè)備(Master)：控制總線完成數(shù)據(jù)傳輸：控制總線完成數(shù)據(jù)傳輸從設(shè)備從設(shè)備(Slave)：被動實(shí)現(xiàn)數(shù)據(jù)交換：被動實(shí)現(xiàn)數(shù)據(jù)交換某一時刻，只能有一個主設(shè)備控制總線，某一時刻，只能有一個主設(shè)備控

39、制總線，其他設(shè)備此時可以作為從設(shè)備其他設(shè)備此時可以作為從設(shè)備某一時刻，只能有一個設(shè)備向總線發(fā)送數(shù)據(jù)，某一時刻，只能有一個設(shè)備向總線發(fā)送數(shù)據(jù)，但可以有多個設(shè)備從總線接收數(shù)據(jù)但可以有多個設(shè)備從總線接收數(shù)據(jù)總線主要性能指標(biāo)總線主要性能指標(biāo)總線寬度總線寬度總線能夠同時傳送的數(shù)據(jù)位數(shù)總線能夠同時傳送的數(shù)據(jù)位數(shù)位數(shù)越多，一次能夠傳送的數(shù)據(jù)量越大位數(shù)越多，一次能夠傳送的數(shù)據(jù)量越大總線頻率總線頻率總線信號的時鐘頻率總線信號的時鐘頻率時鐘頻率越高，工作速度越快時鐘頻率越高，工作速度越快總線帶寬（總線帶寬（Bandwidth）單位時間傳輸?shù)臄?shù)據(jù)量單位時間傳輸?shù)臄?shù)據(jù)量總線帶寬越大，總線性能越高總線帶寬越大，總線性能

40、越高 總線信號和時序總線信號和時序總線信號可分成總線信號可分成五個主要類型五個主要類型地址總線地址總線AB：傳送地址信息，決定直接選址范圍：傳送地址信息，決定直接選址范圍主控模塊（如處理器）的地址總線輸出主控模塊（如處理器）的地址總線輸出,從模塊（如存儲器或從模塊（如存儲器或I/O端口）的地址總線端口）的地址總線輸入輸入輸出將要訪問的內(nèi)存單元或輸出將要訪問的內(nèi)存單元或I/O端口的地址端口的地址地址線的多少決定了系統(tǒng)直接尋址存儲器的范圍地址線的多少決定了系統(tǒng)直接尋址存儲器的范圍數(shù)據(jù)總線數(shù)據(jù)總線DB ：傳送數(shù)據(jù)信息，決定數(shù)據(jù)寬度：傳送數(shù)據(jù)信息，決定數(shù)據(jù)寬度雙向傳輸，在主從模塊間傳送、交換數(shù)據(jù)信息雙

41、向傳輸，在主從模塊間傳送、交換數(shù)據(jù)信息CPU讀操作時，外部數(shù)據(jù)通過數(shù)據(jù)總線送往讀操作時，外部數(shù)據(jù)通過數(shù)據(jù)總線送往CPU CPU寫操作時，寫操作時，CPU數(shù)據(jù)通過數(shù)據(jù)總線送往外部數(shù)據(jù)通過數(shù)據(jù)總線送往外部數(shù)據(jù)線的多少決定了一次能夠傳送數(shù)據(jù)的位數(shù)數(shù)據(jù)線的多少決定了一次能夠傳送數(shù)據(jù)的位數(shù)控制總線控制總線CB ：傳送控制信息：傳送控制信息,包括控制、時序和中斷線，決定總線功能和包括控制、時序和中斷線，決定總線功能和適應(yīng)性的好壞適應(yīng)性的好壞有輸出也有輸入信號有輸出也有輸入信號基本功能是控制存儲器及基本功能是控制存儲器及I/O讀寫操作讀寫操作,還包括中斷與還包括中斷與DMA控制、總線仲裁、數(shù)據(jù)控制、總線仲裁

42、、數(shù)據(jù)傳輸握手聯(lián)絡(luò)等傳輸握手聯(lián)絡(luò)等協(xié)調(diào)系統(tǒng)中各部件的操作，有輸出控制、輸入狀態(tài)等協(xié)調(diào)系統(tǒng)中各部件的操作，有輸出控制、輸入狀態(tài)等控制總線決定了總線的特點(diǎn)控制總線決定了總線的特點(diǎn),例如功能、適應(yīng)性等例如功能、適應(yīng)性等電源線和地線電源線和地線：決定電源的種類及地線的分布和用法。：決定電源的種類及地線的分布和用法。備用線備用線：留給廠家或用戶自己定義。：留給廠家或用戶自己定義。8088引腳信號引腳信號總線實(shí)例總線實(shí)例圖圖: 微型計(jì)算機(jī)的硬件結(jié)構(gòu)微型計(jì)算機(jī)的硬件結(jié)構(gòu)AD7 AD0A15 A8A19A16+5V8088ALE373LE系統(tǒng)總線信號系統(tǒng)總線信號A19 A16A15 A8A7 A0D7 D0I

43、O/M*RD*WR*373LE373LE245DIRE*MN/MX*IO/M*RD*WR*DT/R* DEN* OE* OE* OE*（1）20位地址總線位地址總線采用采用3個個三態(tài)透明鎖存器三態(tài)透明鎖存器8282或或373進(jìn)行進(jìn)行鎖存鎖存和驅(qū)動和驅(qū)動（2）8位數(shù)據(jù)總線位數(shù)據(jù)總線采用采用數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)器8286或或245進(jìn)行驅(qū)動進(jìn)行驅(qū)動（3）系統(tǒng)控制信號）系統(tǒng)控制信號由由8088引腳直接提供引腳直接提供2.5.4 8088系統(tǒng)總線系統(tǒng)總線1. 最小模式下的系統(tǒng)總線形成最小模式下的系統(tǒng)總線形成 G*三態(tài)門和三態(tài)門和D觸發(fā)器觸發(fā)器三態(tài)門和三態(tài)門和D觸發(fā)器觸發(fā)器三態(tài)門和以三態(tài)門和以D觸發(fā)器形成的

44、鎖存器是微機(jī)接口電觸發(fā)器形成的鎖存器是微機(jī)接口電路中最常使用的兩類邏輯電路路中最常使用的兩類邏輯電路三態(tài)門的作用：功率放大、導(dǎo)通開關(guān)三態(tài)門的作用：功率放大、導(dǎo)通開關(guān)器件共用總線時，一般使用三態(tài)電路：器件共用總線時，一般使用三態(tài)電路：需要使用總線的時候打開三態(tài)門；需要使用總線的時候打開三態(tài)門；不使用的時候關(guān)閉三態(tài)門，使之處于高阻不使用的時候關(guān)閉三態(tài)門，使之處于高阻D觸發(fā)器的作用：信號保持，導(dǎo)通開關(guān)觸發(fā)器的作用：信號保持，導(dǎo)通開關(guān)三態(tài)鎖存常用集成電路芯片常用集成電路芯片 74LS244雙雙4位單向緩沖器位單向緩沖器分成分成4位的兩組位的兩組每組的控制端連接在一起每組的控制端連接在一起控制端低電平有

45、效控制端低電平有效輸出與輸入同相輸出與輸入同相每一位都是一個三態(tài)門，每一位都是一個三態(tài)門，每每4個三態(tài)門的控制端連接在一起個三態(tài)門的控制端連接在一起GAY常用集成電路芯片常用集成電路芯片 74LS2458位雙向緩沖器位雙向緩沖器 控制端連接在一起，控制端連接在一起，低電平有效低電平有效 可以雙向?qū)梢噪p向?qū)ㄝ敵雠c輸入同相輸出與輸入同相E*0，導(dǎo)通，導(dǎo)通 DIR1 AB DIR0 ABE*1，不導(dǎo)通，不導(dǎo)通74LS245與與Intel 8286功能一樣功能一樣ABDIRE*常用集成電路芯片常用集成電路芯片 74LS373具有三態(tài)輸出的具有三態(tài)輸出的TTL電平鎖存器電平鎖存器LE 電平鎖存引腳

46、電平鎖存引腳OE* 輸出允許引腳輸出允許引腳74LS373與與Intel 8282功能一樣功能一樣 OE*D D Q CQLE（1） 20位地址總線的形成位地址總線的形成采用采用3個個8282進(jìn)行鎖存和驅(qū)動進(jìn)行鎖存和驅(qū)動Intel 8282是是三態(tài)透明鎖存器，類似有三態(tài)透明鎖存器，類似有Intel 8283和通用數(shù)字集成電路芯片和通用數(shù)字集成電路芯片373三態(tài)輸出：三態(tài)輸出：輸出控制信號有效時，允許數(shù)據(jù)輸出；輸出控制信號有效時，允許數(shù)據(jù)輸出；無效時，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)無效時，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)透明：鎖存器的輸出能夠跟隨輸入變化透明：鎖存器的輸出能夠跟隨輸入變化 （2） 8位數(shù)據(jù)

47、總線的形成位數(shù)據(jù)總線的形成采用數(shù)據(jù)收發(fā)器采用數(shù)據(jù)收發(fā)器8286進(jìn)行雙向驅(qū)動進(jìn)行雙向驅(qū)動 Intel 8286是是8位三態(tài)雙向緩沖器，類似功能位三態(tài)雙向緩沖器，類似功能的器件還有的器件還有Intel 8287、通用數(shù)字集成電路、通用數(shù)字集成電路245等等另外，接口電路中也經(jīng)常使用三態(tài)單向緩沖器，另外，接口電路中也經(jīng)常使用三態(tài)單向緩沖器，例如通用數(shù)字集成電路例如通用數(shù)字集成電路244就是一個常用的雙就是一個常用的雙4位三態(tài)單向緩沖器位三態(tài)單向緩沖器（3） 系統(tǒng)控制信號的形成系統(tǒng)控制信號的形成由由8088引腳直接提供引腳直接提供因?yàn)榛镜目刂菩盘栆驗(yàn)榛镜目刂菩盘?088引腳中都含有引腳中都含有例如

48、：例如：IO/M*、WR*、RD*等等其它信號的情況看詳圖其它信號的情況看詳圖2.最大模式下的系統(tǒng)總線形成最大模式下的系統(tǒng)總線形成系統(tǒng)總線信號系統(tǒng)總線信號MEMR*MEMW*IOR*IOW*INTA*DMA應(yīng)答電路AENBRDAEN*AEN*CENA19A12A11A8A7A0D7D0AD7AD0A11A8A19/S6A16/S3A15A1274LS24574LS37374LS373GGG*DIR74LS2448088OE*8288DT/R*DENALES2*S0*S2*S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA* 系統(tǒng)地址總線系統(tǒng)地址總線采用三態(tài)透明鎖存器

49、采用三態(tài)透明鎖存器74LS373和三態(tài)單向緩沖器和三態(tài)單向緩沖器74LS244 系統(tǒng)數(shù)據(jù)總線系統(tǒng)數(shù)據(jù)總線通過三態(tài)雙向緩沖器通過三態(tài)雙向緩沖器74LS245形成和驅(qū)動形成和驅(qū)動 系統(tǒng)控制總線系統(tǒng)控制總線主要由總線控制器主要由總線控制器8288形成形成MEMR*、MEMW*、IOR*、IOW*、INTA*返回返回第第2 2章：章：教學(xué)要求教學(xué)要求2.1 微處理器概述微處理器概述2.2 (重點(diǎn)重點(diǎn)) 8088/8086微處理器微處理器8088/8086CPU功能結(jié)構(gòu)功能結(jié)構(gòu) (書書2.2.3) 8088/8086CPU存儲器組織存儲器組織 (書書2.2.4) 8088CPU外部引腳及其功能外部引腳及

50、其功能 (書書2.2.2)8088/8086CPU工作時序工作時序 (書書2.2.5) 2.3 2.4 (一般了解一般了解) 80386, Pentium微處理器微處理器2.5 總線總線8088系統(tǒng)總線系統(tǒng)總線 (書書2.5.4) 第第2章章 本章教學(xué)重點(diǎn)8088內(nèi)部內(nèi)部寄存器寄存器 、存儲器組織存儲器組織 、最小組態(tài)下的最小組態(tài)下的引腳定義引腳定義8086的功能結(jié)構(gòu)的功能結(jié)構(gòu)1 2 3 4 5 6內(nèi)部寄存器內(nèi)部寄存器 IP ES SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線執(zhí)行部分執(zhí)行部分控制電路控制電路ALU標(biāo)志寄存器標(biāo)志寄存器 AX AH AL SP BP SI D

51、I通用寄存器通用寄存器地址加法器地址加法器指令隊(duì)列指令隊(duì)列執(zhí)行單元執(zhí)行單元 （EU）總線接口單元總線接口單元 （BIU）16位位20位位16位位 BX BH BL DX DH DL CX CH CL 80 x86系列微處理器的寄存器（系列微處理器的寄存器（Register）寄存器是寄存器是CPU內(nèi)部的高速存儲單元內(nèi)部的高速存儲單元,為處理器提供各種操作所需要的數(shù)據(jù)或地為處理器提供各種操作所需要的數(shù)據(jù)或地址等信息址等信息通過編寫程序、由處理器執(zhí)行指令控制通過編寫程序、由處理器執(zhí)行指令控制匯編語言程序采用它們各自的符號名匯編語言程序采用它們各自的符號名16位位Intel 80 x86 微處理器的寄

52、存器結(jié)構(gòu)微處理器的寄存器結(jié)構(gòu)(Intel 8086/80286 )16位通用寄存器位通用寄存器 AX BX CX DX SI DI BP SP4個個16位段寄存器位段寄存器16位指令指針寄存器位指令指針寄存器 IP16位標(biāo)志寄存器位標(biāo)志寄存器 PSW 32位位Intel 80 x86 微處理器的寄存器結(jié)構(gòu)微處理器的寄存器結(jié)構(gòu)(80386/80486/Pentium系列系列)通用寄存器通用寄存器8個32位通用寄存器 EAX EBX ECX EDX ESI EDI EBP ESP8個16位通用寄存器AX，BX，CX，DX，SI，DI，BP，SP8個8位通用寄存器AH，AL，BH，BL，CH，CL，

53、DH，DL6個個16位段寄存器位段寄存器32位標(biāo)志寄存器位標(biāo)志寄存器32位指令指針位指令指針示意圖示意圖 匯編語言程序員看到的處理器，就是寄存器匯編語言程序員看到的處理器，就是寄存器 所以，一定要熟悉這些寄存器的名稱和作用所以，一定要熟悉這些寄存器的名稱和作用存取存取16位寄存器，高位寄存器，高16位不受影響位不受影響存取存取8位寄存器，位寄存器，16/32位寄存器其他位不受影響位寄存器其他位不受影響8086的寄存器組的寄存器組32位位Intel 80 x86 微處理器的微處理器的常用寄存器常用寄存器(80386/80486/Pentium系列系列)返回返回寄存器寄存器 寄存器寄存器寄存器寄存

54、器寄存器寄存器狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器 （PSW程序狀態(tài)字）程序狀態(tài)字）存放存放cpu工作過程中狀態(tài)，即反映指令執(zhí)行結(jié)果或控制指工作過程中狀態(tài)，即反映指令執(zhí)行結(jié)果或控制指令執(zhí)行形式令執(zhí)行形式8088處理器的各種標(biāo)志形成了一個處理器的各種標(biāo)志形成了一個16位（用位（用9位）的狀態(tài)位）的狀態(tài)標(biāo)志寄存器標(biāo)志寄存器PSW狀態(tài)標(biāo)志狀態(tài)標(biāo)志用來記錄程序運(yùn)行結(jié)果的狀態(tài)信息，許多指令的執(zhí)行用來記錄程序運(yùn)行結(jié)果的狀態(tài)信息，許多指令的執(zhí)行都將相應(yīng)地設(shè)置它都將相應(yīng)地設(shè)置它C Z S P O A控制標(biāo)志控制標(biāo)志可由程序根據(jù)需要用指令設(shè)置，用于控制處理器執(zhí)行可由程序根據(jù)需要用指令設(shè)置，用于控制處理器執(zhí)行指令的方式指

55、令的方式 D I TO1115 12D10I9T8S7Z65A43P21C0 程序設(shè)計(jì)需要利用標(biāo)志的狀態(tài)程序設(shè)計(jì)需要利用標(biāo)志的狀態(tài)8086CPU引腳線引腳線-外部特性外部特性CPU引腳是系統(tǒng)總線的基本信號引腳是系統(tǒng)總線的基本信號可以分成三類信號可以分成三類信號16位數(shù)據(jù)線：位數(shù)據(jù)線：D0 D1520位地址線：位地址線：A0 A19確定存儲器確定存儲器物理地址物理地址共共 220B=1MB個存儲單個存儲單, 內(nèi)存地址內(nèi)存地址00000HFFFFFH控制線控制線CPU內(nèi)部寄存器（內(nèi)部寄存器（編程用編程用）確定存儲器確定存儲器邏輯地址邏輯地址一個存儲單元具有唯一物理地址（一個存儲單元具有唯一物理地址

56、（20位，地址線尋位，地址線尋址）、多個址）、多個邏輯地址邏輯地址（16位，編程用位，編程用)邏輯地址邏輯地址(16位位, 匯編語言編程時采用匯編語言編程時采用) )形式為形式為 段地址段地址: : 偏移地址偏移地址段地址段地址 段寄存器段寄存器 CS, DS, ES, SS內(nèi)容內(nèi)容 說明邏輯段在主存中的起始位置說明邏輯段在主存中的起始位置偏移地址偏移地址 說明主存單元距離段起始位置的偏移量說明主存單元距離段起始位置的偏移量物理地址（物理地址（2020位，地址線尋址位，地址線尋址, ,實(shí)際地址）實(shí)際地址）物理地址物理地址=段地址段地址*16+偏移地址偏移地址一個存儲單元具有唯一物理地址（一個存

57、儲單元具有唯一物理地址（2020位，地址線尋位，地址線尋址）、多個邏輯地址（址）、多個邏輯地址（1616位，編程用）位，編程用）主存儲器物理地址和邏輯地址主存儲器物理地址和邏輯地址例例:MOV AX, ES: 2000H；AXES:2000H例例: :邏輯地址邏輯地址 1460:100 1380:F001460:100 1380:F00 物理地址物理地址 14700H 14700H14700H 14700H段寄存器及邏輯段分配段寄存器及邏輯段分配8088CPU8088CPU訪問內(nèi)存訪問內(nèi)存有有2020條地址線條地址線共共 220B=1MB個存儲單元個存儲單元FFFFFH,內(nèi)存地址內(nèi)存地址000

58、00HFFFFFH8088CPU8088CPU將將1MB1MB空間分成許多空間分成許多段，段，有有4個個16位位段寄存器，對應(yīng)段寄存器，對應(yīng)4種種邏輯段邏輯段.每個段最大限制為每個段最大限制為64KB64KBCode Segment 代碼段代碼段Stack Segment 堆棧段堆棧段Data Segment 數(shù)據(jù)段數(shù)據(jù)段Extra Segment 附加段附加段8088有有4個個16位段寄存器位段寄存器CS (Code Segment Register) 指令指令SS (Stack Segment Register) 堆棧堆棧DS (Data Segment Register) 數(shù)據(jù)數(shù)據(jù)ES

59、(Extra Segment Register) 數(shù)據(jù)數(shù)據(jù)每個段寄存器用來確定一個邏輯段的起始地址，每種邏輯段均每個段寄存器用來確定一個邏輯段的起始地址，每種邏輯段均有各自的用途有各自的用途程序的程序的指令指令序列必須安排在序列必須安排在代碼段代碼段CS程序使用的程序使用的堆棧堆棧一定在一定在堆棧段堆棧段SS程序中的程序中的數(shù)據(jù)數(shù)據(jù)默認(rèn)默認(rèn)是安排在是安排在數(shù)據(jù)段數(shù)據(jù)段DS，也經(jīng)常安排在，也經(jīng)常安排在附加段附加段ES，尤其是串操作的目的區(qū)必須是附加段尤其是串操作的目的區(qū)必須是附加段8088CPU的存儲格式的存儲格式-小端存儲方式小端存儲方式D7D0字節(jié)字節(jié)D15D0字字D31D0雙字雙字00006H78H00005H56H00004H12H00003H34H00002H00001H00000H低地址低地址LSBMSB00002H00002H單元的內(nèi)容為：單元的內(nèi)容為：00002H = 34H00002H = 34H00002H00002H“字字”單元的內(nèi)容為：單元的內(nèi)容為：00002H = 1234H00002H =