數(shù)字電路第三章邏輯門電路

1、第三章第三章 邏輯門電路邏輯門電路1教學(xué)目標(biāo)：教學(xué)目標(biāo)： 掌握門電路的基本概念；理解二極管門電路掌握門電路的基本概念；理解二極管門電路和和TTLTTL門電路的結(jié)構(gòu)、工作原理；門電路的結(jié)構(gòu)、工作原理； 第三章第三章 集成邏輯門電路集成邏輯門電路重點(diǎn)：重點(diǎn)： 門電路的基本概念；集成門電路的技術(shù)參數(shù)門電路的基本概念；集成門電路的技術(shù)參數(shù)及其使用方法及其使用方法難點(diǎn)：難點(diǎn)： TTLTTL門電路的結(jié)構(gòu)、工作原理；門電路的結(jié)構(gòu)、工作原理；第三章第三章 邏輯門電路邏輯門電路2門電路分立元件門電路分立元件門電路（如書上的基本邏輯門電路如書上的基本邏輯門電路）集成門電路集成門電路雙極型集成門電路（雙極型集成門電

2、路（DTLDTL、TTLTTL）單極型集成門單極型集成門電路（電路（MOS)集成邏輯門中廣泛使用的開關(guān)器件是： 晶體管晶體管 場效應(yīng)管場效應(yīng)管 研究它們的研究它們的開關(guān)開關(guān)特性特性門電路是用以實現(xiàn)邏輯關(guān)系的電子電路。與門、 或門、 與非門、 或非門、 異或門等。 3.1 集成邏輯門的分類集成邏輯門的分類第三章第三章 邏輯門電路邏輯門電路31TTL與非門的電路組成與非門的電路組成 (Transistor- Transistor-Logic)與分離元件電路相比，集成電路具與分離元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早

3、已廣而且輸入、輸出電平匹配，所以早已廣泛采用。泛采用。 3.2 TTL集成門電路集成門電路第三章第三章 邏輯門電路邏輯門電路4TTL與非門的內(nèi)部結(jié)構(gòu)與非門的內(nèi)部結(jié)構(gòu)3.6V0V3.6V0.3V輸入級輸入級中間級中間級輸出級輸出級第三章第三章 邏輯門電路邏輯門電路53.6V0.3VVcc二、工作原理二、工作原理1、任一輸入為低電平（、任一輸入為低電平（0.3V）時時輸出為高電平：輸出為高電平：Vo=VVo=VOHOHVVCCCCV VBE3BE3V VBE4BE4 = 5= 50.70.70.7 = 3.6 V0.7 = 3.6 V。1V約5VV0=3.6V截止截止截止截止導(dǎo)通導(dǎo)通輸入有低電平（

4、輸入有低電平（“0 0”）輸出為高電平（輸出為高電平（“1 1”）ABCF RLiL拉電流拉電流第三章第三章 邏輯門電路邏輯門電路63.6VVccC22、輸入全為高電平（、輸入全為高電平（3.6V）時時T2T2、T5 T5 飽和飽和, ,T1T1的基極電位被鉗在的基極電位被鉗在V VB1B1= V= VBC1BC1+ V+ VBE2BE2+ V+ VBE5BE5=0.7V+ 0.7V+ 0.7V =2.1V=0.7V+ 0.7V+ 0.7V =2.1VT T2 2的的V VC2C2=V=VCES2CES2+V+VBE5BE5=0.3V+0.7V=1V,=0.3V+0.7V=1V,使使T3T3和

5、和T4T4不能不能導(dǎo)通。導(dǎo)通。輸出為低電平輸出為低電平: :V VO O=V=VCE5CE50.3 V0.3 V， 2.1V1V1V飽和飽和飽和飽和截止截止ABCF 0.3V輸入全為高電平輸入全為高電平( (“1 1”) )，輸出為低電平輸出為低電平( (“0 0”) )”第三章第三章 邏輯門電路邏輯門電路71、電壓傳輸特性、電壓傳輸特性 (輸出電壓隨輸入電壓的變化趨勢輸出電壓隨輸入電壓的變化趨勢)三、三、TTL與非門的特性和技術(shù)參數(shù)與非門的特性和技術(shù)參數(shù)測試電路測試電路&+5VViV0Rw第三章第三章 邏輯門電路邏輯門電路8V0(V)Vi(V)123VOH(3.6V)VOL(0.3V

6、)實際傳輸特性曲線實際傳輸特性曲線V0(V)Vi(V)123VOH“1”VOL閾值閾值VT=1.4V理想的傳輸特性理想的傳輸特性輸出高電平輸出高電平輸出低電平輸出低電平“0”第三章第三章 邏輯門電路邏輯門電路9（1）、輸出高電平）、輸出高電平VOH、輸出低電平輸出低電平VOL VOH 2.4V VOL 0.4V 便認(rèn)為合格。便認(rèn)為合格。 典型值典型值VH=3.6V VL =0.3V 。 （2）、閾值電壓）、閾值電壓VT (理想情況下理想情況下 )ViVT時，認(rèn)為時，認(rèn)為Vi是高電平。是高電平。VT=1.4V2、主要參數(shù)、主要參數(shù)第三章第三章 邏輯門電路邏輯門電路10 3.2.2其它類型的其它類

7、型的TTL門電路門電路 集成集成TTLTTL門電路除了與非門外，還有門電路除了與非門外，還有“與與”門門、“或或”門、門、“非非”門、門、“或非或非”門、門、“與非與非”門、門、“與或非與或非”門、門、“異或異或”門、門、“同或同或”門等不同功能門等不同功能的產(chǎn)品。的產(chǎn)品。 本節(jié)主要介紹介紹兩種特殊門電路：本節(jié)主要介紹介紹兩種特殊門電路：集電極開路門集電極開路門（OCOC門）及門）及三態(tài)門三態(tài)門（TSTS）門。門。第三章第三章 邏輯門電路邏輯門電路11一一. .集電極開路的門電路（集電極開路的門電路（OCOC門）門）F&AB&CD& CDABF“線與線與”(1).“(1

8、).“線與線與”的概念的概念F&AB&CD第三章第三章 邏輯門電路邏輯門電路12將兩個門電路的輸出端連接在一起，當(dāng)一個門的輸出為將兩個門電路的輸出端連接在一起，當(dāng)一個門的輸出為高電平，而另一個門輸出為低電平時，將會產(chǎn)生很大電高電平，而另一個門輸出為低電平時，將會產(chǎn)生很大電流，有可能導(dǎo)致器件損壞，無法實現(xiàn)線與邏輯關(guān)系。流，有可能導(dǎo)致器件損壞，無法實現(xiàn)線與邏輯關(guān)系。為為了解決這個問題，了解決這個問題， 引入了一種特殊結(jié)構(gòu)的門引入了一種特殊結(jié)構(gòu)的門電路電路集電極開路（集電極開路（Open Collector）門電路，簡稱門電路，簡稱OC門。門。 OC門可以實現(xiàn)門可以實現(xiàn)“線與線與”。

9、 第三章第三章 邏輯門電路邏輯門電路13(2).(2).OCOC門的電路結(jié)構(gòu)和邏輯符號門的電路結(jié)構(gòu)和邏輯符號+5VFR2R13kT2R3T1T5b1c1ABC集電極懸空集電極懸空無無T3,T4符號符號&ABCFT3T4第三章第三章 邏輯門電路邏輯門電路14+5VFR2R13kT2R3T1T5b1c1ABCRLVCC OCOC門電路在工作時需外接上拉電阻門電路在工作時需外接上拉電阻R RL L和和V VCCCC電電源源。只要電阻的阻值和電源電壓的數(shù)值選擇得當(dāng)，。只要電阻的阻值和電源電壓的數(shù)值選擇得當(dāng)，就可保證輸出的高、低電平符合要求，輸出三極就可保證輸出的高、低電平符合要求，輸出三極管的

10、負(fù)載電流又不至于過大。管的負(fù)載電流又不至于過大。第三章第三章 邏輯門電路邏輯門電路15實現(xiàn)實現(xiàn)“線與線與”( (3 3).OC).OC門的應(yīng)用門的應(yīng)用CDABFF21F第三章第三章 邏輯門電路邏輯門電路16二二. 三態(tài)門三態(tài)門+5VFR4R2R1T2R5R3T3T4T1T5ABDEEE-控制端控制端輸出有三種狀態(tài)：輸出有三種狀態(tài)： 高電平、低電平、高電平、低電平、高阻態(tài)。高阻態(tài)。第三章第三章 邏輯門電路邏輯門電路17+5VFR4R2R1T2R5R3T3T4T1T5ABDEE01截止截止ABF 第三章第三章 邏輯門電路邏輯門電路18+5VFR4R2R1T2R5R3T3T4T1T5ABDEE1導(dǎo)通

11、導(dǎo)通截止截止截止截止高阻態(tài)高阻態(tài)00.3V1V第三章第三章 邏輯門電路邏輯門電路19輸出高阻輸出高阻1E 0E ABF 功能表功能表高電平起作用高電平起作用F符號符號&ABEEN第三章第三章 邏輯門電路邏輯門電路20符號符號輸出高阻輸出高阻0E 1E ABF 功能表功能表圈圈低電平起作用低電平起作用&ABFEEN第三章第三章 邏輯門電路邏輯門電路21一、一、N N溝道溝道增強(qiáng)型增強(qiáng)型MOSMOS場效應(yīng)管結(jié)構(gòu)場效應(yīng)管結(jié)構(gòu)3.3 3.3 CMOS CMOS 邏輯門邏輯門漏極漏極D集電極集電極C源極源極S發(fā)射極發(fā)射極E柵極柵極G基極基極B襯底襯底BSect第三章第三章 邏輯門電路邏輯

12、門電路22二、二、CMOSCMOS電路電路NMOS管管PMOS管管CMOS電路電路1 1電路組成電路組成VDDS2T2D2T1AFS1D1G1G2第三章第三章 邏輯門電路邏輯門電路233.3.4 4.1 .1 TTLTTL集成電路使用中應(yīng)注意的問題集成電路使用中應(yīng)注意的問題1 1、電源電壓（電源電壓（U UCCCC）應(yīng)滿足在標(biāo)準(zhǔn)值應(yīng)滿足在標(biāo)準(zhǔn)值5 5V+10%V+10%的范圍內(nèi)。的范圍內(nèi)。2 2、TTLTTL電路的輸出端所接負(fù)載，不能超過規(guī)定的扇出系數(shù)。電路的輸出端所接負(fù)載，不能超過規(guī)定的扇出系數(shù)。 (2)(2)、或門和或非門或門和或非門 接地接地, , . .通過一個電阻接至電源地通過一個電

13、阻接至電源地，或標(biāo)準(zhǔn)接低電平；或標(biāo)準(zhǔn)接低電平；. .與其他信號輸入端并接使用，與其他信號輸入端并接使用，3 3、TTLTTL門多余輸入端的處理方法。門多余輸入端的處理方法。 (1)(1)、與門和與非門與門和與非門 懸空懸空, , 相當(dāng)于邏輯高電平，但通常情況下不這樣處相當(dāng)于邏輯高電平，但通常情況下不這樣處 理，理， 以防止干擾的竄入以防止干擾的竄入; ; 接電源接電源, , 通過一個上拉電阻接至電源正端通過一個上拉電阻接至電源正端, , 或接標(biāo)準(zhǔn)高電平；或接標(biāo)準(zhǔn)高電平； 與其他信號輸入端并接使用與其他信號輸入端并接使用, , 第三章第三章 邏輯門電路邏輯門電路24第三章第三章 邏輯門電路邏輯門

14、電路25第三章第三章 邏輯門電路邏輯門電路263.43.4.2 CMOS.2 CMOS集成電路使用中應(yīng)注意的問題集成電路使用中應(yīng)注意的問題CMOSCMOS電路的輸入端是絕緣柵極，具有很高的電路的輸入端是絕緣柵極，具有很高的輸入阻抗，很容易因靜電感應(yīng)而被擊穿。，因此輸入阻抗，很容易因靜電感應(yīng)而被擊穿。，因此在使用在使用CMOSCMOS電路時應(yīng)遵守下列保護(hù)措施：電路時應(yīng)遵守下列保護(hù)措施： （1 1） 組裝調(diào)測時，所用儀器、儀表、組裝調(diào)測時，所用儀器、儀表、 電路電路箱板等都必須可靠接地箱板等都必須可靠接地; ; （2 2） 焊接時，采用內(nèi)熱式電烙鐵，功率不焊接時，采用內(nèi)熱式電烙鐵，功率不宜過大，烙

15、鐵必須要有外接地線，以屏蔽交流電宜過大，烙鐵必須要有外接地線，以屏蔽交流電場，最好是斷電后再焊接場，最好是斷電后再焊接; ; （3 3） CMOSCMOS電路應(yīng)在防靜電材料中儲存或運(yùn)輸電路應(yīng)在防靜電材料中儲存或運(yùn)輸; ; 第三章第三章 邏輯門電路邏輯門電路27（4 4） 雖然雖然CMOSCMOS電路對電源電壓的要求范圍電路對電源電壓的要求范圍比較寬，但也不能超出電源電壓的極限，更比較寬，但也不能超出電源電壓的極限，更不能將極性接反，以免燒壞器件不能將極性接反，以免燒壞器件; ; (5) CMOS電路不用的電路不用的多余輸入端都不能懸多余輸入端都不能懸空空，應(yīng)以不影響邏輯功能為原則分別接電源、，應(yīng)以不影響邏輯功能為原則分別接電源、地地或與其他使用的輸入端并聯(lián)。輸入端接電或與其他使用的輸入端并聯(lián)。輸入端接電阻為低電平（柵極沒有電流）。阻為低電平（柵極沒有電流）。 第三章第三章 邏輯門電路邏輯門電路28例：判斷如圖例：判斷如圖CMOS電路輸出為何狀態(tài)？電路輸出為何狀態(tài)？&10K&10110Y0=1 Y1=1 Y2=不確定不確定Y0Y1Y2第三章第三章 邏輯門電路邏輯門電路29例例7：判斷如圖：判斷如圖CMOS電路輸出為何狀態(tài)？電路輸出為何狀態(tài)