第三章 現(xiàn)代集成工藝制程

1、第三章第三章 現(xiàn)代集成工藝制程現(xiàn)代集成工藝制程3-1 3-1 當(dāng)代微電子技術(shù)的技術(shù)進(jìn)步當(dāng)代微電子技術(shù)的技術(shù)進(jìn)步在過去的二十年中，集成電路制造技術(shù)取得了巨大的成就，主要的技術(shù)驅(qū)動(dòng)來自集成電路的集成度不斷攀升。集成電路集成度的不斷攀升，所面臨的突出技術(shù)瓶頸是集成化器件特征尺寸的下降。小尺寸引發(fā)出諸多小尺寸效應(yīng)，學(xué)者們?yōu)榻鉀Q或抑制諸多效應(yīng)進(jìn)行了若干研究及工藝嘗試，形成了極具超大規(guī)模深亞微米層次特征的平面集成工藝技術(shù)。集成電路制造技術(shù)發(fā)展迅速，突出表現(xiàn)在集成電路的集成度由單位晶圓片器件管芯數(shù)小于30（枚）的小規(guī)模（SSI-Small Scale Integrate）集成電路增長至器件管芯數(shù)為103（枚

2、）的中規(guī)模（MSI- Medium Large Scale Integrate）集成電路、器件管芯數(shù)為103到105（枚）大規(guī)模集成電路（LSI-Large Scale Integrate）和器件管芯數(shù)為105（枚）到109的超大規(guī)模集成電路（VLSI-Very Large Scale Integrate），乃至今天的甚大規(guī)模（ULSI-Ultra Large Scale Integrate-或稱之為特大規(guī)模集成電路）集成電路。 3-2 3-2 當(dāng)代超深亞微米級(jí)層次的技術(shù)特征當(dāng)代超深亞微米級(jí)層次的技術(shù)特征在較長的一段時(shí)間內(nèi)，ULSI（甚大規(guī)模）集成電路面對極高的速度(皮秒級(jí)的延時(shí))和低壓、超低

3、功耗或稱微功耗（對于高密度移動(dòng)式集成系統(tǒng)，降低功耗是極為重要的。）響應(yīng)產(chǎn)生出一系列深亞微米（DSM）、甚至進(jìn)入超深亞微米（VDSM）層次的技術(shù)問題4040。 深亞微米、 超深亞微米（或稱之為亞0.1微米）級(jí)的圖形轉(zhuǎn)換技術(shù)（即通常所說的光刻技術(shù)。這里之所以稱其為圖形轉(zhuǎn)換技術(shù)，是因?yàn)槊鎸ι顏單⒚准?jí)的光刻環(huán)節(jié)，其曝光和刻蝕都分別面對橫向效應(yīng)的制約。），將有常規(guī)光、X光或電子束、離子束的無掩模直寫技術(shù)。每一種技術(shù)都有一系列的高層次技術(shù)難題需要解決。3-3 3-3 超深亞微米（超深亞微米（VDSMVDSM）層次下的小）層次下的小尺寸效應(yīng)尺寸效應(yīng)超深亞微米（VDSM）層次下的小尺寸效應(yīng)也被稱為超深亞微米M

4、OSFET特征效應(yīng)。研究超深亞微米、小尺寸效應(yīng)的過程，就是不斷提高超深亞微米集成化MOSFET的特性和電路的集成度的過程。超深亞微米、小尺寸效應(yīng)正是因?yàn)榧苫骷钠骷w尺寸急劇縮小而引發(fā)的。超深亞微米（VDSM）層次下的小尺寸效應(yīng)主要有：3-3-1 3-3-1 熱載流子退化效應(yīng)熱載流子退化效應(yīng)熱載流子退化效應(yīng)即是前面所提到的熱載流子退化-閂鎖復(fù)合效應(yīng)（或簡稱為熱電子效應(yīng)）。熱載流子退化效應(yīng)是發(fā)生在MOS器件的溝道極短的情況下。當(dāng)器件的溝道長度極短時(shí)，而以漏源電壓VDS的衡定為前提，使高電位漏端的局部電場急劇增強(qiáng)。稱此時(shí)獲得大量動(dòng)能的電子為熱電子。熱電子通過碰撞電離而產(chǎn)生次級(jí)電子-空穴對。3-

5、3-2 3-3-2 短溝道效應(yīng)短溝道效應(yīng)集成化器件的小型化是ULSI發(fā)展的方向。由于超微細(xì)加工技術(shù)，特別是高分辨率電子束及X射線直寫刻蝕技術(shù)的發(fā)展，使集成化場效應(yīng)晶體管的溝道長度已銳減到0.5微米（亞微米）以下，正是這種亞微米尺寸的線條寬度使VLSI（超大規(guī)模集成電路）顯現(xiàn)出諸多不同于分立器件或大尺寸（由小規(guī)模到大規(guī)模均屬于大尺寸范疇）集成化器件的特征。這是因?yàn)椋S著溝道長度的減小，溝道區(qū)的二維電勢分布和強(qiáng)電場使器件工作更為復(fù)雜化，并且使器件性能變壞。應(yīng)當(dāng)消除這些效應(yīng)，或使之減至最小，從而使幾何上的短溝道器件保持著長溝道器件所應(yīng)有的特性。短溝道效應(yīng)主要由以下幾個(gè)子效應(yīng)構(gòu)成：（1）溝道長度調(diào)制效

6、應(yīng)；（2）閾值電壓短溝效應(yīng)；（3）閾值電壓窄溝效應(yīng)；（4）漏極感應(yīng)勢壘降低（DIBL）效應(yīng)；（5）溝道雜質(zhì)分布起伏效應(yīng)；3-3-3 3-3-3 漏、源穿通效應(yīng)漏、源穿通效應(yīng)當(dāng)漏結(jié)的耗盡區(qū)連通（即YS +YD =L）時(shí)，源和溝道之間的勢壘顯著地降低，注入溝道的電子濃度n很大，并且以漂移的方式通過源和漏之間的空間電荷區(qū)。3-3-4 3-3-4 載流子速度飽和效應(yīng)載流子速度飽和效應(yīng)迄今為止，我們一直假定溝道電子的遷移率與沿溝道方向的電場y無關(guān)，即假定溝道內(nèi)y總是比速度飽和的臨界場強(qiáng)C低的多。事實(shí)上，對于一定的漏、源偏壓VDS（例如：5V 工作電壓標(biāo)準(zhǔn)），隨著器件溝道長度L的減小，沿溝道的場強(qiáng)y（y）

7、增強(qiáng)，電子遷移率將和y有關(guān)，其漂移速度甚至飽和。在這種情況下，基于恒定遷移率的電流理論必須進(jìn)行修正。3-4 3-4 典型的超深亞微米典型的超深亞微米CMOSCMOS制造工藝制造工藝這一節(jié)，我們將以一款可以代表當(dāng)代超大規(guī)模、超深亞微米層次集成工藝結(jié)構(gòu)特征的典型的CMOS集成電路來闡述現(xiàn)代超大規(guī)模集成電路的工藝制程。常規(guī)CMOS（又被稱之為互補(bǔ)MOS）單元包含有二只MOS晶體管，一只P溝道MOS晶體管被作為負(fù)載器件、另一只N溝道MOS晶體管被作為驅(qū)動(dòng)器件。顯然，P溝MOS管和N溝MOS管必須基于同一半導(dǎo)體襯底。具體實(shí)現(xiàn)上，是將P溝（或N溝）MOS管置于襯底、將N溝（或P溝）MOS管置于反型高濃度區(qū)

8、域（稱之為“阱”）。通常，CMOS集成單元以“阱”的導(dǎo)電類型來稱呼，故分為P阱CMOS和N阱CMOS。事實(shí)上，根據(jù)設(shè)計(jì)要求，還有雙阱CMOS單元結(jié)構(gòu)。3-5 3-5 超深亞微米超深亞微米CMOSCMOS工藝技術(shù)模塊工藝技術(shù)模塊簡介簡介概括地講，集成電路芯片的加工和制造過程是按照依據(jù)設(shè)計(jì)而特定的順序構(gòu)成工藝步驟，一步步地在硅基材料上實(shí)現(xiàn)有效的電學(xué)結(jié)構(gòu)的過程。在較低集成度的集成電路（或稱之為大尺寸集成電路）制造階段，加工過程是相對簡單的，以至于只需要四至五次的光刻和三至四次的摻雜，累計(jì)起來才十幾道的加工工序。隨著集成電路的集成度迅速地提高（或稱進(jìn)入了小尺寸集成電路制造階段），集成電路的特征尺寸進(jìn)入

9、了深亞微米、乃至超深亞微米范疇。隨之誘發(fā)出若干嚴(yán)重影響集成電路內(nèi)部集成化器件電學(xué)特性的“小尺寸效應(yīng)”。而抑制這些“小尺寸效應(yīng)”，改善器件乃至電路的電學(xué)特性及系統(tǒng)特性，又逐步產(chǎn)生出若干特殊的、具有小尺寸集成電路制造技術(shù)特征的工藝技術(shù)，或稱之為特征制造技術(shù)。這些特征制造技術(shù)具有較為鮮明的超大規(guī)模、小尺寸集成電路的芯片制造技術(shù)特征。由于其已經(jīng)較為成熟、相對穩(wěn)定，又被集成電路制造技術(shù)業(yè)界稱之為超大規(guī)模集成電路制造技術(shù)模塊。3-5-1 CMOS3-5-1 CMOS體結(jié)構(gòu)中的隔離工藝模塊體結(jié)構(gòu)中的隔離工藝模塊局域氧化隔離（LOCOS-Local Oxidation SeparateLOCOS-Local

10、Oxidation Separate）技術(shù)是MOSMOS數(shù)字集成電路中的主流隔離手段。實(shí)現(xiàn)局域氧化隔離的工藝步驟見下圖3-2所示。首先，在硅襯底上生長不太厚的二氧化硅引導(dǎo)層（或稱為緩沖層）。稱其為引導(dǎo)層的涵義在于隨后用于引導(dǎo)局部區(qū)域衍生氧化物。接著，在二氧化硅引導(dǎo)層上淀積氮化硅保護(hù)層。隨后進(jìn)行的選擇性刻蝕，將氮化硅保護(hù)層和二氧化硅引導(dǎo)層刻蝕掉，緊接著進(jìn)行熱氧化生長。氧化物介質(zhì)的衍生僅會(huì)發(fā)生在硅的裸露區(qū)域。3-5-2 CMOS3-5-2 CMOS體結(jié)構(gòu)中阱結(jié)構(gòu)形成工藝體結(jié)構(gòu)中阱結(jié)構(gòu)形成工藝模塊模塊在超大規(guī)模數(shù)字集成電路應(yīng)用中，MOS器件集成化是最普通的選擇，而CMOS（互補(bǔ)金屬氧化物半導(dǎo)體集成電

11、路結(jié)構(gòu)-Complememtary Metal-Oxide-Semiconductor Integrate circuit Structure）集成電路是大規(guī)?；虺笠?guī)模數(shù)字集成電路的典型結(jié)構(gòu)模式。CMOS集成電路基本單元結(jié)構(gòu)模式中包含有P溝MOS和N溝MOS各一枚MOS場效應(yīng)晶體管。PMOS場效應(yīng)晶體管需要N型襯底，NMOS場效應(yīng)晶體管則需要P型襯底。 3-5-3 CMOS3-5-3 CMOS體結(jié)構(gòu)中自對準(zhǔn)硅化物形成工藝體結(jié)構(gòu)中自對準(zhǔn)硅化物形成工藝這里涉及到的硅化物（SilicideSilicide）特指硅與難溶金屬所形成的化合物?，F(xiàn)代CMOS工藝制程中使用硅化物，取其能夠有效地降低表面接觸

12、區(qū)的接觸阻抗及含雜多晶硅的串聯(lián)電阻。能與硅形成良好的硅化物的難溶金屬有：鈦（TiTi）、鎢（W W）、鈷（CoCo）等金屬元素。與其相對應(yīng)所形成的硅化物形式為：TiSi2TiSi2（硅化鈦）、WSi2（硅化鎢）和CoSi2CoSi2（硅化鈷）。目前使用較多的是自對準(zhǔn)硅化物形成技術(shù)。3-5-4 3-5-4 小尺寸小尺寸MOSMOS器件輕摻雜漏技術(shù)器件輕摻雜漏技術(shù)小尺寸MOS器件的工藝實(shí)現(xiàn)，最大的威脅是“熱載流子效應(yīng)”。抑制“熱載流子效應(yīng)”的成功工藝技術(shù)手段被稱之為“輕摻雜漏技術(shù)”525354，或稱之為“源、漏工程”。MOS器件中源區(qū)和漏區(qū)的制作看似簡單，對于集成當(dāng)器件特征尺寸等比例縮小、進(jìn)入亞微

13、米、深亞微米，乃至超深亞微米時(shí)，源和漏的邊緣所誘發(fā)的電場效應(yīng)將不可忽略。隨著器件尺寸的大幅度減小，使得柵氧層更薄、溝道更短，源漏區(qū)線度的縮小又使得區(qū)域場強(qiáng)劇增。 3-5-5 3-5-5 大規(guī)模集成電路多層互連技術(shù)大規(guī)模集成電路多層互連技術(shù)現(xiàn)代超大規(guī)模集成電路中管芯的“特征尺寸”大幅度縮小，意味著片內(nèi)集成的晶體管數(shù)量急劇增加。顯然，硅晶圓片單層表面積已遠(yuǎn)遠(yuǎn)不能排列高密度的互連線、完成大面積的金屬互連。因此，超大規(guī)模集成電路的金屬互連通常要以多層互連來實(shí)現(xiàn)。例如：特征尺寸為0.18m（屬超深亞微米層次）的超大規(guī)模、高性能數(shù)字邏輯電路（如高檔CPU）就要設(shè)置高達(dá)7至8層的金屬互連。隨之，多層互連引入的布局最優(yōu)化問題、高密度布線所引起的噪聲串?dāng)_及信號(hào)完整性問題、電極互連所誘發(fā)的寄生效應(yīng)等等，已使多層互連躍升為影響大規(guī)模集成電路系統(tǒng)可靠性的重要因素，甚至?xí)绊懴到y(tǒng)管芯的功能完整性。在超深亞微米層次