數(shù)字電子技術(shù)：ch06-5 若干典型的時序邏輯集成電路

1、6.5 若干典型的時序邏輯集成電路6.5.1 寄存器和移位寄存器6.5.2 計數(shù)器6.5 若干典型的時序邏輯集成電路1、 寄存器6.5.1 寄存器和移位寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。 一個觸發(fā)器能存儲1位二進制代碼，存儲 n 位二進制代碼的寄存器需要用 n 個觸發(fā)器組成。寄存器實際上是若干觸發(fā)器的集合。8位CMOS寄存器74HC374脈沖邊沿敏感的寄存器8位CMOS寄存器74HC/HCT37411111101118位CMOS寄存器74LV374高阻HHH高阻LLH存入數(shù)據(jù)，禁止輸出HHL對應(yīng)內(nèi)部觸發(fā)器的狀態(tài)LLL存入和讀出數(shù)據(jù)Q0Q7DNCP

2、輸出內(nèi)部觸發(fā)器輸 入工作模式2、 移位寄存器移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼向高位或向低位移動的邏輯功能部件。按移動方式分單向移位寄存器雙向移位寄存器既能向左又能向右移動左移位寄存器移位寄存器的邏輯功能分類移位寄存器的邏輯功能右移位寄存器或(1) 基本移位寄存器（a）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端1101D0 D2 D1 D3 1101D0 D2 D1 D3 1101D0D1D2D3D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1 =D1 = Q0nQ2n+1 =D2 =Qn1Q3n+1 =D3 = Qn22、寫出激勵方程：3、寫出狀態(tài)方程

3、：(b). 工作原理D2=Qn1D0 D2 D1 D3 1101 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后2CP 后3CP 后4CP 后1101 1 Q0n+1=DSIQ1n+1 = Q0nQ2n+1 =Qn1Q3n+1 =Qn21011（2）典型集成電路內(nèi)部邏輯圖8位移位寄存器74HC/HCT1642、計數(shù)器的分類按脈沖輸入方式，分為同步和異步計數(shù)器按進位體制，分為二進制、十進制和任意進制計數(shù)器按邏輯功能，分為加法、減法和可逆(加減都可）計數(shù)器按容量分，五進制，六十進制等概 述1、計數(shù)器的邏輯功能 計數(shù)器的基本功能是對輸

4、入時鐘脈沖進行計數(shù)。它也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進行數(shù)字運算等等。6.5.2 計 數(shù) 器同步計數(shù)器異步計數(shù)器加計數(shù)器減計數(shù)器可逆計數(shù)器二進制計數(shù)器非二進制計數(shù)器 十進制計數(shù)器 任意進制計數(shù)器加計數(shù)器減計數(shù)器可逆計數(shù)器二進制計數(shù)器非二進制計數(shù)器 十進制計數(shù)器 任意進制計數(shù)器6.5.2 計 數(shù) 器同一個時鐘不是同一個時鐘(1) 異步二進制計數(shù)器-4位異步二進制加法計數(shù)器 工作原理1、異步二進制計數(shù)器結(jié)論: 計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。1、異步二進制計數(shù)器(加法）時序圖如考慮每個觸發(fā)器都有1tpd的延時，電路會出現(xiàn)什么問題？異步計數(shù)脈沖的最小周期 Tmin=n tpd

5、。（n為位數(shù)） 典型集成電路中規(guī)模集成電路74HC/HCT393中集成了兩個4位異步二進制計數(shù)器在 5V、25工作條件下，74HC/HCT393中每級觸發(fā)器的傳輸延遲時間典型值為6ns。74HC/HCT393的邏輯符號131211102、異步二進制計數(shù)器(減法）結(jié)構(gòu) FF0 R CR Q0 FF1 R FF2 R FF3 R CP Q1 Q2 Q3 1 1 1 1 Q0 Q0Q1 Q1Q2 Q2Q3 Q3 CCC C結(jié)論: 計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。異步二進制減法計數(shù)器時序圖 1 01 0 1 0 1 0 1 0 1 0 1 0 1 0 Q0 Q1 1 1 0 0 11 00

6、10 1 0 0 1 1 0 0 Q200 0 01 1 1 1 0 0 0 0 1 1 1 1 011111111Q3000 0000004位二進制同步加計數(shù)器邏輯圖CE=0保持不變CE=1計數(shù)=1=1=1=1各觸發(fā)器計數(shù)條件：4位二進制同步加計數(shù)器時序圖 Q0 CPQ1 Q2 Q3 1tpd 1234567800111TC (2)典型 集成計數(shù)器74LVC1612選1數(shù)據(jù)選擇器74LVC161邏輯功能表(四位二進制“異步清零”計數(shù)器）輸 入輸 出清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入計 數(shù)進位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL

7、保持*HHL保持*HHHH計數(shù)*CR的作用？PE的作用？等一個脈沖TC=CETQ3Q2Q1Q0(2)時序圖00110011111100100001111111111100010000000001110004位二進制計數(shù)器狀態(tài)表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3進位輸出電路狀態(tài)計數(shù)順序四位二進制計數(shù)狀態(tài)表11111TC=下一個脈沖TC計16個脈沖0000 CP CET CEP CR PETC D0

8、D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC161 111100011111.計15個脈沖后 TC=174LVC160計數(shù)器(四位十進制“異步清零”計數(shù)器）輸 入輸 出清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入計 數(shù)進位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保持*HHL保持*HHHH計數(shù)*CR的作用？PE的作用？11001TC=計9個脈沖后 TC=110123=QQQQCETTC.4位二進制計數(shù)器狀態(tài)表16151413121100000101100190000180111070011060101050001040110030

9、01002010001000000Q0Q1Q2Q3進位輸出電路狀態(tài)計數(shù)順序四位十進制計數(shù)狀態(tài)表TC計10個脈沖11001TC=74LVC162計數(shù)器(四位十進制“同步清零”計數(shù)器）輸 入輸 出清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入計 數(shù)進位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保持*HHL保持*HHHH計數(shù)*11001TC=計9個脈沖后 TC=1即下一個脈沖總共計10個脈沖后TC=074LVC163邏輯功能表(四位二進制“同步清零”計數(shù)器）輸 入輸 出清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入計 數(shù)進位CEPCETCPD3D2D1D0Q3Q2Q1Q

10、0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保持*HHL保持*HHHH計數(shù)*CR的作用？PE的作用？=14位二進制計數(shù)器狀態(tài)表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3進位輸出電路狀態(tài)計數(shù)順序四位二進制計數(shù)狀態(tài)表11111TC=下一個脈沖TC計16個脈沖CP0000 CET CEP CR PETC D0 D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC163 111100011

11、111.PE同步計數(shù)器74LVC160計數(shù)器(四位十進制“異步清零”計數(shù)器）74LVC163邏輯功能表(四位二進制“同步清零”計數(shù)器）74LVC162計數(shù)器(四位十進制“同步清零”計數(shù)器）74LVC161邏輯功能表(四位二進制“異步清零”計數(shù)器）計數(shù)器計16個脈沖計10個脈沖計16個脈沖計10個脈沖 例 用74LVC161構(gòu)成九進制加計數(shù)器。 解：九進制計數(shù)器應(yīng)有9個狀態(tài)，而74 LVC 161在計數(shù)過程中有16個狀態(tài)。如果設(shè)法跳過多余的7個狀態(tài)，則可實現(xiàn)模9計數(shù)器。+4+5+6+7+8+3+2+1+9計數(shù)器的應(yīng)用（構(gòu)成N進制的計數(shù)器）（a） NM（a） NMCP(1) 反饋清零法 用CR端P

12、T CEP CET CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 & CP 74LVC161 1 1 1 CRPE計數(shù)器的應(yīng)用用74LVC163構(gòu)成九進制加法計數(shù)器（用反饋清零法）+1+1+2+4+5+6+7+8+313CRPE計數(shù)器的應(yīng)用用74LVC161+1+1+2+4+5+6+7+8+3 (2) 反饋置數(shù)法用PE端構(gòu)成九進制加計數(shù)器(起始狀態(tài)為0000）CRPE計數(shù)器的應(yīng)用用74LVC161 (2) 反饋置數(shù)法用PE端構(gòu)成九進制加計數(shù)器(起始狀態(tài)為0011）+1+1+2+4+5+6+7+8+30101 1001 0011 1000 0111 0110 0100 101

13、1 1010 Q3Q2Q1Q0 CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 111CRPE&(3) 利用進位端方法 構(gòu)成9進制計數(shù)器 (用TC端)計數(shù)器的應(yīng)用+11001 1101 0111 1100 1011 10100 1000 1111 1110 Q3Q2Q1Q0 TC=1時+1+2+4+5+6+7+8+3 CPCETCEPCR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 CP 74LVC161 1 1 1 1 1 1 CRPE +10011 0111 0001 0110 0101 0100 0010 1001 1000 Q3Q2Q1Q0 TC=1時+1+2+4+5+6+7+8+3(3) 利用進位端方法0 CPCEPCET CR PE TC D0 D1 D2 D3 Q0