高密度三維封裝中TSV熱應(yīng)力分析開題報(bào)告

1、畢業(yè)設(shè)計(jì)（論文）學(xué)生開題報(bào)告課題名稱高密度三維封裝中TSV熱應(yīng)力分析課題來源老師擬定課題類型BX指導(dǎo)教師聶 磊 副教授學(xué)生姓名陳少平學(xué) 號(hào)1210132132專業(yè)班級(jí)測(cè)控（12質(zhì)量1）本課題的研究現(xiàn)狀、研究目的及意義1947 年，第一只晶體管在貝爾實(shí)驗(yàn)室誕生，帶領(lǐng)人類從此進(jìn)入飛速發(fā)展的電子時(shí)代。 1959 年，第一塊集成電路在 TI 公司誕生，標(biāo)志著人類進(jìn)入微電子時(shí)代。此后，半導(dǎo)體行業(yè)以其飛速術(shù)革新令世界矚目，短短幾十年間，半導(dǎo)體行業(yè)已經(jīng)超越汽車工業(yè)成為世界第一大產(chǎn)業(yè)，如今在生活的各個(gè)角落都離不開半導(dǎo)體的身影。半導(dǎo)體自誕生的那天起就一直在朝著尺寸更小，速度更快，集成度和可靠性更高，以及價(jià)格更低

2、的道路上努力發(fā)展。早在 1964 年，仙童半導(dǎo)體公司創(chuàng)始人之一摩爾博士就預(yù)言集成電路上的晶體管數(shù)目將會(huì)以每 18 個(gè)月翻一番的速度穩(wěn)定增長(zhǎng)，并在今后數(shù)十年保持這種勢(shì)頭。這一預(yù)言確實(shí)得到了證實(shí)，集成電路經(jīng)過 SSI（小規(guī)模集成電路），MSI（中規(guī)模集成電路），發(fā)展到 LSI（大規(guī)模集成電路），VLSI（超大規(guī)模集成電路）以及 ULSI（特大規(guī)模集成電路）。如今，微電子技術(shù)已經(jīng)進(jìn)入納米尺度，逐步逼近了材料的物理極限。繼續(xù)按照摩爾定律縮小MOS 管尺寸變得不再可靠，因此，業(yè)界將更多的目光投向了發(fā)展空間巨大的電子封裝技術(shù)，通過將多個(gè)芯片堆疊起來的三維封裝技術(shù)被認(rèn)為是最有希望在未來實(shí)現(xiàn)“超越摩爾定律”的

3、新技術(shù)，目前，針對(duì)三維封裝工藝以及可靠性的研究已成為炙手可熱的研究?jī)?nèi)容。一般的微電子封裝技術(shù)是在 X 與 Y 平面內(nèi)完成的二維封裝，隨著手機(jī)等便攜式電子產(chǎn)品對(duì)小型化、高密度、多功能要求的不斷提高，而碳納米管等新材料的運(yùn)用還遙遙無期的時(shí)候，人們把關(guān)注集中到了芯片封裝的 Z 方向。三維封裝是在 Z 方向?qū)崿F(xiàn)芯片的堆疊，它是一種高級(jí)的三維系統(tǒng)級(jí)封裝（System in Package，Si P）。 三維封裝有兩種形式，芯片堆疊與封裝堆疊。實(shí)現(xiàn)三維封裝的技術(shù)方案有很多，其中最主要的技術(shù)方案有多芯片堆疊（Multi-Chip Stacking），封裝堆疊（Po P，Package on Package）

4、以及硅通孔（TSV，Through Silicon Via）封裝。最近幾年，由于硅通孔 (through-silTSVon vias，TSV) 技術(shù)具有推動(dòng)摩爾定律不斷發(fā)展的潛力，再加上它所具備獨(dú)特的小外形因數(shù)和高性能 3D 芯片系統(tǒng)能力，因此受到工業(yè)界的廣泛認(rèn)可。3D TSV是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通，實(shí)現(xiàn)芯片之間互連的最新技術(shù)。與以往 TSV封裝鍵合和使用凸點(diǎn)的疊加技術(shù)不同，TSV 能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。為了在容許的成本范圍內(nèi)跟上摩爾定律的步伐，在主流器件設(shè)計(jì)和生產(chǎn)過程中采用三維互聯(lián)技術(shù)將會(huì)成為必然。國內(nèi)封

5、裝產(chǎn)業(yè)發(fā)展現(xiàn)狀國內(nèi)封裝產(chǎn)業(yè)隨半導(dǎo)體市場(chǎng)規(guī)模快速增長(zhǎng)，與此同時(shí)，TSV設(shè)計(jì)、芯片制造和封裝測(cè)試三業(yè)的格局也正不斷優(yōu)化，形成了三業(yè)并舉、協(xié)調(diào)發(fā)展的格局。作為半導(dǎo)體產(chǎn)業(yè)的重要部分，封裝產(chǎn)業(yè)及技術(shù)在近年來穩(wěn)定而高速地發(fā)展，特別是隨著國內(nèi)本土封裝企業(yè)的快速成長(zhǎng)和國外半導(dǎo)體公司向國內(nèi)轉(zhuǎn)移封裝測(cè)試業(yè)務(wù)，其重要性有增無減，仍是TSV產(chǎn)業(yè)強(qiáng)項(xiàng)。境外半導(dǎo)體制造商以及封裝代工業(yè)紛紛將其封裝產(chǎn)能轉(zhuǎn)移至中國，近年來，飛思卡爾、英特爾、意法半導(dǎo)體、英飛凌、瑞薩、東芝、三星、日月光、快捷、國家半導(dǎo)體等眾多國際大型半導(dǎo)體企業(yè)在上海、無錫、蘇州、深圳、成都、西安等地建立封測(cè)基地，全球前20大半導(dǎo)體廠商中已有14家在中國建立了封

6、測(cè)企業(yè)，長(zhǎng)三角、珠三角地區(qū)仍然是封測(cè)業(yè)者最看好的地區(qū)，拉動(dòng)了封裝產(chǎn)業(yè)規(guī)模的迅速擴(kuò)大。另一方面，國內(nèi)芯片制造規(guī)模的不斷擴(kuò)大，也極大地推動(dòng)封裝產(chǎn)業(yè)的高速成長(zhǎng)。為了降低成本，近年來許多封測(cè)企業(yè)選擇中西部地區(qū)新建工廠。英特爾成都封測(cè)廠擁有國際最先進(jìn)的晶圓預(yù)處理流程技術(shù)，制造周期可縮短30%50%，英特爾全球50%以上的處理器都出自成都工廠。一部分集成器件制造商及封測(cè)代工企業(yè)將產(chǎn)能轉(zhuǎn)移至中西部地區(qū)，這種趨勢(shì)將會(huì)持續(xù)數(shù)年。盡管如此，TSV產(chǎn)業(yè)仍喜憂參半。在2010年，國內(nèi)TSV市場(chǎng)規(guī)模擴(kuò)大到7 350億元，其產(chǎn)業(yè)規(guī)模與市場(chǎng)規(guī)模之比始終未超過20%，如扣除接受境外委托代工的銷售額，則實(shí)際國內(nèi)自給率還不足10

7、%，TSV已連續(xù)多年超過石油和鋼鐵進(jìn)口額的總和，成為國內(nèi)最大宗的進(jìn)口商品。美歐日韓等憑借技術(shù)領(lǐng)先戰(zhàn)略，主導(dǎo)著產(chǎn)業(yè)和技術(shù)發(fā)展方向，CPU、存儲(chǔ)器、微控制器、數(shù)字信號(hào)處理器等量大面廣的通用TSV產(chǎn)品基本依賴進(jìn)口。國內(nèi)TSV設(shè)計(jì)、制造、封測(cè)在核心技術(shù)與產(chǎn)品的研發(fā)和商品化方面，其競(jìng)爭(zhēng)實(shí)力有待進(jìn)一步加強(qiáng)。在超大規(guī)模TSV方面，需要對(duì)封裝、引線精密制造、芯片引線鍵合、材料選擇、結(jié)構(gòu)設(shè)計(jì)和冷卻手段等進(jìn)行技術(shù)創(chuàng)新。封裝環(huán)節(jié)技術(shù)競(jìng)爭(zhēng)是以市場(chǎng)規(guī)?；癁橹鞯?，目前，國內(nèi)整個(gè)TSV產(chǎn)業(yè)還屬于幼嫩時(shí)期，產(chǎn)業(yè)規(guī)模小，競(jìng)爭(zhēng)力弱，抵御市場(chǎng)波動(dòng)能力差，政產(chǎn)學(xué)研用相結(jié)合的原創(chuàng)新體系尚未建立，多渠道的投融資環(huán)境尚未形成，封測(cè)產(chǎn)業(yè)也毫

8、不例外，與國際先進(jìn)水平相比仍有近10年差距。在整體產(chǎn)業(yè)化技術(shù)水平上，國內(nèi)封測(cè)業(yè)仍以DIP（雙列直插封裝）、SOP（小外形封裝）、QFP（四邊引腳扁平封裝）等傳統(tǒng)的中低端封裝形式為主，近年來企業(yè)銷售量大幅增長(zhǎng)，有多家企業(yè)封裝能力達(dá)數(shù)十億塊，但銷售額卻停滯不前，效益大幅下滑，技術(shù)水平參差不齊，趨于同質(zhì)化競(jìng)爭(zhēng)，主要體現(xiàn)在市場(chǎng)、技術(shù)、成本、資金、人才等方面。產(chǎn)業(yè)鏈不夠完善，難以滿足國內(nèi)設(shè)計(jì)和芯片制造發(fā)展的要求，需要持續(xù)穩(wěn)步擴(kuò)大產(chǎn)業(yè)規(guī)模，加強(qiáng)技術(shù)創(chuàng)新，加快產(chǎn)品結(jié)構(gòu)調(diào)整，加速人才培育，加大對(duì)外合作交流。2、封裝技術(shù)發(fā)展現(xiàn)狀I(lǐng)TRS（國際半導(dǎo)體技術(shù)路線圖組織）針對(duì)半導(dǎo)體產(chǎn)業(yè)發(fā)展的挑戰(zhàn)，提出“新摩爾定律”概念

9、的基本內(nèi)涵是功能翻番，為TSV芯片和封裝帶來了層出不窮的創(chuàng)新空間。隨著封裝技術(shù)的不斷發(fā)展， MCP、Si P、So P、Po P、SCSP、SDP、WLP等封裝結(jié)構(gòu)成為主流，并為趨于Z方向封裝發(fā)展的3D（三維）集成封裝、TVS（硅通孔）集成等技術(shù)研發(fā)奠定了堅(jiān)實(shí)的基礎(chǔ)，可解決芯片技術(shù)發(fā)展的一些瓶頸問題，有可能引發(fā)半導(dǎo)體技術(shù)發(fā)展方式的根本性改變。2.1、國內(nèi)封裝技術(shù)發(fā)展現(xiàn)狀經(jīng)過企業(yè)積極進(jìn)取和艱苦努力，引進(jìn)、消化吸收國外先進(jìn)封裝技術(shù)以及多年的技術(shù)沉淀與持續(xù)研發(fā)，封裝產(chǎn)業(yè)近年來涌現(xiàn)出很多半導(dǎo)體創(chuàng)新產(chǎn)品和技術(shù)，通過行業(yè)頂級(jí)評(píng)選、參與國家科技重大專項(xiàng)實(shí)施、封裝測(cè)試技術(shù)與市場(chǎng)專題研討會(huì)、中國半導(dǎo)體市場(chǎng)年會(huì)等

10、活動(dòng)，可以從中管窺封裝技術(shù)發(fā)展現(xiàn)狀。以技術(shù)創(chuàng)新性為代表的國內(nèi)本土封測(cè)企業(yè)快速成長(zhǎng)，生產(chǎn)經(jīng)營規(guī)模較大，在技術(shù)水平上開始向國際先進(jìn)水平靠攏。25家產(chǎn)業(yè)鏈相關(guān)單位組建了產(chǎn)學(xué)研合作“中國集成電路封測(cè)產(chǎn)業(yè)鏈技術(shù)創(chuàng)新聯(lián)盟”，建立高密度TSV封裝技術(shù)國家工程實(shí)驗(yàn)室，切入封測(cè)產(chǎn)業(yè)量廣面大、完全依賴進(jìn)口或者是國外壟斷的技術(shù)創(chuàng)新項(xiàng)目課題立項(xiàng)，積極推進(jìn)項(xiàng)目的組織實(shí)施和基礎(chǔ)管理工作，“大兵團(tuán)作戰(zhàn)”發(fā)揮封測(cè)應(yīng)用工程對(duì)整個(gè)產(chǎn)業(yè)鏈及關(guān)聯(lián)產(chǎn)業(yè)產(chǎn)生的輻射作用。依據(jù)國際化戰(zhàn)略、品牌戰(zhàn)略的實(shí)施，BGA、CSP、MCP等新型封裝技術(shù)已在部分生產(chǎn)線應(yīng)用。MIS、s QFN和FBP自主知識(shí)產(chǎn)權(quán)技術(shù)取得成功，基本掌握部分國際封測(cè)主流核心技

11、術(shù)，如TSV、射頻Si P、圓片級(jí)三維再布線封裝、銅凸點(diǎn)互連、高密度FC-BGA封測(cè)、50m以下超薄芯片三維堆疊封裝等先進(jìn)技術(shù)，QFN系列產(chǎn)品方面品種齊全，并具有良好的生產(chǎn)經(jīng)驗(yàn)。MIS倒裝封裝技術(shù)可用于替代高成本BGA封裝，內(nèi)腳密度達(dá)到25m腳寬及25m的腳間距，能夠?qū)⒛壳癟SV封裝主流技術(shù)QFN/DFN系列產(chǎn)品工藝提升至新水平，拓展至新領(lǐng)域，使產(chǎn)品實(shí)現(xiàn)小外形高密度，扇入扇出內(nèi)外引腳互聯(lián)技術(shù)，可節(jié)約成本30%以上，并配合以基板為基礎(chǔ)的Si P封測(cè)服務(wù)，工藝制程方面取得突破性進(jìn)展，同時(shí)與自主知識(shí)產(chǎn)權(quán)銅凸柱封裝結(jié)合堪稱完美，實(shí)現(xiàn)技術(shù)的轉(zhuǎn)型升級(jí)。重大專項(xiàng)給力引領(lǐng)，自主創(chuàng)新?lián)屨贾聘唿c(diǎn)，產(chǎn)業(yè)環(huán)境日臻完善

12、，高密度BUMP實(shí)現(xiàn)產(chǎn)業(yè)化，先進(jìn)封裝WLP成功起步，QFN/LQFP量產(chǎn)化進(jìn)展迅速，MIS-PP技術(shù)獨(dú)創(chuàng)封裝巔峰之作，經(jīng)過積極進(jìn)取和艱苦努力，涌現(xiàn)出很多封裝創(chuàng)新技術(shù)與產(chǎn)品，并擁有自主知識(shí)產(chǎn)權(quán)，項(xiàng)目實(shí)施產(chǎn)業(yè)化取得一定進(jìn)展，打造一流封測(cè)企業(yè)，推動(dòng)了行業(yè)的技術(shù)更新，有力提升了企業(yè)的自主創(chuàng)新能力和核心競(jìng)爭(zhēng)力。2.2、國際封裝技術(shù)發(fā)展現(xiàn)狀新型封裝材料與技術(shù)推動(dòng)封裝發(fā)展，其重點(diǎn)直接放在削減生產(chǎn)供應(yīng)鏈的成本方面，創(chuàng)新性封裝設(shè)計(jì)和制作技術(shù)的研發(fā)倍受關(guān)注，WLP設(shè)計(jì)與TSV技術(shù)以及多芯片和芯片堆疊領(lǐng)域的新技術(shù)、關(guān)鍵技術(shù)產(chǎn)業(yè)化開發(fā)呈井噴式增長(zhǎng)態(tài)勢(shì)，推動(dòng)高密度封測(cè)產(chǎn)業(yè)以前所未有的速度向著更長(zhǎng)遠(yuǎn)的目標(biāo)發(fā)展。2.2.1

13、、3D封裝的主要類別及技術(shù)3D封裝實(shí)際上是一種系統(tǒng)級(jí)集成結(jié)構(gòu)，其中的TSV技術(shù)是芯片制造與封裝技術(shù)相融合的集成技術(shù)，可提高封裝密度，增強(qiáng)產(chǎn)品性能，提升速度，降低功耗和噪聲，實(shí)現(xiàn)電子設(shè)備的小型化和多功能化，設(shè)計(jì)自由度提高，研發(fā)時(shí)間縮短，可靠性更高。IMEC正與ITRS以及Jisso封裝標(biāo)準(zhǔn)集團(tuán)共同制定基于電子供應(yīng)鏈的4種3D分類標(biāo)準(zhǔn)：（1）3D-Si P，采用傳統(tǒng)的引線鍵合進(jìn)行芯片堆疊，即在第二層和第三層Jisso封裝層級(jí)實(shí)現(xiàn)3D互連，3D互連高度在1mm以內(nèi)；（2）3D-WLP，在TSV鈍化層工藝完成之后，實(shí)現(xiàn)3D互連高度100m以下；（3）3D-STSV（堆疊-TSV），在全局層級(jí)或中間層級(jí)

14、的3D互連，其互連高度在1m10m之間；（4）3D-TSV，在芯片連接層級(jí)實(shí)現(xiàn)3D互連，其高度1m以下。3 D 封裝改善了芯片的許多性能，如尺寸、重量、速度、產(chǎn)量及能耗，技術(shù)上有諸多優(yōu)勢(shì)（1）在尺寸和重量方面，與單芯片封裝相比，采用3D技術(shù)可縮小封裝尺寸、減輕重量達(dá)4050倍；（2）在速度方面，3D互連長(zhǎng)度更短，工作速度更快，寄生性電容和電感得以降低，系統(tǒng)的總功耗降低了30%左右；（3）與2D封裝相比，3D技術(shù)的組裝效率約為2D的 200；（4）在芯片中，噪聲幅度和頻率主要受封裝和互連的限制，3D技術(shù)在降低噪聲中起著縮短互連長(zhǎng)度的作用，同時(shí)也降低了互連伴隨的寄生性；（5）隨著芯片尺寸的不斷縮小

15、，3D技術(shù)可持續(xù)提高電路密度、性能，降低成本。高密度3D封裝是為適應(yīng)宇航、衛(wèi)星、軍事、計(jì)算機(jī)、通信以及消費(fèi)類系統(tǒng)的需求，近年來獲得迅速發(fā)展的新型封裝與組裝技術(shù)，最大限度地靈活應(yīng)用各種芯片資源和封裝互連優(yōu)勢(shì)，成為實(shí)現(xiàn)整機(jī)系統(tǒng)集成的必然趨勢(shì)。2.2.2、Si P技術(shù)Si P技術(shù)日趨產(chǎn)業(yè)化，以芯片為中心、無薄膜集成、有分離元件集成、需母板，繼承了傳統(tǒng)3D封裝形式，并使其多樣化；此外，整合了現(xiàn)有芯核資源和生產(chǎn)工藝優(yōu)勢(shì)，降低了成本，縮短上市時(shí)間；同時(shí)克服了工藝兼容、信號(hào)混合、電磁干擾等困難，產(chǎn)品主要集中在高性能、低成本、便于攜帶的通信系統(tǒng)。2.2.3、TSV集成技術(shù) TSV集成技術(shù)是利用垂直硅通孔完成芯

16、片間互連的方法，其連接距離更短、強(qiáng)度更高，可實(shí)現(xiàn)更小更薄而性能更好、密度更高、尺寸和重量明顯減小的封裝，同時(shí)還能用于異種芯片之間的互連。TVS通孔集成按制作時(shí)間段分為先通孔、中通孔、后通孔、鍵合后通孔等四類，在存儲(chǔ)器堆疊、MEMS結(jié)構(gòu)封裝、圖像傳感器中的應(yīng)用發(fā)展迅速，銅-銅鍵合、金屬易熔鍵合、硅熔融鍵合、焊料鍵合等已成為3D集成和WLP的關(guān)鍵工藝之一。3、封裝技術(shù)發(fā)展趨勢(shì)從半導(dǎo)體技術(shù)的發(fā)展趨勢(shì)來看，高密度薄型化系統(tǒng)集成的MCP、Si P、WLP、TSV、3D封裝等代表著TSV封測(cè)技術(shù)發(fā)展的主流方向，先進(jìn)封裝技術(shù)與Si P是產(chǎn)業(yè)發(fā)展熱門話題，其封裝基板向更小尺寸發(fā)展，引腳數(shù)量進(jìn)一步增多，引腳線寬

17、/引腳間距更微細(xì)化，布線密度增大，芯片堆疊層數(shù)增加，原材料、設(shè)備、工藝技術(shù)難度更高都是其發(fā)展趨勢(shì)。3.1國內(nèi)封裝技術(shù)趨勢(shì)未來510年是國內(nèi)TSV產(chǎn)業(yè)發(fā)展極為關(guān)鍵的時(shí)期，封測(cè)業(yè)未來發(fā)展的潛力依然巨大，TSV封測(cè)技術(shù)將適應(yīng)設(shè)計(jì)業(yè)發(fā)展的需求，日益向短、小、輕、薄、高密度、高效率、高性能、低高度、多形式、系統(tǒng)化、系列化、集成化發(fā)展，融合芯片制造技術(shù)，并提升MCP和Si P成為實(shí)用技術(shù)，封裝與組裝進(jìn)一步融合，各種QFN、MCM（多芯片組件）、MCP、BGA、CSP等中高端技術(shù)及產(chǎn)品在國內(nèi)的市場(chǎng)需求明顯增強(qiáng)，還將呈現(xiàn)逐年上升的趨勢(shì)。圍繞3D封裝、綠色封裝、封裝可靠性與測(cè)試、表面組裝與高密度互連、封裝基板制

18、造、先進(jìn)封裝設(shè)備、封裝材料、LED（發(fā)光二極管）封裝、新興封裝（MEMS/MOEMS）等技術(shù)是多個(gè)產(chǎn)業(yè)界和學(xué)術(shù)界關(guān)注的專題，尤其對(duì)MEMS封裝技術(shù)的研發(fā)持續(xù)高漲。封測(cè)產(chǎn)業(yè)鏈技術(shù)創(chuàng)新聯(lián)盟將繼續(xù)按照“以重大專項(xiàng)為先導(dǎo)，以市場(chǎng)帶動(dòng)研發(fā)，以成果推動(dòng)產(chǎn)業(yè)”的指導(dǎo)思想，提出“十二五”發(fā)展的關(guān)鍵技術(shù)、產(chǎn)品、項(xiàng)目，由封測(cè)龍頭企業(yè)根據(jù)封測(cè)業(yè)發(fā)展需要，結(jié)合裝備、材料業(yè)的實(shí)際，提出“十二五”先進(jìn)封裝設(shè)備、材料的項(xiàng)目需求，積極推進(jìn)共同開發(fā)，加快技術(shù)進(jìn)步，實(shí)現(xiàn)重大產(chǎn)品、重大工藝和新興領(lǐng)域的突破，使整體技術(shù)水平與全球先進(jìn)封裝技術(shù)保持同步，并實(shí)現(xiàn)批量生產(chǎn)。據(jù)預(yù)測(cè)，未來5年TSV產(chǎn)業(yè)結(jié)構(gòu)將進(jìn)一步得到優(yōu)化，芯片的設(shè)計(jì)、制造、封

19、測(cè)形成較為均衡的產(chǎn)業(yè)結(jié)構(gòu)，其比重將依次分別為28%、35%、37%。封測(cè)業(yè)進(jìn)入國際主流領(lǐng)域，實(shí)現(xiàn)Si P、倒裝芯FC、B G A 、 C S P 、 M C P 等新型封裝形式的規(guī)模生產(chǎn)能力。重點(diǎn)發(fā)展BGA、PGA、CSP、MCP、Si P先進(jìn)封測(cè)技術(shù)，推動(dòng)多疊層多芯片Si P、300mm/新型WLP、高性能CPU封裝、MIS、高密度TSV、汽車電子/MEMS封裝、BGA/CSP、高功率高導(dǎo)熱低成本封測(cè)工藝技術(shù)的開發(fā)。加強(qiáng)封測(cè)業(yè)的技術(shù)創(chuàng)新，重點(diǎn)支持Si P關(guān)鍵技術(shù)，推進(jìn)超薄芯片封裝、超細(xì)節(jié)距封裝等封測(cè)工藝和設(shè)計(jì)技術(shù)開發(fā)，扶持TSV、銅互連、3D-Si P、傳感器封裝、IGBT封裝及產(chǎn)業(yè)化。3.

20、2、國外封裝技術(shù)趨勢(shì)半導(dǎo)體技術(shù)路線圖不斷從質(zhì)量、成本和小型化等方面對(duì)產(chǎn)品制定新的更高的要求，后摩爾定律的內(nèi)涵是以“功能翻番”作為新的利潤(rùn)增長(zhǎng)點(diǎn)，追求異構(gòu)器件/模塊集成、3D集成將成為主流，努力實(shí)現(xiàn)“功能翻番”和“尺寸縮小”以及“微結(jié)構(gòu)”的復(fù)合發(fā)展，Si P是“后摩爾時(shí)代”的發(fā)展方向之一，開發(fā)集成微系統(tǒng)技術(shù)涉及微電子、光電子、MEMS、架構(gòu)、算法等多學(xué)科交叉領(lǐng)域，極具技術(shù)發(fā)展前景和市場(chǎng)經(jīng)濟(jì)效益。3D集成被認(rèn)為是下一代的封裝方案，現(xiàn)已提出多種方法，關(guān)注規(guī)模生產(chǎn)中的生產(chǎn)率和成本，無凸點(diǎn)WOW（晶圓堆疊晶圓）是繼芯片-芯片、芯片-晶圓技術(shù)后的第三代技術(shù)，在背面-正面堆疊任何數(shù)量的減薄300mm晶圓，自

21、對(duì)準(zhǔn)多TSV互連而不用凸點(diǎn),能實(shí)現(xiàn)芯片對(duì)芯片的獨(dú)立連接，提高了晶圓級(jí)堆疊的總良率，可制定通向以生產(chǎn)成本支撐的高密度集成路線圖，其產(chǎn)出是以往的100倍。下一代3D制造中規(guī)模生產(chǎn)將采用芯片-晶圓技術(shù)，然后是WOW。3DDRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）封裝采用TSV/DRAM陣列堆疊技術(shù)，將4片或更多的DRAM核心芯片通過TVS堆疊，并與另外的外圍電路接口芯片一起鍵合到襯底上，從概念轉(zhuǎn)為生產(chǎn)，有望帶來優(yōu)異的功率性能，封裝更小，并支持更高數(shù)據(jù)速率，成為未來工藝發(fā)展的趨勢(shì)。CPU與存儲(chǔ)器的3D封裝是后摩爾時(shí)代的發(fā)展方向之一，3D封裝技術(shù)在解決MEMS（微機(jī)電）傳感器芯片的應(yīng)用方面也扮演了關(guān)鍵性角色，在異質(zhì)

22、整合特性中，也可進(jìn)一步整合模擬射頻、數(shù)字邏輯、存儲(chǔ)器、傳感器、混合信號(hào)、MEMS等各種組件，具備低成本、小尺寸、多功能、微功耗等多重優(yōu)勢(shì)，MEMS的3D封裝發(fā)展備受關(guān)注，逐步走向商品化。TSV發(fā)展迅速，被許多半導(dǎo)體廠商和研究機(jī)構(gòu)認(rèn)為是最有前途的封裝方法，國際上超過50%的廠商均參與3D TVS互連方面的研究，用于增加封裝密度，以TVS為主要互連方式的3D封裝結(jié)構(gòu)，將在消費(fèi)類電子、通信、網(wǎng)絡(luò)設(shè)備、機(jī)器人、生物醫(yī)學(xué)領(lǐng)域發(fā)揮重要作用。WLP將向更高I/O數(shù)和引腳節(jié)距更小的方向發(fā)展，進(jìn)一步發(fā)揮在尺寸、重量和電氣性能方面的優(yōu)勢(shì)，為系統(tǒng)進(jìn)一步集成提供了一個(gè)可能的途徑，代表著封裝技術(shù)的主流發(fā)展方向。一些新型

23、封裝材料和技術(shù)為創(chuàng)新型封裝設(shè)計(jì)鋪路領(lǐng)航，不斷改進(jìn)產(chǎn)品性能。例如，引線框架/功率TSV封裝使用的晶圓背部涂層技術(shù)、液態(tài)和粉末狀壓膜材料與壓膜技術(shù)、熱壓倒裝芯片（極細(xì)節(jié)距倒裝芯片、Su凸柱和Au凸點(diǎn)倒裝芯片的互聯(lián)），可改進(jìn)焊接互連可靠性的環(huán)氧助焊技術(shù)、金屬化、芯片減薄及清洗、散熱及電路性能、嵌入式工藝、凸點(diǎn)技術(shù)等。在封裝劃片工藝及優(yōu)化方面，用于低K薄晶圓劃片的多束全切割激光技術(shù)可獲得很窄的劃片切形、極小的熱效應(yīng)區(qū)、很高的芯片強(qiáng)度值（典型值800MPa1 000MPa），同時(shí)還能保證很高的生產(chǎn)效率，將使其在劃片工藝中得到廣泛應(yīng)用。課題類型：（1）A工程實(shí)踐型；B理論研究型；C科研裝置研制型；D計(jì)算機(jī)

24、軟件型；E綜合應(yīng)用型（2）X真實(shí)課題；Y模擬課題；二、本課題的研究?jī)?nèi)容：1、理解高密度三維封裝中TSV的工作原理和特點(diǎn)；2、利用仿真軟件，研究TSV樣品工作時(shí)熱應(yīng)力分布；3、分析試驗(yàn)結(jié)果，發(fā)現(xiàn)應(yīng)力產(chǎn)生與變化規(guī)律模式。本課題研究的實(shí)施方案、進(jìn)度安排：高密度三維封裝中TSV的工作原理和特點(diǎn)通過查閱資料知道，TSV 技術(shù)是通過芯片和芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通來實(shí)現(xiàn)芯片間互連的最新技術(shù)。從圖 1-1（c）可以看出，TSV 采用倒裝焊接和晶圓鍵合技術(shù)將多層芯片互連。它是繼引線鍵合、載帶鍵合（TAB）和倒裝芯片以后的第四代封裝技術(shù)。 1.1、TSV 疊層封裝技術(shù)的特點(diǎn):與傳統(tǒng)的平面二維引線互連相

25、比，這種三維 TSV 封裝具有諸多優(yōu)點(diǎn)：（1）、尺寸小重量輕：與傳統(tǒng)的單芯片封裝相比，三維封裝的尺寸和重量縮小了40-50 倍。與 MCM 技術(shù)相比，三維封裝體積縮小了 5-6 倍，重量減輕 2-13 倍。（2）、硅片使用效率高，集成度高：與二維封裝相比，硅片效率超過 100%，隨著 TSV高深寬比技術(shù)的發(fā)展，高密度的連接逐漸成為現(xiàn)實(shí)，能夠?qū)崿F(xiàn)復(fù)雜的多片全硅系統(tǒng)集成，TSV 封裝的密度比當(dāng)前用于先進(jìn)多片模塊的物理封裝高出許多。（3）、縮短信號(hào)延遲，同時(shí)降低功耗：由于采用 TSV 封裝技術(shù)，芯片間的連接長(zhǎng)度縮短為芯片的厚度，同引線鍵合和倒裝芯片相比，TSV 可以在垂直方向上獲得多層芯片間最短的互

26、連長(zhǎng)度，取代原先用金線等貴金屬組成的互連引線，既降低成本，又提高可靠性。此外，較短的互連長(zhǎng)度還能有效地減小器件的功耗，同時(shí)降低互連延遲，提高系統(tǒng)的運(yùn)行速度，從多角度提升產(chǎn)品的性能。當(dāng)然，TSV 封裝也有其局限性，目前考慮的因素主要有兩點(diǎn)，其一，是可靠性，由 TSV 封裝技術(shù)制造的器件，電路密度很高，功率密度也隨之增加，故熱量管理是必須要考慮的因素，高校、企業(yè)對(duì)這方面的研究一直沒有中斷過。其二，是成本控制，TSV 封裝使得設(shè)計(jì)的復(fù)雜性增大，再加上制造、測(cè)試等多個(gè)環(huán)節(jié)，使得 TSV 技術(shù)的成本仍然比較高。高通公司先進(jìn)工程資深總監(jiān) Matt Nowak 在去年年底曾指出，在使用高密度的 TSV 來實(shí)

27、現(xiàn)芯片堆疊的量產(chǎn)以前，這項(xiàng)技術(shù)還必須再降低成本才能走入市場(chǎng)。即便如此，TSV 技術(shù)明顯的優(yōu)勢(shì)仍讓業(yè)界對(duì)該技術(shù)充滿信心并寄予厚望。智能化手機(jī)是加速 TSV 三維封裝的重要?jiǎng)恿?，部分業(yè)界人士認(rèn)為，到 2014 年，智能手機(jī)的移動(dòng)應(yīng)用處理器可能會(huì)采用 TSV 技術(shù)，成為率先應(yīng)用 TSV 量產(chǎn)的產(chǎn)品。目前，這項(xiàng)技術(shù)成為了半導(dǎo)體行業(yè)發(fā)展的重頭戲之一，相信在不遠(yuǎn)的將來，TSV 疊層封裝技術(shù)將成為高密度三維封裝的主流方法，成為主宰整個(gè)電子封裝產(chǎn)業(yè)的主流技術(shù)。 仿真試驗(yàn)的設(shè)計(jì)由于 3D 芯片集成具有高傳輸速度和小封裝尺寸的優(yōu)點(diǎn)，作為其關(guān)鍵技術(shù)的硅通孔技術(shù)（Through Silicon Vias，簡(jiǎn)稱 TSV

28、），已被廣泛應(yīng)用于微電子系統(tǒng)。而銅互連線是 TSV 技術(shù)中典型的互連線之一。我們首先應(yīng)該建立熱力耦合的塑性應(yīng)變梯度的本構(gòu)關(guān)系，并通過用戶子程序 UMAT 嵌入到 ABAQUS 中進(jìn)行互連結(jié)構(gòu)的熱應(yīng)力分析，之后基于所建立的本構(gòu)模型，結(jié)合參數(shù)化有限元方法和試驗(yàn)設(shè)計(jì)方法對(duì) TSV 結(jié)構(gòu)進(jìn)行優(yōu)化研究。3、分析試驗(yàn)結(jié)果，發(fā)現(xiàn)應(yīng)力產(chǎn)生與變化規(guī)律模式（1）研究完全填充銅 TSV 和填充聚合物 TSV 結(jié)構(gòu)在退火時(shí)的熱應(yīng)力分布情況。結(jié)果顯示兩種 TSV 結(jié)構(gòu)可能出現(xiàn)失效區(qū)域均集中在銅互連頂部界面處，該處熱應(yīng)力超過銅的屈服強(qiáng)度。相比完全填銅 TSV 結(jié)構(gòu)，填充聚合物 TSV 結(jié)構(gòu)更可能出現(xiàn)熱失配導(dǎo)致的應(yīng)力失效。

29、 （2）建立熱力耦合的塑性應(yīng)變梯度的本構(gòu)關(guān)系，并通過用戶子程序 UMAT嵌入到 ABAQUS 中進(jìn)行互連結(jié)構(gòu)的熱應(yīng)力分析。同時(shí)與理想彈塑性互連解析解進(jìn)行了對(duì)比，結(jié)果顯示二者軸向應(yīng)力值較為接近，而解析解所得徑向應(yīng)力則小的多。在不同通孔半徑和通孔結(jié)構(gòu)整體縮小的條件下，銅互連中心和頂部界面處均出現(xiàn)顯著的尺寸效應(yīng)，即在互連尺寸接近亞微米時(shí)，熱應(yīng)力隨著半徑減小而急劇增加的現(xiàn)象。通孔半徑對(duì)靜水應(yīng)力有顯著的影響，互連半徑小于 10 微米時(shí)，銅互連中心位置始終保持較大靜水應(yīng)力，因此在銅互連中心線區(qū)域可能出現(xiàn)空洞缺陷，與實(shí)驗(yàn)結(jié)果一致。深寬比對(duì)硅通孔結(jié)構(gòu)熱應(yīng)力具有顯著影響，隨著深寬比的增加，應(yīng)力集中區(qū)域發(fā)生變化，

30、當(dāng)深寬比大于 10 時(shí)，應(yīng)力集中區(qū)域?qū)⒂摄~互連頂部界面區(qū)域遷移至中心線區(qū)域，同時(shí)熱應(yīng)力值也大幅度的增加。（3）基于參數(shù)化有限元模型對(duì) TSV 互連結(jié)構(gòu)進(jìn)行了試驗(yàn)設(shè)計(jì)及單設(shè)計(jì)響應(yīng)的優(yōu)化。基于應(yīng)變梯度的材料本征效應(yīng)對(duì) TSV 互連結(jié)構(gòu)熱力學(xué)性能有顯著影響，在對(duì)互連結(jié)構(gòu)計(jì)時(shí)必須足夠重視。對(duì) TSV 互連結(jié)構(gòu)進(jìn)行優(yōu)化的結(jié)果顯示，在初始模型一致的情況下，不同的優(yōu)化方法會(huì)得到不同的最優(yōu)解，優(yōu)化技術(shù)的選擇對(duì)優(yōu)化結(jié)果具有顯著影響，同時(shí)也說明 TSV 結(jié)構(gòu)優(yōu)化具有多峰性特點(diǎn)，TSV 互連結(jié)構(gòu)設(shè)計(jì)空間較大。論文工作進(jìn)度與安排： 起始日期 工作內(nèi)容和要求 備注 2016.3-2016.4 收集、消化資料 2016.4 實(shí)驗(yàn)室操作分析 2016.4-2016.5實(shí)驗(yàn)結(jié)果分析、工作總結(jié) 2016.5-2016.6論文撰寫、論文提交與答辯主要參考文獻(xiàn):11梁紅兵. 中國半導(dǎo)體創(chuàng)新產(chǎn)品和技術(shù)特刊N. 中國電子報(bào).2010.2童志義.后摩爾時(shí)代的封裝技術(shù)J.電子工業(yè)專用設(shè)備，2010，5：1-5.3鄧丹，吳豐順，周龍?jiān)?，?3D封裝及其最新研究進(jìn)展J.微納電子技術(shù)，2010，47（7）：443-450.4顧勇，王莎鷗，趙建明等.高密度3-D封裝技術(shù)的應(yīng)用與發(fā)展趨勢(shì)J.電子元件與材料，2010，29（7）：67-70.5于寅虎. 從“2011年中國半導(dǎo)體市場(chǎng)年會(huì)”解讀中國半導(dǎo)體市場(chǎng)J.電