數(shù)字芯片限流比較器

1、一種新穎的限流比較器的設計，610031）（西南交通大學學院，來源：微計算機信息摘要：設計了一個新穎的基于 Step-Down電源管理的 PFM（脈沖頻率調(diào)制）限流比較器電路，在輕載時使進入 PFM 工作模式，因此能夠延長電池并且大幅度的提高 Step-Down電源管理的效率。經(jīng)分析和仿真表明：該比較器延遲小，具有簡單、實用、可靠性高等優(yōu)點。:降壓轉(zhuǎn)換器 脈沖頻率調(diào)制 比較器 開關電源1 引言近年來，LDO（Low Dropout）線性穩(wěn)壓器和 DC/DC 變換器等電源管理已廣泛應用于便攜式電子系統(tǒng)中 1。但是，開關穩(wěn)壓器相對線性穩(wěn)壓器降低了平均輸入電流，提高了效率2-3。Step-Down

2、電源屬于 DC/DC 變換器中的降壓變換器，它的主要缺點是，在輕載時比如待機時，靜態(tài)電流較高，顯著降低了電池的使用，所以在低負載條件下，通過 PFM 限流比較器來控制使之進入 Idle 模式，這樣就大大延長了電池，提高了的效率。2本文采用的 DC-DC 降壓變換器電路結構本文采用的 DC-DC 降壓變換器結構采用同步校正器代替?zhèn)鹘y(tǒng)的二極管，極大地提高了DC-DC 降壓變換器的效率，可達到 95%左右。的輸入電壓位于 2.7V 至 5V 之間，可工作在以下四種模式：固定頻率的強制模式，同步模式，idle 模式，關斷模式。13PFM 限流比較器的設計3.1比較器輸入級的設計比較器輸入級為射級耦合的

3、差分輸入級。圖 1比較器的輸入級由上圖可知 4，(Vi1V ) /ViE1 IES eET()1(Vi1V ) / V I ES eETiE 2()2則iC1可以近似為Iss1 (VI D / 2VT )IssIss VID1 (V/ 2V ) 1 (V/ 2V)iC1()322V2IDTIDTT同理 Iss Iss VIDi(4)C 222V2T可求得差分跨導為:iOIssGm ()5VID2VT在室溫下,VT =26mV , 所以運放跨導等于2Gm 19.2Iss(6)此外，電阻R15，R16作為運放負載，出放大器輸入級增益表達式如下： GmRout 19.2Iss(rO QP 46 |

4、R16)AV 1(7)3.2 比較器中間級比較器中間級由 D，E 輸入，A 輸出。MP724，MP725 的作用是減小 A 點電壓的變化幅度，使得比較器具有較短的瞬態(tài)響應時間和較快的速度?，F(xiàn)在計算折疊共源共柵運放的小信號電壓增益，因為| Av | GmRout ，須計算Gm 和 Rout ，而Gm gmQP63(8)Rout (gmMN 662 gmbMN 6 62 )rOMN 662 (rOMN 653 | rOQP64 ) | rOMP722(9)所以， AV 2 表達式如下：AV 2 gmQP63 (gmMN 662 gmbMN 6 62 )rOMN 662 (rOMN 653 | rO

5、QP64 ) | rOMP722 (10)圖 2 比較器中間級33.3 比較器輸出級比較器的輸出級（Active Load inverter）由 A 輸入，B 輸出（圖 3），進一步提高放大器的增益，AV 3 gm PMOS (roPMOS| roNMOS )(11)因此，放大器總的增益 AV 表達式如下：AV AV 1 * AV 2 * AV 3(12)3.4PFM 限流比較器電路圖圖 3PFM 限流比較器電路圖綜合前面比較器輸入級，輸出級，中間級的設計，出圖 3 所示的 PFM 限流比較器電路圖。當功率管導通時，對電感電流充電，使得電感電流上升，同時功率管的漏端電壓下降，電流采樣電路通過采

6、樣導通功率管的漏端電壓，把采樣得到的電壓 LS2，LTH2 輸入到PFM 限流比較器，當功率管的漏端電壓下降到一定程度，使得 LS2 達到 PFM 限流比較器門限 LTH2 時，比較器輸出至控制邏輯模塊，從而使進入 PFM 工作模式以延長電池。4PFM 限流比較器的仿真4圖 4PFM 限流比較器的仿真采用 HSPICE 對圖 3 所示的電路進行了比較器功能的模擬，由圖 4 可見當電感電流上升時，采樣得到的電壓 LS2 下降，當功率管的漏端電壓下降到一定程度，使得 LS2 達到PFM 限流比較器門限 LTH2 時，比較器輸出至控制邏輯模塊，從而使進入 PFM工作模式以延長電池。此外，比較器延遲

7、70nS。5結束語本文成功地設計出一款應用到 DC/DC上的 PFM 限流比較器，并通過 HSPICE 進行了仿真。結果表明：電路結構簡單，功耗低，響應速度快，完全滿足新一代 DC/DC 產(chǎn)品的要求，且預計投入市場之后將獲得上百萬元的效益。本文作者創(chuàng)新點：本文采用的 DC-DC 降壓變換器結構采用同步校正器代替?zhèn)鹘y(tǒng)的二極管，極大地提高了 DC-DC 降壓變換器的效率，可達到 95%左右。基于該 DC-DC 降壓變換器結構設計了一個新穎的基于 Step-Down的 PFM 限流比較器電路，在電源管理輕載時使進入 PFM 工作模式，因此能夠延長電池并且大幅度的提高 Step-Down電源管理的效率。參考文獻51，孟祥瑞，.DC-DC 開關電源管理的設計.微計算機信息，2006，21（1）：1532Qun Zhao,Fred C.Lee. High-Efficiency,High Step-Down DC-DC Converters. IEEEtranions oner electronics,2003,18(1):65-74.3Linear and Switching Voltage Regulator Fundamentals, National Semiconductor Applicationnote. 1999.4AdelS.Sedra,