第五章數(shù)字信號(hào)處理(DSP)基礎(chǔ)知識(shí)

1、DSP原理(yunl)與實(shí)訓(xùn)指導(dǎo)新世紀(jì)高職高專教材(jioci)編審委員會(huì)組編主編喻宗泉共一百八十八頁第5章 DSP系統(tǒng)(xtng)5.1DSP系統(tǒng)的基本組成5.2DSP電路的硬件結(jié)構(gòu)5.3DSP系統(tǒng)的軟件設(shè)計(jì)5.4DPS系統(tǒng)的開發(fā)共一百八十八頁5.1DSP系統(tǒng)的基本(jbn)組成一般來說，一個(gè)典型的DSP系統(tǒng)由以下幾部分構(gòu)成：（1）高速實(shí)時(shí)數(shù)據(jù)采集（ADC）部分。（2）高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ)（MEM）部分。（3） 高速實(shí)時(shí)周邊器件（中小規(guī)模器件）。（4） 高速實(shí)時(shí)電路集成(j chn)（EPLD/FPCA/ASIC）。（5） 高速實(shí)時(shí)信號(hào)生成（DAC/DDS）。（6） 高速實(shí)時(shí)DSP與并行體系結(jié)構(gòu)

2、。（7） 高速實(shí)時(shí)總線技術(shù)（VME/VXI/PCI）。（8） 高速實(shí)時(shí)系統(tǒng)設(shè)計(jì)（EDA）。 共一百八十八頁5.1DSP系統(tǒng)(xtng)的基本組成如圖5-1所示為典型實(shí)時(shí)DSP系統(tǒng)(xtng)功能框圖。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu) 一個(gè)典型的DSP硬件電路主要包括(boku)：DSP芯片及DSP基本系統(tǒng)；程序和數(shù)據(jù)存儲(chǔ)器；數(shù)/模和模/數(shù)轉(zhuǎn)換器；模擬控制與處理電路；各種控制口和通信口；電源處理電路和同步電路 。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)5.2.1時(shí)鐘與復(fù)位一、時(shí)鐘電路 時(shí)鐘電路為TMS320C54x芯片提供時(shí)鐘信號(hào)，由一個(gè)內(nèi)部振蕩器和一個(gè)鎖

3、相環(huán)PLL組成(z chn)，可通過芯片內(nèi)部的晶體振蕩器或外部的時(shí)鐘電路驅(qū)動(dòng)。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)時(shí)鐘信號(hào)的產(chǎn)生1一、時(shí)鐘電路TMS320C54x時(shí)鐘信號(hào)的產(chǎn)生有兩種方法： （1）使用外部時(shí)鐘源 將外部時(shí)鐘信號(hào)直接(zhji)加到DSP芯片的X2/CLKIN引腳上，而X1引腳懸空。外部時(shí)鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價(jià)格便宜等特點(diǎn)，因而得到了廣泛應(yīng)用。典型電路如圖5-3所示。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)時(shí)鐘信號(hào)的產(chǎn)生1 （2）使用芯片內(nèi)部的振蕩器。 在芯片的X1和X2/CLKIN引腳之間接入一個(gè)晶體,用于啟動(dòng)內(nèi)部

4、振蕩器。 典型(dinxng)電路如圖5-4所示。其中：C1=C2=20pF 一、時(shí)鐘電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)鎖相環(huán)PLL2 鎖相環(huán)是一種用在通信的接收機(jī)中的電路,主要對(duì)接收到的信號(hào)進(jìn)行處理,并從中提取某個(gè)時(shí)鐘的相位信息。鎖相環(huán)PLL具有頻率放大和時(shí)鐘信號(hào)提純的作用，利用(lyng)PLL的鎖定特性可以對(duì)時(shí)鐘頻率進(jìn)行鎖定,為芯片提供高穩(wěn)定頻率的時(shí)鐘信號(hào)。鎖相環(huán)還可以對(duì)外部時(shí)鐘頻率進(jìn)行倍頻，使外部時(shí)鐘源的頻率低于CPU的機(jī)器周期，以降低因高速開關(guān)時(shí)鐘所引起的高頻噪聲。 一、時(shí)鐘電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)鎖相環(huán)PLL2 TMS320C5

5、4x的鎖相環(huán)有兩種形式： 硬件(yn jin)配置的PLL：用于TMS320C541、TMS320C542、TMS320C543、TMS320C545和TMS320C546； 軟件可編程PLL:用于TMS320C545A、TMS320C546A、TMS320C548、TMS320C549、TMS320C5402、TMS320C5410和TMS320C5420。 一、時(shí)鐘電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)鎖相環(huán)PLL2 (1) 硬件配置的PLL 硬件配置的PLL是通過設(shè)定TMS320C54x的3個(gè)時(shí)鐘模式(msh)引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)來選擇

6、時(shí)鐘方式。上電復(fù)位時(shí)，TMS320C54x根據(jù)這三個(gè)引腳的電平，決定PLL的工作狀態(tài)，并啟動(dòng)PLL工作。 一、時(shí)鐘電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)鎖相環(huán)PLL2引腳狀態(tài)時(shí)鐘方式CLKMD1CLKMD2CLKMD3方案一方案二000工作頻率=外部時(shí)鐘源3工作頻率=外部時(shí)鐘源5110工作頻率=外部時(shí)鐘源2工作頻率=外部時(shí)鐘源4100工作頻率=內(nèi)部時(shí)鐘器3工作頻率=內(nèi)部時(shí)鐘器5硬件PLL的配置(pizh)方式 一、時(shí)鐘電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)鎖相環(huán)PLL2010工作頻率=外部時(shí)鐘源1.5工作頻率=外部時(shí)鐘源4.5001工作頻率=外部時(shí)鐘源2工作

7、頻率=外部時(shí)鐘源2111工作頻率=內(nèi)部時(shí)鐘器2工作頻率=內(nèi)部時(shí)鐘器2101工作頻率=外部時(shí)鐘源1工作頻率=外部時(shí)鐘源1011停止工作停止工作一、時(shí)鐘電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)鎖相環(huán)PLL2 進(jìn)行硬件配置時(shí)，其工作頻率的是固定的。若不使用PLL，則對(duì)內(nèi)部或外部時(shí)鐘分頻，CPU的時(shí)鐘頻率等于內(nèi)部振蕩器頻率或外部時(shí)鐘頻率的一半；若使用PLL，則對(duì)內(nèi)部或外部時(shí)鐘倍頻(bi pn)，CPU的時(shí)鐘頻率等于內(nèi)部振蕩器或外部時(shí)鐘源頻率乘以系數(shù)N， 即 時(shí)鐘頻率 = (PLLN) 一、時(shí)鐘電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)鎖相環(huán)PLL2 (2) 軟件配

8、置的PLL 軟件配置的PLL具有高度的靈活性，它是利用編程對(duì)時(shí)鐘方式寄存器CLKMD的設(shè)定，來定義PLL時(shí)鐘模塊中的時(shí)鐘配置。 軟件PLL的時(shí)鐘定時(shí)器提供各種時(shí)鐘乘法器系數(shù)，并能直接接通(ji tn)和關(guān)斷PLL。軟件PLL的鎖定定時(shí)器可以用于延遲轉(zhuǎn)換PLL的時(shí)鐘方式，直到鎖定為止。 一、時(shí)鐘電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)鎖相環(huán)PLL2 時(shí)鐘方式寄存器CLKMD 用來定義PLL時(shí)鐘模塊(m kui)中的時(shí)鐘配置，為用戶提供各種時(shí)鐘乘系數(shù)，并能直接通斷PLL。CLKMD0058H1512位11位103位2位1位0位PLL乘數(shù)PLL除數(shù)PLL計(jì)數(shù)器PLL通斷時(shí)鐘發(fā)生器選擇

9、位PLL工作狀態(tài)位PLLMULPLLDIVPLLCOUNTPLL ON/OFFPLLNDIVPLLSTATUS一、時(shí)鐘電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)鎖相環(huán)PLL2PLL ON/OFFPLLNDIVPLL狀態(tài)PLL ON/OFFPLLNDIVPLL狀態(tài)00斷開01工作10工作11工作PLL狀態(tài)(zhungti)設(shè)置方法 一、時(shí)鐘電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)鎖相環(huán)PLL2 軟件(run jin)PLL的工作方式 通過軟件編程，可以使軟件PLL實(shí)現(xiàn)兩種工作方式： PLL方式，即倍頻方式。芯片的工作頻率等于輸入時(shí)鐘CLKIN乘以PLL的乘系

10、數(shù)，共有31個(gè)乘系數(shù)，取值范圍為0.2515。 DIV方式，即分頻方式。對(duì)輸入時(shí)鐘CLKIN進(jìn)行2分頻或4分頻。 一、時(shí)鐘電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)鎖相環(huán)PLL2 軟件(run jin)PLL的乘系數(shù) 軟件PLL的乘系數(shù)可通過PLLNDIV、PLLDIV和PLLMUL的不同組合確定。 軟件PLL的乘系數(shù)設(shè)置方法如下表所示。 PLLNDIVPLLDIVPLLMULPLL乘系數(shù)00140.50150.2510014PLLMUL+110151110或偶數(shù)(PLLMUL+1)211奇數(shù)PLLMUL4一、時(shí)鐘電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)鎖相環(huán)

11、PLL2 復(fù)位時(shí)鐘(shzhng)方式 當(dāng)芯片復(fù)位后，時(shí)鐘方式寄存器CLKMD的值是由3個(gè)外部引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)設(shè)定，從而確定了芯片的時(shí)鐘方式。 通常，DSP系統(tǒng)的程序需要從外部EPROM中調(diào)入，可以采用較低工作頻率的復(fù)位時(shí)鐘方式，待程序全部調(diào)入內(nèi)部RAM后，再用軟件重新設(shè)置CLKMD寄存器的值，使TMS320C54x工作在較高的頻率上。 一、時(shí)鐘電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)鎖相環(huán)PLL2 倍頻切換 若要改變PLL的倍頻，必須先將PLL的工作方式從倍頻方式(PLL方式)切換到分頻方式(DIV方式)，然后再切換到新的倍頻方式。實(shí)

12、現(xiàn)倍頻切換的步驟(bzhu)： 1：復(fù)位PLLNDIV，選擇DIV方式； 2：檢測PLL的狀態(tài)，讀PLLSTATUS位； 3：根據(jù)所要切換的倍頻，確定乘系數(shù)； 4：由所需要的牽引時(shí)間，設(shè)置PLLCOUNT的當(dāng)前值； 5：設(shè)定CLKMD寄存器。 注意：2分頻與4分頻之間也不能直接切換。 一、時(shí)鐘電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)二、復(fù)位電路 TMS320C54x的復(fù)位輸入引腳為處理器提供了一種硬件初始化的方法,它是一種不可屏蔽的外部中斷,可在任何時(shí)候?qū)MS320C54x進(jìn)行復(fù)位。 當(dāng)系統(tǒng)上電后， 引腳應(yīng)至少保持5個(gè)時(shí)鐘周期穩(wěn)定的低電平，以確保數(shù)據(jù)、地址和控制線的正確配

13、置。復(fù)位后( 回到高電平)，CPU從程序存儲(chǔ)器的FF80H單元取指，并開始執(zhí)行程序。 TMS320C54x的復(fù)位分為(fn wi)軟件復(fù)位和硬件復(fù)位。軟件復(fù)位：是通過執(zhí)行指令實(shí)現(xiàn)芯片的復(fù)位。硬件復(fù)位：是通過硬件電路實(shí)現(xiàn)復(fù)位。硬件復(fù)位有以下幾種方法: 上電復(fù)位；手動(dòng)復(fù)位；自動(dòng)復(fù)位。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)上電復(fù)位電路1 上電復(fù)位電路是利用(lyng)RC電路的延遲特性來產(chǎn)生復(fù)位所需要的低電平時(shí)間。由RC電路和施密特觸發(fā)器組成。 二、復(fù)位電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)上電復(fù)位電路1 上電瞬間,由于電容C上的電壓不能突變,使 仍為低電平

14、,芯片處于復(fù)位狀態(tài),同時(shí)通過電阻R對(duì)電容C進(jìn)行充電,充電時(shí)間常數(shù)由R和C的乘積確定。 為了使芯片正常初始化，通常應(yīng)保證低電平的時(shí)間至少持續(xù)3個(gè)外部時(shí)鐘周期。但在上電后,系統(tǒng)的晶體振蕩器通常需要100200ms的穩(wěn)定期,因此由RC決定的復(fù)位時(shí)間要大于晶體振蕩器的穩(wěn)定期。為了防止復(fù)位不完全，RC參數(shù)可選擇大一些。 復(fù)位時(shí)間可根據(jù)(gnj)充電時(shí)間來計(jì)算。 二、復(fù)位電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)上電復(fù)位電路1 電容電壓：Vc= Vcc( 1-e-t/ ) 時(shí)間常數(shù)： = RC 復(fù)位時(shí)間： 設(shè)Vc=1.5V為閾值電壓,選擇(xunz)R = 100k ,C = 4.7F,

15、電源電壓Vcc = 5V，可得復(fù)位時(shí)間t = 167ms。隨后的施密特觸發(fā)器保證了低電平的持續(xù)時(shí)間至少為167ms，從而滿足復(fù)位要求。 二、復(fù)位電路共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)手動(dòng)復(fù)位電路2 手動(dòng)復(fù)位電路(dinl)是通過上電或按鈕兩種方式對(duì)芯片進(jìn)行復(fù)位。電路(dinl)參數(shù)與上電復(fù)位電路(dinl)相同。當(dāng)按鈕閉合時(shí)，電容C通過按鈕和R1進(jìn)行放電，使電容C上的電壓降為0；當(dāng)按鈕斷開時(shí)，電容C的充電過程與上電復(fù)位相同，從而實(shí)現(xiàn)手動(dòng)復(fù)位。 二、復(fù)位電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)自動(dòng)復(fù)位電路3 由于實(shí)際的DSP系統(tǒng)需要較高頻率的時(shí)鐘信號(hào),在運(yùn)行

16、過程中容易發(fā)生干擾現(xiàn)象，嚴(yán)重時(shí)可能會(huì)造成系統(tǒng)死機(jī)，導(dǎo)致系統(tǒng)無法正常工作。為了解決這種問題，除了在軟件中加入一些保護(hù)措施外，硬件電路也要做出相應(yīng)的處理。目前，最有效的硬件保護(hù)措施是采用具有監(jiān)視功能的自動(dòng)復(fù)位電路，俗稱(s chn)“看門狗”電路。 自動(dòng)復(fù)位電路除了具有上電復(fù)位功能外，還能監(jiān)視系統(tǒng)運(yùn)行。當(dāng)系統(tǒng)發(fā)生故障或死機(jī)時(shí)可通過該電路對(duì)系統(tǒng)進(jìn)行自動(dòng)復(fù)位。二、復(fù)位電路共一百八十八頁 自動(dòng)復(fù)位的典型(dinxng)電路： 用555定時(shí)器和計(jì)數(shù)器組成； 采用專用的自動(dòng)復(fù)位集成電路。如Maxim公司的MAX706、MAX706R芯片。 MAX706R是一種能與具有3.3V工作電壓的DSP芯片相匹配的自動(dòng)

17、復(fù)位電路。由MAX706R組成的自動(dòng)復(fù)位電路如圖5-7所示： 5.2DSP電路的硬件(yn jin)結(jié)構(gòu)自動(dòng)復(fù)位電路3二、復(fù)位電路共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)5.2.2A/D和D/A轉(zhuǎn)換 在由DSP芯片組成的信號(hào)處理系統(tǒng)中，A/D和D/A轉(zhuǎn)換器是非常重要的器件。 一個(gè)典型(dinxng)的實(shí)時(shí)信號(hào)處理系統(tǒng)如圖所示。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)一、TMS320C54x與A/D轉(zhuǎn)換器的接口 模擬信號(hào)的采集過程是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，從而進(jìn)行數(shù)字信號(hào)的處理。將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的器件稱為A/D轉(zhuǎn)換器，用ADC表示。它對(duì)數(shù)字信號(hào)處理系統(tǒng)起著

18、重要作用?；诓煌膽?yīng)用，可選用不同性能指標(biāo)和價(jià)位的芯片。對(duì)于A/D轉(zhuǎn)換器的選擇，主要考慮以下幾方面的因素: 轉(zhuǎn)換精度；轉(zhuǎn)換時(shí)間；器件價(jià)格。除了(ch le)上述因素外，選擇ADC時(shí)，也要考慮芯片的功耗、封裝形式、質(zhì)量標(biāo)準(zhǔn)等。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV1578模數(shù)轉(zhuǎn)換器與DSP芯片的接口 1(1) TLV1578模數(shù)轉(zhuǎn)換器 TLV1578是TI公司專門為DSP芯片配套制作的一種8通道10位并行A/D轉(zhuǎn)換器。它將8通道輸入多路選擇器、高速10位ADC和并行接口組合在一起，構(gòu)成10位數(shù)據(jù)采集系統(tǒng)。器件包含兩個(gè)片內(nèi)控制寄存器(CR0和CR1)，通過雙向并行端口可以控

19、制通道選擇、軟件啟動(dòng)轉(zhuǎn)換和掉電。 TLV1578采用2.75.5V的單電源(dinyun)工作，可接收0VAVDD范圍的模擬輸入電壓，具有高速度、簡單的并行接口和較低的功耗特性。 一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV1578模數(shù)轉(zhuǎn)換器與DSP芯片的接口 1一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV1578模數(shù)轉(zhuǎn)換器與DSP芯片的接口 1 引腳功能(gngnng)： TLV1578器件共有32根引腳，其功能如下： AGND：模擬地； AIN：ADC的模擬輸入； AVDD：

20、模擬電源電壓，2.7V5.5V； CH0CH7：8路模擬輸入通道； CLK：外部時(shí)鐘輸入； 一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)TLV1578模數(shù)轉(zhuǎn)換器與DSP芯片的接口 1 控制寄存器 TLV1578有兩個(gè)控制寄存器CR0和CR1，可進(jìn)行軟件配置。數(shù)據(jù)總線的D9和D8位用于設(shè)置控制寄存器的尋址，其余8位用于控制位?？刂萍拇嫫骺梢栽O(shè)定器件(qjin)的工作方式。 啟動(dòng)方式 TLV1578的啟動(dòng)方式分為硬件啟動(dòng)和軟件啟動(dòng)，由CR0.D7位控制。當(dāng)CR0.D7=0時(shí)為硬件啟動(dòng)；當(dāng)CR0.D7=1時(shí)為軟件啟動(dòng)。 一、TMS320C54x

21、與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)TLV1578模數(shù)轉(zhuǎn)換器與DSP芯片的接口 1 轉(zhuǎn)換方式 TLV1578的轉(zhuǎn)換方式分為單通道方式和掃描方式，由CR0.D3位控制。當(dāng)CR0.D3=0時(shí)為單通道方式，單個(gè)通道信號(hào)被連續(xù)采樣和轉(zhuǎn)換，直至加了信號(hào)為止；當(dāng)CR0.D3=1時(shí)為掃描方式，預(yù)定的通道組將被連續(xù)的采樣和轉(zhuǎn)換。 模擬信號(hào)的輸入方式 TLV1578的信號(hào)輸入方式通過CR1.D7位來設(shè)置?？梢詫?個(gè)模擬輸入配置(pizh)成4對(duì)差分輸入或8個(gè)單端輸入。當(dāng)CR1.D7=0時(shí)，設(shè)置為單端輸入，有多達(dá)8個(gè)通道可供使用；當(dāng)CR1.D7=1時(shí)，可設(shè)置為差分輸入。 一

22、、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV1578模數(shù)轉(zhuǎn)換器與DSP芯片的接口 1 輸出格式 TLV1578的輸出有兩種格式，分別為二進(jìn)制形式(xngsh)和2的補(bǔ)碼形式，可通過CR1.D3位設(shè)置。當(dāng)CR1.D3=0時(shí)，以二進(jìn)制的形式輸出，數(shù)據(jù)格式為單極性，代碼為1023至0；當(dāng)CR1.D3=1時(shí)，以2的補(bǔ)碼形式輸出，數(shù)據(jù)格式為雙極性。 時(shí)鐘源的選擇 TLV1578的系統(tǒng)時(shí)鐘源可選擇內(nèi)部時(shí)鐘和外部時(shí)鐘兩種方式，通過對(duì)CR0.D5位的設(shè)定來完成。當(dāng)CR0.D5=1時(shí)，系統(tǒng)時(shí)鐘源通過多路選擇器MAX選擇外部時(shí)鐘CLK,接受的頻率范圍從120

23、MHz；當(dāng)CR0.D5=0時(shí)，系統(tǒng)時(shí)鐘源選擇內(nèi)部振蕩器OSC時(shí)鐘。 一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)TLV1578模數(shù)轉(zhuǎn)換器與DSP芯片的接口 1 自測試方式 TLV1578提供了三種(sn zhn)自測試方式。通過控制寄存器CR1的D1和D0位來選擇自測試方式。 內(nèi)部振蕩器速度的選擇 TLV1578具有內(nèi)置的10MHz振蕩器。當(dāng)系統(tǒng)時(shí)鐘選擇內(nèi)部OSC時(shí)，可通過設(shè)置控制寄存器的CR1.D6位，來選擇振蕩器OSC的速度。當(dāng)CR1.D6=0時(shí),OSC的速度設(shè)置在(101)MHz；當(dāng)CR1.D6=1時(shí),OSC的速度設(shè)置在(201)M

24、Hz。 一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV1578模數(shù)轉(zhuǎn)換器與DSP芯片的接口 1(2) TLV1578與TMS320VC5402芯片的接口(ji ku) TLV1578提供了通用高速并行接口，可與高性能DSP和通用微處理器兼容。 設(shè)TLV1578采用內(nèi)部時(shí)鐘源，軟件啟動(dòng)方式。占用一個(gè)I/O口地址，其地址為7FFFH。其接口電路如圖5-10所示。 一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV2544模數(shù)轉(zhuǎn)換器與DSP芯片的接口 2(1) TLV2544模數(shù)轉(zhuǎn)換器 TLV

25、2544是TI公司生產(chǎn)的一種高性能、低功耗、高速、12位四通道串行CMOS模數(shù)轉(zhuǎn)換器，采用單電源工作，電壓范圍：2.7V5.5V。 該器件為用戶(yngh)提供了三個(gè)輸入端和一個(gè)三態(tài)輸出端的串行端口，為微處理器SPI串行端口提供了方便的4線接口。當(dāng)與DSP芯片連接時(shí)，可用一個(gè)幀同步信號(hào)FS來控制一個(gè)串行數(shù)據(jù)幀的開始。 一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV2544模數(shù)轉(zhuǎn)換器與DSP芯片的接口 2一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV2544模數(shù)轉(zhuǎn)換器與DSP芯片的接口

26、 2(2) TLV2544與TMS320VC5402芯片的接口 TMS320C5402提供高速、雙向、多通道帶緩沖(hunchng)串行端口McBSP,可用來與串行A/D轉(zhuǎn)換器直接連接。每個(gè)BSP口可工作在SPI方式和I/O方式。 A/D轉(zhuǎn)換電路的工作是由DSP的多通道緩沖串口BSP0來控制，BSP0通過串行輸出口BDX0發(fā)送控制字到TLV2544的SDI口，來決定其工作方式。 一、TMS320C54x與A/D轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)二、TMS320C54x與D/A轉(zhuǎn)換器的接口TLV5619轉(zhuǎn)換器 1 TLV5619是12位并行電壓輸出型D/A轉(zhuǎn)換器

27、，可與DSP芯片并行接口，主要包括：12位輸入寄存器、12位DAC鎖存器、12位電阻網(wǎng)絡(luò)(wnglu)D/A轉(zhuǎn)換器、選擇和控制邏輯、基準(zhǔn)輸入緩沖放大器和輸出緩沖放大器。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)TLV5619轉(zhuǎn)換器 1（1）TLV5619的內(nèi)部結(jié)構(gòu) 二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)TLV5619轉(zhuǎn)換器 1（2）TLV5619的引腳功能TLV5619器件共有20根引腳，其功能如下： VDD：正電源?？刹捎?V或3V供電，5V供電時(shí),功耗為8mW，在3V供電時(shí)，功耗為4.3mW； REFIN：參考電壓輸

28、入端，接基準(zhǔn)電壓Vref，在電源為5V供電時(shí)，Vref =2.048V，在電源為3V供電時(shí)，Vref =1.024V； GND：地。 ：片選引腳，低電平有效； 二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)TLV5619轉(zhuǎn)換器 1（3）輸出電壓 TLV5619的輸出緩沖器采用2倍增益(zngy)、具有A類輸出的放大器，可以提高器件的穩(wěn)定性和減少建立時(shí)間。其輸出電壓： 式中，VREF為基準(zhǔn)電壓；CODE為數(shù)字輸入值，其范圍從0 x000至0 xFFF。 二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬

29、件結(jié)構(gòu)TLV5616轉(zhuǎn)換器 2 TLV5616是一個(gè)串行12位電壓輸出數(shù)模轉(zhuǎn)換器,帶有靈活的4線串行接口，可以無縫(w fn)連接TMS320、SPI、QSPI等串行口。（1）TLV5616的內(nèi)部結(jié)構(gòu) 二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)TLV5616轉(zhuǎn)換器 2（2）TLV5616的引腳功能(gngnng) 引腳名稱引腳編號(hào)I/O功能說明AGND5模擬地CS3I片選信號(hào)，低電平有效。用于使能和禁止數(shù)據(jù)輸入DIN1I串行數(shù)據(jù)輸入端FS4I幀同步信號(hào)。用于4線串行接口OUT7ODAC模擬輸出REFIN6I基準(zhǔn)模擬電壓輸入SCLK2I串

30、行時(shí)鐘輸入VDD8正電源二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)D/A轉(zhuǎn)換器與DSP的接口 3TLV5619與TMS320VC5402芯片(xn pin)的接口電路 TLV5619是基于并行輸入的12位單電源D/A轉(zhuǎn)換器。器件在 的低電平時(shí)被選中，可實(shí)現(xiàn)12位數(shù)據(jù)的雙緩沖和單緩沖兩種方式。 采用雙緩沖方式時(shí)，輸入數(shù)據(jù)在 的上升沿被寄存于輸入寄存器， 的低電平被鎖存至DAC鎖存器，并刷新DAC轉(zhuǎn)換器，更新輸出。 采用單緩沖方式時(shí)， 始終保持低電平，使DAC鎖存器處于直通方式， 的上升沿鎖存數(shù)據(jù)，并刷新DAC轉(zhuǎn)換器，更新輸出結(jié)果。 二、T

31、MS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)D/A轉(zhuǎn)換器與DSP的接口 3二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)D/A轉(zhuǎn)換器與DSP的接口 3(2) TLV5616與TMS320C5402芯片的接口連接 TLV5616與TMS320系列的DSP兼容。如果DSP的串行口僅與一片TLV5616進(jìn)行無縫串行連接，有兩種基本連接形式：三線連接和四線連接。 三線連接 將TLV5616的 線直接接地，用FS、DIN、SCLK三根線與DSP串行口連接。 四線連接 將TLV5616的FS、DIN、SCL

32、K和 四根線與DSP串行口連接。 二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)D/A轉(zhuǎn)換器與DSP的接口 3二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)D/A轉(zhuǎn)換器與DSP的接口 3二、TMS320C54x與D/A轉(zhuǎn)換器的接口共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)5.2.3電平轉(zhuǎn)換與電源各種電平的轉(zhuǎn)換標(biāo)準(zhǔn) 1共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)3.3V與5V電平轉(zhuǎn)換的形式 2 根據(jù)不同的應(yīng)用(yngyng)場合，3.3V與5V電平轉(zhuǎn)換有四種形式: (1) 5

33、V TTL器件驅(qū)動(dòng)3.3V TTL器件(LVC) 電平轉(zhuǎn)換標(biāo)準(zhǔn)相同，接口電平匹配。只要3.3V器件能承受5V電壓，并且滿足接口電流條件，可以直接連接驅(qū)動(dòng)，否則需加驅(qū)動(dòng)電路。 (2) 3.3V TTL器件(LVC)驅(qū)動(dòng)5V TTL器件 電平轉(zhuǎn)換標(biāo)準(zhǔn)相同，并滿足接口電平條件。只要滿足接口電流條件，可以直接連接驅(qū)動(dòng)，否則加驅(qū)動(dòng)電路。 5.2.3電平轉(zhuǎn)換與電源共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)3.3V與5V電平轉(zhuǎn)換的形式 2 (3) 5V CMOS器件驅(qū)動(dòng)3.3V TTL器件(LVC) 電平轉(zhuǎn)換標(biāo)準(zhǔn)不相同的，但滿足接口電平的要求，即VOHVIH，VOLVIL。因此只要采用能承受5V電

34、壓的LVC器件，且滿足接口電流(dinli)的要求，就可以直接驅(qū)動(dòng)，否則需加驅(qū)動(dòng)電路。 (4) 3.3V TTL器件(LVC)驅(qū)動(dòng)5V CMOS器件 電平轉(zhuǎn)換標(biāo)準(zhǔn)不相同，接口電平不滿足要求。因此不能直接驅(qū)動(dòng)，需要加入雙電源供電的接口電路,如: TI公司的SN74ALVC164245、SN74LVC4245等。 5.2.3電平轉(zhuǎn)換與電源共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)DSP與外圍器件的接口 3 從目前的趨勢來看，使用低電壓的3V系列芯片已成為發(fā)展方向。DSP與3V器件的接口比較簡單，由于兩者電平一致，可以直接驅(qū)動(dòng)(q dn)。如DSP芯片可以直接與3V的Flash存儲(chǔ)器連接。

35、 5.2.3電平轉(zhuǎn)換與電源共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu) 為了降低芯片功耗，TMS320C54x系列芯片大部分都采用低電壓設(shè)計(jì)，并且采用雙電源供電(n din)，即 內(nèi)核電源CVDD 采用3.3V、2.5V，或1.8V電源； I/O電源DVDD采用3.3V供電。 二、電源5.2.3電平轉(zhuǎn)換與電源共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)電源電壓和電流要求 為了獲得更好的電源性能，TMS320C5402芯片采用雙電源供電方式。 內(nèi)核電源CVDD：采用1.8V。主要為芯片的內(nèi)部邏輯提供電壓,包括CPU、時(shí)鐘電路和所有的外設(shè)邏輯。 I/O電源DVDD：采用3.3V

36、。主要供I/O接口使用?？芍苯优c外部低壓器件接口，而無需額外的電平(din pn)變換電路。 理想情況下，兩電源應(yīng)同時(shí)加電。若不能做到同時(shí)加電，應(yīng)先對(duì)DVDD加電，然后再對(duì)CVDD加電。 5.2.3電平轉(zhuǎn)換與電源共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)電源電壓和電流要求 內(nèi)部靜電保護(hù)電路要求: DVDD電壓(diny)不超過CVDD電壓2V；CVDD電壓不超過DVDD電壓0.5V。 5.2.3電平轉(zhuǎn)換與電源共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)5.2.4串口 TMS320C54x為用戶提供了豐富的同步串行口，可與雙向串口器件實(shí)現(xiàn)(shxin)高效的串行通信。 TM

37、S320C54x的串行口有四種類型：標(biāo)準(zhǔn)同步串口SP、緩沖同步串口BSP、多路緩沖串口McBSP和時(shí)分多路同步串口TMD，不同型號(hào)的芯片所帶串口類型不同。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SPSP串口結(jié)構(gòu) 1 SP串口由數(shù)據(jù)接收寄存器DRR、數(shù)據(jù)發(fā)送寄存器DXR、接收移位寄存器RSR、發(fā)送移位寄存器XSR、二個(gè)裝載(zhungzi)控制邏輯電路和二個(gè)位/字控制計(jì)數(shù)器組成。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SPSP串口結(jié)構(gòu) 1共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SPSP串口結(jié)構(gòu) 1接

38、收通道發(fā)送通道引 腳說 明引腳說 明CLKR接收時(shí)鐘信號(hào)CLKX發(fā)送時(shí)鐘信號(hào)DR接收串行數(shù)據(jù)信號(hào)DX發(fā)送串行數(shù)據(jù)信號(hào)FSR接收幀同步信號(hào)FSX發(fā)送幀同步信號(hào)標(biāo)準(zhǔn)同步(tngb)串行口的外部引腳功能 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SPSP串口結(jié)構(gòu) 1 標(biāo)準(zhǔn)同步串行口各部分的功能： (1) 數(shù)據(jù)接收寄存器DRR 16位的存儲(chǔ)器映像(yn xin)數(shù)據(jù)接收寄存器，用來保存來自RSR寄存器并將要寫到數(shù)據(jù)總線的輸入數(shù)據(jù)。復(fù)位時(shí)，DRR被清除。 (2) 數(shù)據(jù)發(fā)送寄存器DXR 16位的存儲(chǔ)器映像數(shù)據(jù)發(fā)送寄存器，用來保存來自數(shù)據(jù)總線并將要加載到XSR的外部串行數(shù)據(jù)。

39、復(fù)位時(shí)，DXR被清除。 (3) 數(shù)據(jù)接收移位寄存器RSR 16位的數(shù)據(jù)接收移位寄存器，用來保存來自串行數(shù)據(jù)接收(DR)引腳的輸入數(shù)據(jù)，并控制數(shù)據(jù)到DRR的傳輸。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SPSP串口結(jié)構(gòu) 1 (4) 數(shù)據(jù)發(fā)送移位寄存器XSR 16位數(shù)據(jù)發(fā)送移位寄存器，用來控制來自DXR的外部數(shù)據(jù)的傳輸，并保存將要發(fā)送到串行數(shù)據(jù)發(fā)送引腳的數(shù)據(jù)。 (5) 串行接口控制寄存器SPC 16位的存儲(chǔ)器映像串行接口控制寄存器，用來保存串行接口的模式(msh)控制和狀態(tài)位。 (6) 控制電路 用于控制串行口協(xié)調(diào)工作，分為： 裝載控制電路：完成接收和發(fā)送數(shù)據(jù)的裝載

40、； 位/字控制計(jì)數(shù)器：完成位/字傳輸控制。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SPSP串口結(jié)構(gòu) 1共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SPSP串口結(jié)構(gòu) 1發(fā)送過程： 發(fā)送數(shù)據(jù)裝入DXR； 當(dāng)上一個(gè)數(shù)據(jù)發(fā)送完后，DXR的數(shù)據(jù)自動(dòng)裝入XSR； 在發(fā)送幀同步信號(hào)FSX和發(fā)送時(shí)鐘(shzhng)CLKX作用下，將XSR的數(shù)據(jù)通過引腳DX發(fā)送輸出。接收過程： 在接收幀同步信號(hào)FSR和接收時(shí)鐘CLKR作用下，接收數(shù)據(jù)通過DR引腳移至RSR中； 當(dāng)RSR滿時(shí)，將數(shù)據(jù)裝入DRR中。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)

41、構(gòu)一、標(biāo)準(zhǔn)同步串行口SP控制寄存器SPC 2 SPC用于控制串行口的操作(cozu)。SPCH（控制寄存器SPC高8位）各個(gè)功能位如表5-8所示。 SPCH15141312111098FreeSoftRSRFULLXSREMPTYXRDYRRDYIN1IN0仿真控制仿真控制接收移位寄存器滿發(fā)送移位寄存器空發(fā)送準(zhǔn)備好接收準(zhǔn)備好發(fā)送時(shí)鐘狀態(tài)接收時(shí)鐘狀態(tài)表5-8 SPCH（控制寄存器SPC高8位）各個(gè)功能位 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SP控制寄存器SPC 2SPCL（控制(kngzh)寄存器SPC低8位）各個(gè)功能位如表5-9所示。 SPCL76543210

42、RRSTXRSTTXMMCMFSMFODLBRes接收復(fù)位發(fā)送復(fù)位發(fā)送模式時(shí)鐘選擇模式幀同步模式數(shù)據(jù)格式數(shù)據(jù)回送模式保留表5-9 SPCL（控制寄存器SPC低8位）各個(gè)功能位 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SP標(biāo)準(zhǔn)串口SP的操作 3串口初始化步驟： 復(fù)位，并且(bngqi)把0038H(或0008H)寫到SPC，初始化串行接口。 把00C0H寫到IFR，清除任何掛起的串行接口中斷。 把00C0H和IMR求或邏輯運(yùn)算，使能串行接口中斷。 清除ST1的INTM位，使能全局中斷。 把00F8H(或00C8H)寫入SPC，啟動(dòng)串行接口。 把第一個(gè)數(shù)據(jù)寫到DXR。

43、 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)一、標(biāo)準(zhǔn)同步串行口SP標(biāo)準(zhǔn)串口SP的操作 3 如果這個(gè)串行接口與另一個(gè)處理器的串行接口連接,而且這個(gè)處理器產(chǎn)生一個(gè)幀同步信號(hào)SFX，則在寫這個(gè)數(shù)據(jù)之前必須有握手信號(hào)。 串口中斷服務(wù)程序步驟： 保存上下文到堆棧中。 讀DRR或?qū)慏XR，或者同時(shí)進(jìn)行兩種操作。從DRR讀出的數(shù)據(jù)寫到內(nèi)儲(chǔ)器中預(yù)定單元，寫到DXR的數(shù)據(jù)從存儲(chǔ)器的指定單元取出。 恢復(fù)(huf)現(xiàn)場。 用RETE從中斷子程序返回，并重新使能中斷。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)二、緩沖同步串行口BSP 緩沖同步串行接口BSP是一個(gè)全雙工、雙緩沖的串行接口。

44、它是在SP的基礎(chǔ)(jch)上增加一個(gè)自動(dòng)緩沖單元ABU。ABU是一種增強(qiáng)型標(biāo)準(zhǔn)串行口。它提供與其他串口工作器件的接口，如編碼器、串行A/D轉(zhuǎn)換器等。BSP串口允許使用8,10,12,16位連續(xù)通信流數(shù)據(jù)包，為發(fā)送提供幀同步脈沖及一個(gè)可編程頻率的串行時(shí)鐘，最大的操作頻率是CLKOUT。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)二、緩沖同步串行口BSPBSP結(jié)構(gòu) 1 BSP由一個(gè)復(fù)用的雙緩沖串行接口組成，它的各項(xiàng)功能類似于標(biāo)準(zhǔn)串口，只是多了一個(gè)自動(dòng)緩沖單元ABU。ABU是一個(gè)附加邏輯電路，允許(ynx)串口直接對(duì)內(nèi)存讀寫，不需要CPU參與，可以節(jié)省時(shí)間，實(shí)現(xiàn)串口與CPU的并行操作。 共

45、一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)二、緩沖同步串行口BSPBSP結(jié)構(gòu) 1 ABU的功能：利用專用總線，控制串行口直接與TMS320C54x的內(nèi)部存儲(chǔ)器進(jìn)行數(shù)據(jù)交換。ABU單元(dnyun)含有5個(gè)寄存器： 11位的地址發(fā)射寄存器AXR； 11位的塊長度發(fā)送寄存器BKX； 11位的地址接收寄存器ARR； 11位的塊長度接收寄存器BKR； 16位的串口控制寄存器BSPCE。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)二、緩沖同步串行口BSPBSP的控制寄存器BSPCE 2BSP的擴(kuò)展(kuzhn)功能包括: 具有可編程串口的時(shí)鐘速率； 可選擇時(shí)鐘和幀同步信號(hào)的正負(fù)極性

46、； 除了能進(jìn)行8,16位串行數(shù)據(jù)通訊外，還可以傳送10,12位字。 允許設(shè)置忽略或不忽略幀同步信號(hào)； 為使用PMC接口提供一個(gè)專用的操作模式。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)二、緩沖同步串行口BSPBSP的控制寄存器BSPCE 2 BSPCE寄存器包含控制位和狀態(tài)位，用于控制BSP和ABU的增強(qiáng)(zngqing)功能。寄存器的低10位用于增強(qiáng)特性控制，高6位用于ABU控制。BSPCE寄存器各個(gè)功能位如表5-11所示。 BSPCB控制PCMFIGFECLKPFSPCLKDV表5-11 BSPCE寄存器各個(gè)功能位 共一百八十八頁5.2DSP電路(

47、dinl)的硬件結(jié)構(gòu)二、緩沖同步串行口BSPBSP的控制寄存器BSPCE 2 ABU控制：用于自動(dòng)(zdng)緩沖單元的控制。 PCM：PCM脈沖編碼模式位，用于設(shè)置串口工作于編碼模式。這種PCM模式只影響發(fā)送器。BDXR到BXSR轉(zhuǎn)換不受PCM編碼位的影響。 PCM=0，清除脈沖編碼模式； PCM=1，設(shè)置脈沖編碼模塊模式。 FIG：幀同步信號(hào)選擇位，該位僅在連續(xù)發(fā)送模式下且具有外部幀同步信號(hào), 以及連續(xù)接收模式下工作。 FIG=0，第一個(gè)幀脈沖之后的幀同步脈沖重新啟動(dòng)發(fā)送； FIG=1，忽略幀同步信號(hào)。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)二、緩沖同步串行口BSPBSP

48、的控制寄存器BSPCE 2FE：格式擴(kuò)展(kuzhn)位,用于和SPC中的FO位一起指定字長。 CLKP：時(shí)鐘極性設(shè)置位，用于設(shè)定接收和發(fā)送時(shí)，何時(shí)采樣數(shù)據(jù)。 CLKP=0時(shí)，接收器在BCLKR的下降沿采樣數(shù)據(jù)，發(fā)送器在BCLKX的上升沿發(fā)送數(shù)據(jù)； CLKP=1時(shí)，接收器在BCLKR的上升沿采樣數(shù)據(jù)，發(fā)送器在BCLKX的下降沿發(fā)送數(shù)據(jù)。 FSP：幀同步極性設(shè)置位，用于設(shè)定幀同步脈沖觸發(fā)電平高低。 FSP=0，幀同步脈沖(BFSX和BFSR)高電平激活； FSP=1，幀同步脈沖(BFSX和BFSR)低電平激活。 CLKDV：CLKDV內(nèi)部發(fā)送時(shí)鐘分頻因數(shù)。共一百八十八頁5.2DSP電路(dinl

49、)的硬件結(jié)構(gòu)二、緩沖同步串行口BSPABU自動(dòng)緩沖單元 3 ABU的功能是自動(dòng)控制串口與內(nèi)部TMS320C54x存儲(chǔ)器之間的數(shù)據(jù)傳輸，并且不需要CPU干預(yù)。ABU的工作方式分為非緩沖方式和自動(dòng)緩沖方式。 非緩沖方式：即標(biāo)準(zhǔn)(biozhn)方式，與SP相同。 自動(dòng)緩沖方式：在ABU的控制下，串行口直接與TMS320C54x的內(nèi)部存儲(chǔ)器進(jìn)行16位數(shù)據(jù)塊傳輸。當(dāng)傳輸?shù)臄?shù)據(jù)長度是數(shù)據(jù)塊長度的一半或整個(gè)長度時(shí)，產(chǎn)生中斷。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)二、緩沖同步串行口BSPBSP的初始化 4BSP發(fā)送初始化步驟： 把0008H寫到BSPCE寄存器，復(fù)位和初始化串口； 把0020H

50、寫到IFR，清除掛起的串口中斷； 把0020H與IMR進(jìn)行或操作，使能串口中斷； 清除ST1的INTM位，使能全局(qunj)中斷； 把1400H寫到BSPCE寄存器，初始化ABU的發(fā)送器； 把緩沖區(qū)開始地址寫到AXR； 把緩沖長度寫到BKX； 把0048H寫到BSPCE，開始串口操作。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)二、緩沖同步串行口BSPBSP的初始化 4BSP接收初始化步驟： 把0000H寫到BSPCE寄存器，復(fù)位和初始化串口； 把0010H寫到IFR，清除掛起的串口中斷(zhngdun)； 把0010H與IMR進(jìn)行或操作，使能串口中斷； 清除ST1的INTM位，使

51、能全局中斷； 把2160H寫到BSPCE寄存器，初始化ABU的發(fā)送器； 把緩沖開始地址寫到ARR； 把緩沖長度寫到BKR； 把0080H寫到BSPCE寄存器，開始串口操作。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)三、時(shí)分復(fù)用串行口TDM 時(shí)分復(fù)用操作是將與不同器件的通信按時(shí)間依次分為時(shí)間段，周期性分別按時(shí)間順序(shnx)與不同的器件進(jìn)行通信的工作方式。每個(gè)器件占用各自的通信時(shí)段(信道)，循環(huán)往復(fù)地傳送數(shù)據(jù)。工作方式分為非TDM方式和TDM方式。 非TDM方式：稱為標(biāo)準(zhǔn)方式，與SP相同。 TDM方式：將與多個(gè)不同器件的通信按時(shí)間依次劃分成若干個(gè)信道，TDM周期性地按時(shí)間順序與

52、不同信道的器件進(jìn)行串行通信。 共一百八十八頁 TDM串口操作通過6個(gè)存儲(chǔ)器映像寄存器和2個(gè)其他專用寄存器來實(shí)現(xiàn)。這些寄存器分別為TRCV、TDXR、TSPC、TCSR、TRTA、TRAD、TRSR和TXSR。各寄存器功能如下(rxi)： TDM數(shù)據(jù)接收寄存器TRCV。16位存儲(chǔ)器映像寄存器，用來保存接收的串行數(shù)據(jù)，功能與DRR相同。 TDM數(shù)據(jù)發(fā)送寄存器TDXR。16位存儲(chǔ)器映像寄存器，用來保存發(fā)送的串行數(shù)據(jù)，功能與DXR相同。 TDM串口控制寄存器TSPC。16位存儲(chǔ)器映像寄存器，包含TDM的模式控制或狀態(tài)控制位。 5.2DSP電路的硬件(yn jin)結(jié)構(gòu)三、時(shí)分復(fù)用串行口TDM共一百八十

53、八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)三、時(shí)分復(fù)用串行口TDM TDM接收地址寄存器TRAD。16位存儲(chǔ)器映像寄存器，存留TDM地址線的各種狀態(tài)信息。 TDM通道(tngdo)選擇寄存器TCSR。16位存儲(chǔ)器映像寄存器，指定每個(gè)通信器件發(fā)送操作時(shí)間段。 TDM發(fā)送/接收地址寄存器TRTA。16位存儲(chǔ)器映像寄存器，低8位(RA0RA7)為接收地址，高8位(TA0TA7)發(fā)送地址。 TDM數(shù)據(jù)接收移位寄存器TRSR。16位專用寄存器，控制從輸入引腳到TRCV數(shù)據(jù)的接收保存過程，與RSR功能類似。 TDM數(shù)據(jù)發(fā)送移位寄存器TXSR。共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)三、

54、時(shí)分復(fù)用串行口TDM共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP串行口的功能 1 McBSP的功能包括：全雙工通信；雙緩沖的發(fā)送和三緩沖接收數(shù)據(jù)存儲(chǔ)器，支持連續(xù)的數(shù)據(jù)流傳送；獨(dú)立的接收、發(fā)送幀和時(shí)鐘信號(hào)；可直接與工業(yè)標(biāo)準(zhǔn)的編碼器、模擬界面芯片(AICs)、其他串行A/D、D/A器件連接并通信；具有外部變速時(shí)鐘發(fā)生器及內(nèi)部頻率可編程時(shí)鐘發(fā)生器；可以直接利用多種串行協(xié)議接口通信；多達(dá)128路發(fā)送和接收通道；數(shù)據(jù)(shj)的字長可選擇，包括8、12、16、20、24和32位；可進(jìn)行律或A律的壓縮擴(kuò)展通信；幀同步和時(shí)鐘信號(hào)的極性可編程；可編程內(nèi)部時(shí)鐘和

55、幀發(fā)生器。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP結(jié)構(gòu) 2 McBSP串行口是由外部通信引腳、接收發(fā)送通道、時(shí)鐘及幀同步信號(hào)發(fā)生器、多通道選擇以及CPU中斷信號(hào)和DMA同步信號(hào)等組成，可分為(fn wi)數(shù)據(jù)通道和控制通道兩部分。數(shù)據(jù)通道主要完成數(shù)據(jù)的接收和發(fā)送?？刂仆ǖ劳瓿蓛?nèi)部時(shí)鐘和幀同步信號(hào)的產(chǎn)生與控制、多通道的選擇、產(chǎn)生中斷信號(hào)送往CPU和產(chǎn)生同步事件通知DMA控制器等。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP結(jié)構(gòu) 2共一百八十八頁5.2DSP電路的硬件(yn jin)

56、結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP結(jié)構(gòu) 2(1) 外部引腳 DX：串行數(shù)據(jù)發(fā)送(f sn)引腳； DR：串行數(shù)據(jù)接收引腳； CLKX：發(fā)送時(shí)鐘引腳； CLKR：接收時(shí)鐘引腳； FSX：發(fā)送幀同步引腳； FSR：接收幀同步引腳； CLKS：外部提供的采樣時(shí)鐘引腳。共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP結(jié)構(gòu) 2(2) CPU中斷信號(hào)和DMA同步信號(hào) RINT：觸發(fā)(chf)CPU的發(fā)送中斷信號(hào)； XINT：觸發(fā)CPU的接收中斷信號(hào)； REVT：觸發(fā)DMA接收同步事件信號(hào)； XEVT：觸發(fā)DMA發(fā)送同步事件信號(hào)； REVTA：觸

57、發(fā)DMA接收同步事件A信號(hào)； XEVTA：觸發(fā)DMA發(fā)送同步事件A信號(hào)。 (3) McBSP的控制寄存器CPU可以通過內(nèi)部總線訪問McBSP的控制寄存器。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP結(jié)構(gòu) 2(4) McBSP的工作原理數(shù)據(jù)發(fā)送過程： CPU通過(tnggu)外設(shè)總線，將數(shù)據(jù)寫入數(shù)據(jù)發(fā)送寄存器DXR1,2； McBSP串口將DXR1,2中的發(fā)送數(shù)據(jù)傳送到發(fā)送移位寄存器XSR1,2中； 通過發(fā)送移位寄存器XSR1,2，將數(shù)據(jù)經(jīng)DX引腳移出發(fā)送。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)四、多通道帶緩沖串行口McBS

58、PMcBSP結(jié)構(gòu) 2數(shù)據(jù)接收過程： McBSP串口通過(tnggu)DR引腳，將接收數(shù)據(jù)移入接收移位數(shù)據(jù)寄存器RSR1,2中； 將RSR1,2中的接收數(shù)據(jù)拷貝到接收緩沖寄存器RBR1,2； 將RBR1,2中的接收數(shù)據(jù)復(fù)制到數(shù)據(jù)接收寄存器DRR1,2； CPU或DMA控制器從DRR1,2中讀出數(shù)據(jù)。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP結(jié)構(gòu) 2McBSP的工作模式(msh)： 多通道緩沖模式； SPI模式； A-bis模式； 數(shù)據(jù)回路模式； GPIO模式； 省電模式。 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)四、多通道帶緩

59、沖串行口McBSPMcBSP串口的配置寄存器 3 用于McBSP串口配置的寄存器共有(n yu)7個(gè)，分別為串口控制寄存器SPCR1和SPCR2、引腳控制寄存器PCR、接收控制寄存器RCR1和RCR2以及發(fā)送控制寄存器XCR1和XCR2。 三個(gè)16位寄存器SPCR1、SPCR2和PCR可進(jìn)行串口配置。這三個(gè)寄存器包含了McBSP的狀態(tài)信息和當(dāng)前操作的配置。 接收和發(fā)送寄存器RCR1.2和XCR1,2用于配置收發(fā)操作的不同參數(shù)。 共一百八十八頁5.2DSP電路(dinl)的硬件結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP串口的工作步驟 4(1) McBSP串行口的復(fù)位 McBSP串行口有兩種復(fù)

60、位方式(fngsh)： 系統(tǒng)復(fù)位 McBSP復(fù)位。 (2) McBSP串行口的初始化 McBSP復(fù)位后，可進(jìn)行初始化，其步驟如下： 共一百八十八頁5.2DSP電路的硬件(yn jin)結(jié)構(gòu)四、多通道帶緩沖串行口McBSPMcBSP串口的工作步驟 4 對(duì)控制寄存器的復(fù)位位置0,使 、 和 位為零。若剛剛復(fù)位，不必進(jìn)行這一步操作； 根據(jù)串口復(fù)位的要求，對(duì)McBSP的寄存器進(jìn)行編程配置； 等待2個(gè)時(shí)鐘周期，以保證內(nèi)部時(shí)鐘同步； 對(duì)DXD寫信息，設(shè)置數(shù)據(jù)通道； 設(shè)置 和 置1，使串口處于使能狀態(tài)； 如果需要內(nèi)部幀同步信號(hào)，則設(shè)定 =1； 等待2個(gè)時(shí)鐘周期后，接收器和發(fā)送器被激活。 共一百八十八頁5.2