現(xiàn)代計(jì)算機(jī)接口技術(shù)-DAC

1、 第7講 DAC0832 芯片2本章學(xué)習(xí)目標(biāo)0832芯片結(jié)構(gòu)、引腳0832芯片工作原理0832芯片應(yīng)用一、概 述A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器是連接模擬信號和數(shù)字設(shè)備、計(jì)算機(jī)或者其他數(shù)據(jù)系統(tǒng)之間的橋梁。3計(jì)算機(jī)自動控制系統(tǒng)模擬信號輸入/輸出系統(tǒng) 數(shù)字量離散字符代碼磁盤存儲的文件信息等 模擬量-隨時(shí)間連續(xù)變化語音信號視頻信號溫度流量等物理量壓力、速度、位移、.傳感器把外部物理量（聲音、溫度、壓力、流量 等）轉(zhuǎn)換成電流或電壓信號。模/數(shù)轉(zhuǎn)換器將連續(xù)變化的模擬信號轉(zhuǎn)換為離散的數(shù)字信號，以便數(shù)字系統(tǒng)進(jìn)行處理與存儲。數(shù)/模轉(zhuǎn)換器將數(shù)字信號轉(zhuǎn)換成模擬信號，以便進(jìn)行控制。6信號處理放大：傳感器輸出的信號比較微弱

2、，經(jīng)過放大，獲得ADC 所要求的輸入電平范圍。濾波：安裝在現(xiàn)場的傳感器及其傳輸線路容易受到干擾信號影響，需要加接濾波電路，濾去干擾信號。多路開關(guān)需要監(jiān)測或控制的模擬量多于一個時(shí)，多路模擬開關(guān)輪流接通其中一路，使多個模擬信號共用 一個ADC進(jìn)行A/D轉(zhuǎn)換。7采樣/保持器轉(zhuǎn)換期間，輸入的模擬量有變化，轉(zhuǎn)換得到的結(jié)果會產(chǎn)生誤差，甚至發(fā)生錯誤。 A/D轉(zhuǎn)換期間保持輸入信號不變的電路稱為采樣/保持電路。采樣:轉(zhuǎn)換之前，采樣/保持電路采集輸入信號保持:轉(zhuǎn)換過程中，向A/D轉(zhuǎn)換器保持固定輸出8二、 數(shù)/模（D/A）轉(zhuǎn)換數(shù)/模（D/A）轉(zhuǎn)換器將二進(jìn)制的數(shù)字量轉(zhuǎn)換成相應(yīng)的模擬量，以便控制。主要部件電阻開關(guān)網(wǎng)絡(luò)組

3、成電阻網(wǎng)絡(luò)電子開關(guān)基準(zhǔn)電壓運(yùn)算放大器 圖8-2權(quán)電阻D/Ad0d1d2d3T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 d0d1d2d32. D/A轉(zhuǎn)換器主要性能參數(shù)主要技術(shù)參數(shù)分辨率轉(zhuǎn)換時(shí)間 轉(zhuǎn)換精度輸出量程溫度系數(shù) 3 . DAC0832及其接口電路DAC芯片類型按內(nèi)部結(jié)構(gòu)不包含數(shù)據(jù)寄存器：AD7520、AD7521含數(shù)據(jù)寄存器：DAC0832、DAC1210按位數(shù)8位12位16位按輸出信號電流型電壓型。 DAC0832芯片E 八位DAC芯片DAC0832結(jié)構(gòu)示意圖！DAC0832引腳信號DI0DI7：8位數(shù)字量輸入。ILE：數(shù)據(jù)鎖存允許信號，高電平有效；CS：輸入寄存器選擇信號，低電平有效；WR1：輸入寄存

4、器的“寫”選通信號，低電平有效。 輸入寄存器的鎖存信號LE1=(CSWR1)ILE。 LE1=1，輸入鎖存器狀態(tài)隨數(shù)據(jù)輸入狀態(tài)變化； LE1=0 時(shí)，鎖存輸入數(shù)據(jù)。XFER：數(shù)據(jù)轉(zhuǎn)移控制信號，低電平有效；WR2：DAC寄存器的“寫”選通信號。DAC寄存器的鎖存信號LE2=WR2XREF。 LE2 =1時(shí)，DAC寄存器的輸出跟隨輸入變化； LE2 =0時(shí)，鎖存輸入寄存器狀態(tài)。 VREF：基準(zhǔn)電壓輸入。（10V10V） Rfb：反饋信號輸入，芯片內(nèi)已連接有反饋電阻。 IOUT1和IOUT2：電流輸出引腳。IOUT1與IOUT2 的和為常數(shù)，IOUT1隨DAC寄存器的內(nèi)容線性變化。 Vcc是工作電源

5、；DGND是數(shù)字地，AGND為模擬 信號地。保證轉(zhuǎn)換精度，模擬信號部分應(yīng)使用高精度基準(zhǔn)電源VREF和獨(dú)立地線。避免數(shù)字信號對模擬信號的干擾，提高輸出的 穩(wěn)定性，減少誤差，應(yīng)把數(shù)字地和模擬地分開： 模擬地：模擬信號及基準(zhǔn)電源的參考地； 數(shù)字地：工作電源地，數(shù)據(jù)、地址、控制等數(shù)字信號邏輯地。 D/A轉(zhuǎn)換器的輸出一般都要接運(yùn)算放大器，微小信號經(jīng)放大后才能驅(qū)動執(zhí)行機(jī)構(gòu)的部件。DAC0832模擬輸出方式（1）單極性輸出D：輸入數(shù)字量（2）雙極性輸出D：輸入數(shù)字量DAC0832與外部連接直通輸入把CS, WR1, WR2, XREF都接地，并口向0832輸出。8255單緩沖地址選通PORT0連接CS。I/

6、O寫信號IOW同時(shí)連接到WR1、WR2和XREF。執(zhí)行一次輸出指令可以將數(shù)據(jù)寫入。雙緩沖方式兩條輸出指令輸出一個數(shù)據(jù):第一條指令將數(shù)據(jù)寫入0832的輸入寄存器；第二條指令將數(shù)據(jù)從輸入寄存器送入DAC寄存器DAC寄存器DAC0832占用兩個端口地址地址線A0=0時(shí)選中第一級地址線A0=1時(shí)選中第二級寄存器DAC寄存器在輸出一個模擬信號的同時(shí)，可送入下一個數(shù)據(jù)，實(shí)現(xiàn)多個DAC同時(shí)輸出新的模擬量。DAC寄存器27用DAC0832構(gòu)成的3路D/A系統(tǒng) MOV AL , NUM ；被轉(zhuǎn)換的數(shù)據(jù)送AL MOV DX, PORT0 ；輸入寄存器偶地址送DX OUT DX, AL ；數(shù)據(jù)送到輸入寄存器 INC

7、 DX ；A0=1 OUT DX, AL ；數(shù)據(jù)送入DAC寄存器雙緩沖方式輸出程序OUTPUT PROC MOV DX, PORT0；DAC0832端口地址 OUT DX, ALINC DXOUT DX, AL ;CALL Delay ; 延時(shí)RETOUTPUTENDPDelay PROC PUSH CXMOV CX, N；延時(shí)的時(shí)間常數(shù)AGAIN: LOOP AGAIN；延時(shí)POP CXRETDelay ENDP雙緩沖方式輸出子程序OUTPUT DAC應(yīng)用示例通過DAC0832產(chǎn)生任意波形，如:鋸齒波矩形波梯形波三角波鋸齒波正弦波等。輸出鋸齒波的程序段MOV AL, 0NEXT： CALL

8、OUTPUT；輸出當(dāng)前值 INC AL；產(chǎn)生下一個輸出值 JMP NEXT輸出三角波的程序段S0： MOV AL， 0; AL中置初值0，UPWORD:CALL OUTPUT；輸出三角波的上升段INC ALJNZ UPWORDDECALDOWNWORD： CALL OUTPUT；輸出三角波的下降段DEC AL；產(chǎn)生下降段下一個值JNZ DOWNWORD ； JMP UPWORD ；下降段結(jié)束，; 輸出下一個三角波 函數(shù)波發(fā)生器要求： 通過DAC0832產(chǎn)生任意波形，如:矩形波梯形波三角波鋸齒波正弦波等。分析：將按某一函數(shù)規(guī)律變化的數(shù)字量，作為DAC0832的輸入數(shù)據(jù)，在輸出端可得到需要的波形。

9、電路設(shè)計(jì)（試評價(jià)該設(shè)計(jì)方案）DAC1210圖DAC1210邏輯結(jié)構(gòu)框圖12位DAC芯片12位D/A轉(zhuǎn)換芯片與CPU的接口圖12-9 DAC1210與8位微處理器的連接設(shè)BX寄存器中的低12位為待轉(zhuǎn)換的數(shù)字量。START：MOVDX, 0450H；DAC1210的基地址 MOV CL, 04 SHL BX, CL；BX（輸出的12位數(shù)）中；的12位數(shù)左移4位 MOV AL, BH；高8位數(shù)AL OUT DX, AL；寫入高8位 INC DX ；修改DAC1210的端口地址 MOV AL, BL ；低4位數(shù)AL OUT DX, AL ；寫入低4位 INC DX ；修改DAC1210的端口地址 OU

10、T DX, AL ;12位數(shù)據(jù)同時(shí)進(jìn)入DAC寄存器，啟動D/A轉(zhuǎn)換 HLT作業(yè)394041Chapter 3 0832 080942DAC 0832實(shí)驗(yàn)43441. DAC 0832實(shí)驗(yàn)原理圖45任務(wù)1、使用軟件延時(shí)方法實(shí)現(xiàn)鋸齒波、方波、三角波、梯形波。2、使用8253產(chǎn)生10ms脈沖重新實(shí)現(xiàn)上述要求 2.5V16次5V32次4647/延時(shí)法，16次產(chǎn)生鋸齒波，最高點(diǎn)-5VDATA SEGMENTDATA ENDSSTACK1 SEGMENT PARA STACK DW 20H DUP(0)STACK1 ENDSCOSEG SEGMENT ASSUME CS:COSEG,DS:DATA,SS:

11、STACK1參考代碼48START:MOV AX,DATA MOV DS,AX MOV CX,0FFFFHNEXT:MOV AL, 00H MOV DX, 280H OUT DX,AL CALL DELAY MOV AL, 80H OUT DX, AL CALL DELAY LOOP NEXT MOV AH,4CH INT 21H參考代碼49DELAY PROC NEAR PUSH CX MOV CX, 0FFFFHNEXT2: LOOP NEXT2 MOV CX, 0FFFFHNEXT3: LOOP NEXT3 POP CX RETDELAY ENDPCOSEG ENDS END START

12、50/延時(shí)法，16次產(chǎn)生三角波，最高點(diǎn)-2.5VDATA SEGMENTDATA ENDSSTACK1 SEGMENT PARA STACK DW 20H DUP(0)STACK1 ENDSCOSEG SEGMENT ASSUME CS:COSEG,DS:DATA,SS:STACK1START:MOV AX,DATA MOV DS,AX MOV CX,0FFFFHNEXT2:MOV DX,280H OUT DX,AL CALL DELAY CMP AL,80H JZ NEXT3 ADD AL,08H JMP NEXT251NEXT3:SUB AL,08H MOV DX,280H OUT DX,

13、AL CALL DELAY CMP AL,00H JZ NEXT2 JMP NEXT3 MOV AH,4CH INT 21HDELAY PROC NEAR PUSH CX MOV CX,200HNEXT4:LOOP NEXT4 POP CX RETDELAY ENDPCOSEG ENDS END START52/延時(shí)法，16次產(chǎn)生梯形波，最高點(diǎn)-2.5VDATA SEGMENTDATA ENDSSTACK1 SEGMENT PARA STACK DW 20H DUP(0)STACK1 ENDSCOSEG SEGMENT ASSUME CS:COSEG,DS:DATA,SS:STACK1START:MOV AX,DATA MOV DS,AX MOV CX,0FFFFH MOV AL,00H 53NEXT2: MOV DX,280H OUT DX,AL CALL DELAY1 CMP AL,80H JZ NEXT3 ADD AL,08H JMP NEXT2NEXT3: PUSH CX MOV CX,10HNEXT4: OUT DX,AL CALL DELA