STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置

1、STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置目錄1.STM32F103的FSMC擴(kuò)展SRAM時(shí)序介紹及測(cè)量2.STM32F2/F4的FSMC擴(kuò)展SRAM時(shí)序介紹及測(cè)量3.IS61LV25616高速SRAM的時(shí)序配置4.EM681FV16AU中速大容量SRAM的時(shí)序配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/301.STM32F103的FSMC擴(kuò)展SRAM時(shí)序介紹及測(cè)

2、量1.1時(shí)序介紹在擴(kuò)展SRAM時(shí)，一般使用模式1或模式A,模式A與模式1的主要區(qū)別有兩點(diǎn):模式A時(shí)，讀寫(xiě)的時(shí)序可以獨(dú)立調(diào)整；模式A時(shí)，NOE在地址建立延時(shí)以后才變?yōu)橛行АＤＪ?與模式A的配置上僅EXTMOD位不同。因此，在STM32的固件庫(kù)里面并沒(méi)有模式1，只有模式A,當(dāng)不使用擴(kuò)展模式時(shí)就是模式1。Figure189.ModeAreadaccessesA25:0MemorytransactionNBL1:0NExNOEHighNWE以1.上是讀時(shí)序圖，從上圖可以看到：1datadriven；bymemoryFSMC擴(kuò)展SRAM基本時(shí)間單位為HCLK。I2.地址建立時(shí)間為ADDSET+1,其中A

3、DDSET3數(shù)據(jù)設(shè)置為DATSET+1，其中DATSET的取值范圍是1二15。在數(shù)據(jù)就緒后，還要2個(gè)HCLK周期用于讀取數(shù)據(jù)。4.015。川巴墜cyclesHCLKcyclesDatasampIedDatastrobeaSTM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30另外，在讀操作完成后，還會(huì)插入6HCLK用于等待數(shù)據(jù)總線恢復(fù)高阻狀態(tài)。STM32的FSMC擴(kuò)展SRAM的時(shí)序

4、測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30以1212.最短寫(xiě)入時(shí)間為3HCLK。QATAST+1)HCLKcyclesdatadrivenbyFSMC；.上是寫(xiě)時(shí)序圖，從上圖、.地址建立時(shí)間為ADDSet+i，其中Adds*的取值范圍是.數(shù)據(jù)設(shè)置為DATSET+1,其中DATSET的取值范圍是115。（ADDSET+1）HCLKcycles根據(jù)讀寫(xiě)時(shí)序圖我們可以計(jì)算出STM32F103的FSMC在擴(kuò)展SR

5、AM時(shí):最短讀取時(shí)間為5HCLK。1.2時(shí)序測(cè)量STM32F103的最高主頻為72Mhz，計(jì)算出每個(gè)HCLK的周期為13.89ns。在測(cè)試中，我們?cè)O(shè)置地址建立時(shí)間為0,數(shù)據(jù)建立時(shí)間為1,BUSTURN設(shè)置為0（即讀等待為6HCLK）,沒(méi)有使用擴(kuò)展模式（即模式1）。CPU訪問(wèn)總線寬度配置為16位，在測(cè)試中，程序連接存取4次，以下測(cè)量圖。注：黃線線為CS，藍(lán)色線分別為NOE和NWE。STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖： bitwriteAuthor:aozima2012/4/30測(cè)試圖： #bitwriteAuthor:aozim

6、a2012/4/30RIGOLSTOP240U2-00USCH2-2.00USTime50-00ns0*224-0ns-Mid=69.00ns:+Wid(l)=69.0ns測(cè)試圖：8bitreadSTM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖： bitwriteAuthor:aozima2012/4/30測(cè)試圖： #bitwriteAuthor:aozima2012/4/30-Mid=70.00ns:+Wid(l)=69.0nsRIGOLSTOP240U2-00USCH2-2.00USTime50-00ns0*224-0ns測(cè)試圖：16b

7、itreadSTM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：32bitDMAreadAuthor:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：32bitwriteAuthor:aozima2012/4/30測(cè)試圖：32bitread從測(cè)試圖看到：位寬讀操作讀間隔寫(xiě)操作寫(xiě)間隔8位和16位69ns(5)69ns(5)42ns(3)82ns(6)32位82ns(6)82ns(6)82ns(6)82ns(6)DMA讀寫(xiě)測(cè)試FSMC的配置不變，把CPU讀寫(xiě)操作改為

8、DMA讀寫(xiě)操作，因總線為16位，所以沒(méi)有進(jìn)行8位DMA操作。注：黃線線為CS，藍(lán)色線分別為NOE和NWE。測(cè)試圖：16bitDMAread-Mid=42.00ns:+Wid(l)=125.0nsRIGOLSTOP240U2-00USCH2-2.00USTime50-00ns0*176-0ns測(cè)試圖：16bitDMAwrite圖從測(cè)試圖看到：位寬讀操作讀間隔寫(xiě)操作寫(xiě)間隔16位69ns(5)152ns(11)42ns(3)126ns(9)32位140ns(10)152ns(11)84ns(6)84ns(6)1.在32位操作時(shí)，雖然需要以16位操作兩次，但自動(dòng)使用連續(xù)讀寫(xiě)，提高了性能。1.2.3帶寬

9、計(jì)算CPU訪問(wèn)(ADDSET=O,DATSET=1,BUSTURN=O)位寬讀操作讀間隔讀性能寫(xiě)操作寫(xiě)間隔寫(xiě)性能8/16位69ns(5)69ns(5)14.4Mbyte/s42ns(3)84ns(6)16Mbyte/s32位84ns(6)84ns(6)24Mbyte/s84ns(6)84ns(6)24Mbyte/sDMA訪問(wèn)()位寬讀操作讀間隔讀性能寫(xiě)操作寫(xiě)間隔寫(xiě)性能8/16位69ns(5)152ns(11)9Mbyte/s42ns(3)126ns(9)12Mbyte/s32位140ns(10)152ns(11)13.7Mbyte/s84ns(6)84ns(6)24Mbyte/sSTM32的F

10、SMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：32bitwriteAuthor:aozima2012/4/30實(shí)際測(cè)試數(shù)據(jù)(ADDSET=O,DATSET=1,BUSTURN=O)：趨COM1-PuTTY-RT-ThreadOperatingSystem/|1.0.1buildApr302012200-2011Copyrightbyrt-threadteamfinshtienchiiaark:()3ENCHMARK_

11、SIZE:B192byte3ENCHMARK_LOOP:4096-3.tentickspeedinternalsrantt3bitwrite:3279.7-3Mb7te/sext皂mailsranoi3bitwrite:4207.filMbyte/sinternal3rarai3bitread:4207.lMbyte/sexternalsrantt3bitread:8393.SlMbte/sint皂zmailsranoiIfibitwrite:1319.3Mb7te/sexternal3rarailbitwrite:21015.23Mbyte/sinternalsranttlbitread:2

12、1015.23Mb7te/sext皂mailsranoiIfibitread:4207.filMbyte/sinternal3rarai32bitwrite:10530.47Mbyte/sexternalsrantt32bitwrite:14022.SSMbte/sint皂zmailsranoi32bitread:9334.40Mb7te/sexternal3rarai32bitread:2811.93Mbyte/sinternalsranttmemsetwrite:26123.07Mb7te/sext皂mailsranoimentis皂匸write:14022.-BSMbyte/sexter

13、naltointernalmemcpy:16020.OOMbyte/sSTM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：32bitwriteAuthor:aozima2012/4/30datadrivenbymemory:DATASTHCLKcycles從1.2.3.ai2.STM32F2/F4的FSMC擴(kuò)展SRAM時(shí)序介紹及測(cè)量2.1時(shí)序介紹STM32F2/F4與STM32F103一樣也支持模式1和模式A

14、,其定義完全一樣。與之不同的是STM32F2/F4提高了FSMC的性能。擴(kuò)展SRAM時(shí)的讀取時(shí)間如下：Figure392.ModeAreadaccesses.上面的讀時(shí)序圖FSMC擴(kuò)展SRAM基本時(shí)間單位為；HCLK(地址建立時(shí)間為ADDSET，其中ADDSET的取值范圍是115。數(shù)據(jù)設(shè)置為DATSET,其中DATSE寫(xiě)入時(shí)序如下:datadrivenbyFSMCHCLKcycles從1.2.、上面的寫(xiě)時(shí)序圖可以看!、地址建立時(shí)間為ADDSEt,其中ADpSET的取值范圍是數(shù)據(jù)設(shè)置為DATSET，其中DATSET的取值范圍是皿(DATAST+1)HCLKcycles另外關(guān)于兩次讀寫(xiě)間隔：當(dāng)不使

15、用擴(kuò)展模式時(shí)，會(huì)在讀操作結(jié)束后插入BTR-BUSTURN+2HCLK；在寫(xiě)操作結(jié)束后插入BTR-BUSTURN+1HCLK。當(dāng)使用擴(kuò)展模式時(shí)，在讀操作結(jié)束后插入BTR-BUSTURN+2HCLK；在寫(xiě)操作結(jié)束后插入BWTR-BUSTURN+1HCLK。NOTE:在實(shí)際測(cè)試時(shí)發(fā)現(xiàn)，當(dāng)使用擴(kuò)展模式時(shí)，在寫(xiě)操作結(jié)束后不管設(shè)置為多少，始終插入8.5ns(1HCLKcycle心6ns)的延遲。根據(jù)讀寫(xiě)時(shí)序圖我們可以計(jì)算出STM32F2/F4的FSMC在擴(kuò)展SRAM時(shí):最短讀取時(shí)間為1HCLK。最短寫(xiě)入時(shí)間為2HCLK。2.2時(shí)序測(cè)量STM32F2的主頻最高為120M,F4的最高主頻為168M,在測(cè)試中，

16、為了觀察方便，把地址和數(shù)據(jù)建立時(shí)間都設(shè)置為4,BUSTURN設(shè)置為1，使用擴(kuò)展模式，計(jì)算得到的速度如下:型號(hào)理想最高讀取速度理想最高寫(xiě)入速度本例測(cè)試讀取速度本例測(cè)試寫(xiě)入速度F28.3ns1HCLK16.6ns2HCLK66.4ns8HCLK75ns9HCLKF46ns1HCLK12ns2HCLK48ns8HCLK54ns9HCLK使用STM32F4做測(cè)試，主頻168M，按上表設(shè)置地址和數(shù)據(jù)建立時(shí)間，及操作間隔。2.2.1CPU訪問(wèn)總線寬度配置為16位，在測(cè)試中，程序連接存取4次，以下測(cè)量圖注：黃線線為CS，藍(lán)色線分別為NOE和NWE。測(cè)試圖：8bitreadSTM32的FSMC擴(kuò)展SRAM的時(shí)

17、序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：32bitreadAuthor:aozima2012/4/30測(cè)試圖：32bitreadAuthor:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：16bitreadAuthor:aozima2012/4/30RIGOLSTOP240UCH1-2-00US2.00USTime50-00ns0*220-0nsCurR=0-00sHU33240ns!AX!=240ns!1ZAX!=4ITHHh測(cè)試圖：8bitwriteRIGOLSTOP240UCH1-2-00US2.00USTime50-0

18、0ns0*220-0nsCurR=0-00sHU33240ns!AX!=240ns!1ZAX!=4ITHHh測(cè)試圖：16bitwriteSTM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：16bitreadAuthor:aozima2012/4/30測(cè)試圖：32bitwrite從測(cè)試圖看到：位寬讀操作寫(xiě)操作8位48ns(8HCLK)54ns(9HCLK)16位48ns(8HCLK)54ns(9HCLK)32位

19、48ns(8HCLK)X254ns(9HCLK)X2與103對(duì)比，在32位操作時(shí)，需要16位操作兩次，耗費(fèi)的時(shí)間是16位的兩倍。2每?jī)纱巫x取操作之間的間隔時(shí)間約為17ns,修正測(cè)量誤差取近似值為18ns，即（1+2）HCLK。因每?jī)纱螌?xiě)入操作之間的間隔比較短，超出了儀器的測(cè)量范圍，我們根據(jù)多次寫(xiě)入的總時(shí)間計(jì)算得到每?jī)纱螌?xiě)入的間隔時(shí)間約為6ns（1HCLK）。DMA讀寫(xiě)測(cè)試FSMC的配置不變，把CPU讀寫(xiě)操作改為DMA讀寫(xiě)操作，因總線為16位，所以沒(méi)有進(jìn)行8位DMA操作。注：黃線線為CS，藍(lán)色線分別為NOE和NWE。STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM

20、的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：16bitreadAuthor:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：16bitreadAuthor:aozima2012/4/30測(cè)試圖：16bitDMAread測(cè)試圖：32bitDMAreadSTM32的

21、FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：32bitDMAwriteAuthor:aozima2012/4/30測(cè)試圖：32bitDMAwriteAuthor:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：16bitreadAuthor:aozima2012/4/30因?qū)懭腴g隔太短，已經(jīng)超出儀器的測(cè)量范圍，因此我們采取連續(xù)多個(gè)寫(xiě)入周期的方式。測(cè)試圖：16bitDMAwriteSTM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/

22、4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：16bitreadAuthor:aozima2012/4/30因受測(cè)量?jī)x器性能所限，通過(guò)CPU寫(xiě)入與DMA寫(xiě)入的時(shí)序?qū)Ρ?，我們得到如下?shù)據(jù)：每?jī)纱巫x取操作之間的間隔時(shí)間依然約為18ns，即3HCLK。因每?jī)纱螌?xiě)入操作之間的間隔比較短，超出了儀器的測(cè)量范圍，我們根據(jù)多次寫(xiě)入的總時(shí)間計(jì)算得到每?jī)纱螌?xiě)入的間隔時(shí)間依然約為6ns，即1HCLK。帶寬計(jì)算CPU訪問(wèn)與DMA性能基本一致(獨(dú)占訪問(wèn)模式下)理論極限性能(ADDSET=1,DATSET=O,BUSTURN=0)位寬讀操作讀間隔讀性能寫(xiě)操作

23、寫(xiě)間隔寫(xiě)性能16位或32位6ns(1)12ns(2)112Mbyte/s12ns(2)6ns(1)112Mbyte/s某高速SRAM(ADDSET=2，DATSET=3，BUSTURN=1)位寬讀操作讀間隔讀性能寫(xiě)操作寫(xiě)間隔寫(xiě)性能16位或32位30ns(5)18ns(3)42Mbyte/s36ns(6)6ns(1)48Mbyte/s某中速SRAM(ADDSET=4，DATSET=4，BUSTURN=1)位寬讀操作讀間隔讀性能寫(xiě)操作寫(xiě)間隔寫(xiě)性能16位或32位48ns(8)18ns(3)30.54Mbyte/s54ns(9)6ns(1)33.6Mbyte/s以下是實(shí)際測(cè)試數(shù)據(jù)：高速SRAMSTM3

24、2的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC擴(kuò)展SRAM的時(shí)序測(cè)量及配置測(cè)試圖：16bitreadAuthor:aozima2012/4/30辭COM1-PuTTY-RT-ThreadOperatingSystem/|1.1.0buildApr3020122006-2012Copyrightbyrt-threadteamfinshbenchmaxk()3ENCHMARK_SIZE:S192byte3ENCHMARK_LOOP:409-1.匸皂i

25、rntick曰口皂已dint皂工:口日丄srarni8bitwrit皂：10032.OOMbte/sexternalBramoi3bitwrite:20915.31Mbyte/sint皂工11日：1號(hào)工am3bit工皂曰ci:12026.6Mbyte/sext皂工:口日丄srarni8bitread:32010.OOMbte/sinternalBramoilbitwrite:504.O0Mbyte/sext皂zmail號(hào)工amlbitwh:!匸皂:10530.47Mbyte/sint皂工:口日丄srarniIfibitread:后053.33Mbte/sexternalBramoilbitread:16020.O0Mbyte/sint皂工11日：1號(hào)工am32bitwh:!匸皂:2512S.OOMbyte/sext皂工:口日丄srarni32bitwrit皂：10231.37Mbte/sinternalBramoi32bitread:29110.34Mbyte/sext皂zmail號(hào)工am32bit工皂曰己:13523.70Mbyte/sint皂工:口日丄srarnimemsetwrit皂:9355.55Mbte/se