數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì)習(xí)題答案

1、第 1 章習(xí)題及解答將下列二進(jìn)制數(shù)轉(zhuǎn)換為等值的十進(jìn)制數(shù)。1010 TOC o 1-5 h z （ 1 ）（ 11011 ）2（ 3）（ 1101101） 2（ 5 ）（） 2（ 7 ）（） 2題 解：（ 1 ）（ 11011 ） 2 =（ 27） 10（3）（ 1101101 ） 2 =（ 109） 10（ 5 ）（）2 = （） 10 TOC o 1-5 h z （ 7 ）（）2=（）10（ 2 ）（）2（ 4 ）（）2（ 6）（）2（ 8）（）2（ 2）（）2=（ 151）（ 4）（）2=（ 255）6） （）2 =（）10（ 8 ）（）2 =（） 10將下列二進(jìn)制數(shù)轉(zhuǎn)換為等值的十六進(jìn)制數(shù)

2、和八進(jìn)制數(shù)。（1010111） 2（2）（ 1） 23 ）（） 2（ 4） （） 2題 解：（1010111） 2 =（57） 16 =（127） 8（0） 2 =（ 19A） 16 =（632） 8（ 3 ）（）2 =（） 16 =（） 8（）2 =（ 2C.61 ） 16 =（）8將下列十進(jìn)制數(shù)表示為8421BC加。2 ） （） 101 ）（43） 10（） 10（ 4） （） 10題 解：（43） 10 =（01000011 ） 8421BCD（） 10=（.00010010 ） 8421BCD3）10=（）8421BCD(4)()io二(.0001 ) 8421BCD將下列有符號(hào)的十進(jìn)

3、制數(shù)表示成補(bǔ)碼形式的有符號(hào)二進(jìn)制數(shù)。(1)+13(2) - 9(3) +3(4) - 8題解：(1)+13 = (01101) 2(2)-9= (10111) 2(3)+3 = (00011) 2(4) - 8 = (11000) 2用真值表證明下列各式相等。(1) AB B AB A B A B C AB ACABCA B CAB AC AB AC題解：(1)證明ABBABABABABBABA B0000011110111111證明 A B C AB ACABCA B CAB AC0000000100010000110010000(1) F AB AC BC ACD(1) F AB AC B

4、C ACD(3)(4)101111101111100證明AB C ABCABCAB CABC0001100100010110110010000101001101111100證明 AB AC AB AC ABCAB ACAB AC0001100100010110110010011101111100011100用邏輯代數(shù)公式將下列邏輯函數(shù)化成最簡(jiǎn)與或表達(dá)式。F A AC A CD DF BD D D B C AD BF ABC AD BCD F AC BC B A Cf ABBC題解：F AB AC BC ACD A BCF A AC A CD D A CDF BD D D B C AD B D

5、AB BCF ABC AD BCD ABC DFAC BC BAC ACBCAC(6)FABBCAB BCAC或AB BC用卡諾圖將下列邏輯函數(shù)化成最簡(jiǎn)與或表達(dá)式。FF AC ABF A,B,CF A,B,C,DF A,B,C, DF A,B,C,D題解：A B CD ABC ACD 且 AB CD 0且A, B,C不能同時(shí)為0或同時(shí)為1m 3,5,6,7 d 2,4m 0,4,6,8,13 d 1,2,3,9,10,11m 0,1,8,10 d 2,3,4,5,11m 3,5,8,9,10,12d 0,1,2,13F A BCD ABC ACD 且 AB CD 0F B AD ACF AC

6、AB 且A, B,C不能同時(shí)為0或同時(shí)為1(3)(4)(5)A,B,CA,B,C,DAD ACDA,B,C,DBD ABm 3,5,6,7m 0,4,6,8,13m 0,1,8,10d 2,4d 1,2,3,9,10,11d 2,3,4,5,11或 F BD ACd 0,1,2,13(6) F A,B,C,Dm 3,5,8,9,10,12F BD AB CD AC將下列邏輯函數(shù)化簡(jiǎn)為或非一或非式。(1) F ABC BC(2)F ACA B CAB CF ABC BC D AbdF(A,B,C,D)m 0,2,3,8,9,10,11,13題解：F ABC BCFBCACB C 或F B C B

7、 C A B(2)F ACA B CAB CFBCACABCF A,B,C,D m 0,1,8,9,10FBCDACF(A,B,C,D)m 0,2,3,8,9,10,11,13F ACD B C B D第2章習(xí)題及解答判斷圖所示電路中各三極管的工作狀態(tài)，并求出基極和集電極的電流及電壓。題解:(a)三極管為放大狀態(tài)；設(shè) VCES 0.3V有:.6 0.7I B0.106mA500.106 50 5.3mAVB 0.7V6.7V(b)三極管為飽和狀態(tài);VB0.7VVces0.3VI B 6 0.7 0.177mA306 0.3 .門(mén) a1.9mA3試畫(huà)出圖中各門(mén)電路的輸出波形，輸入B的波形如圖中所

8、示。F2F3ABABAB0=TB題解:指出圖中各TTL門(mén)電路的輸出為什么狀態(tài)（高電、低電平或高阻態(tài)）題解:Fi 0； F2 1； F31； F40；F5為高阻；F6為高阻；F71； F80。在圖各電路中，每個(gè)輸入端應(yīng)怎樣連接，才能得到所示的輸出邏輯表達(dá)式。題解:試寫(xiě)出圖所示CMOSI路的輸出邏輯表達(dá)式。(a)(b)題解:F1 AB A-B ； F2AB A-B試寫(xiě)出圖中各 NMO$電路的輸出邏輯表達(dá)式。題解：F1 AO B ; F2 ABC ； F3 E B D A C E AB CD試說(shuō)明下列各種門(mén)電路中哪些可以將輸出端并聯(lián)使用(輸入端的狀態(tài)不一定相同)。(1)具有推拉式輸出級(jí)的 TTL電路

9、；(2)TTL 電路的 0C 0 ；(3)TTL電路的三態(tài)輸出門(mén)；(4)普通的CMOS1;(5)漏極開(kāi)路輸出的 CMOS1;(6)CMOS電路的三態(tài)輸出門(mén)。題解：、(4)不可以；(2)、(3)、(5)、(6)可以。第3章習(xí)題及解答分析圖所示電路的邏輯功能，寫(xiě)出輸出邏輯表達(dá)式， 列出真值表，說(shuō)明電路完成何種邏輯功臺(tái)匕 目匕。1AFB圖題 解：根據(jù)題意可寫(xiě)出輸出邏輯表達(dá)式,并列寫(xiě)真值表為:F AB AB該電路完成同或功能3.2分析圖所示電路的邏輯功能，寫(xiě)出輸ABF001010100111表達(dá)式，列出真值表，說(shuō)明電路完成圖A B C出Fi和F2的邏輯什么邏輯功能。Fi題 解：根據(jù)題意可寫(xiě)出輸出邏輯表

10、達(dá)式為:F1 A B C F2 AB BC AC列寫(xiě)真值表為:ABCF1F20000000110010100110110010101011100111111該電路構(gòu)成了一個(gè)全加器。寫(xiě)出圖所示電路的邏輯函數(shù)表達(dá)式，其中以S3、S2、Si、So作為控制信號(hào)，A, B作為數(shù)據(jù)輸入，列表說(shuō)明輸出 Y在S3So作用下與A、B的關(guān)系。Sj S351 口圖題 解：由邏輯圖可寫(xiě)出 Y的邏輯表達(dá)式為：Y S3AB S2AB 6百 S0B A圖中的S3、&、Si、So作為控制信號(hào)，用以選通待傳送數(shù)據(jù)A、B,兩類(lèi)信號(hào)作用不同,分析中應(yīng)區(qū)別開(kāi)來(lái)，否則得不出正確結(jié)果。由于 與、及、S、&共有16種取值組合,因此輸出Y和

11、A、B之間應(yīng)有16種函數(shù)關(guān)系。列表如下:是羯功能| 0Y注我功能0 0 Q CIA等河函第L 00 0I AB禁止上喝電0 0 0 1A+ B底函裝1 c n 1ar異忒聲低0 0 L 04 +后出粕福數(shù)10 10i m者H函敷。R 1】1/i活及10 11AB與非函數(shù)0 10 0AB號(hào)函數(shù)11 1 0Q0耳Q褊的0 10 1善甘諾整110 1AB禁止H函數(shù)0 3 10A-sa同小函呼L1 ,1 0A+D或非函敷0 1 1 J比較函數(shù)UnX音八星數(shù)設(shè)計(jì)一個(gè)含三臺(tái)設(shè)備工作的故障顯示器。要求如下：三臺(tái)設(shè)備都正常工作時(shí)，綠燈亮；僅一臺(tái)設(shè)備發(fā)生故障時(shí)，黃燈亮；兩臺(tái)或兩臺(tái)以上設(shè)備同時(shí)發(fā)生故障時(shí)，紅燈亮。

12、題解：設(shè)三臺(tái)設(shè)備為 A、B、C,正常工作時(shí)為1,出現(xiàn)故障時(shí)為0;F1為綠燈、F2為黃燈、F3為紅燈，燈亮為1,燈滅為0。根據(jù)題意可列寫(xiě)真值表為：ABCF1F2F3000001001001010001011010100001101010110010111100求得F1、F2、F3的邏輯表達(dá)式分別為：F ABC; F ABC ABC ABC; F AB BC AC123根據(jù)邏輯表達(dá)式可畫(huà)出電路圖（圖略）。設(shè)計(jì)一個(gè)組合邏輯電路， 該電路有三個(gè)輸入信號(hào) ABC三個(gè)輸出信號(hào)XYZ,輸入和輸出信號(hào)均代表一個(gè)三位的二進(jìn)制數(shù)。電路完成如下功能：當(dāng)輸入信號(hào)的數(shù)值為 0, 1, 2, 3時(shí)，輸出是一個(gè)比輸入大 1

13、的數(shù)值;當(dāng)輸入信號(hào)的數(shù)值為 4, 5, 6, 7時(shí)，輸出是一個(gè)比輸入小 1的數(shù)值。題解：根據(jù)題意可列寫(xiě)真值表為：ABCXYZ000001001010010011011100100011101100110101111110寫(xiě)出邏輯表達(dá)式為：X AB BC AC Y A B C Z C根據(jù)邏輯表達(dá)式可畫(huà)出電路圖（圖略）。試用與非門(mén)設(shè)計(jì)一個(gè)組合電路，該電路的輸入X及輸出Y均為三位二進(jìn)制數(shù)，要求：當(dāng) 0WXW3 時(shí)，丫=為當(dāng) 4WXW 6 時(shí)，Y=X+1,且 X 6。題 解：因?yàn)閤和丫均為三位二進(jìn)制數(shù)，所以設(shè) x為X2x1x0, 丫為y2 yly0,其中x2和y2為高位。根據(jù)題意可以列寫(xiě)真值表如下：X

14、2X1X0y2y1y。000000001001010010011011i。i。ii。iii。ii。iiiiiiXXX化簡(jiǎn)后得到Y(jié)2YW0分別為 TOC o 1-5 h z y2X2yiXiX2X0V。X2 XoX2 Xo因?yàn)橐门c非門(mén)電路實(shí)現(xiàn)，所以將y2yly。寫(xiě)成與非一與非式:y2X2yiXiX2X0Xi X2X0y。X2 X。X2 X。X。X2X0 X2 X2X0根據(jù)邏輯表達(dá)式可回出電路圖（圖略）設(shè)A和B分別為一個(gè)2位二進(jìn)制數(shù)，試用門(mén)電路設(shè)計(jì)一個(gè)可以實(shí)現(xiàn)Y=AX B的算術(shù)運(yùn)算電路。題 解：根據(jù)題意設(shè) A=aa0;B=b ibo；Y=y 3y2yiy。,列出真值表為aia。biboy3y2y

15、iy。aa。biboy3y2yiy。i。i。i。i。i。i。i。i。i。ii。i。ii。ii。i。ii。i。i。iii。i。ii。ii。i。iii。ii。iii。iiiiiii。i分別求出y3,y 2,y i,y 0的表達(dá)式為:Yaaa0bib0V2aba0b0Yiahaobiabiab0y0a0b0根據(jù)邏輯表達(dá)式可回出電路圖(圖略)。判斷邏輯函數(shù)F ABd BD ABC ABC ,當(dāng)輸入變量ABCD按01101100,11111010,00110110變化時(shí)，是否存在靜態(tài)功能冒險(xiǎn)。題解:畫(huà)出邏輯函數(shù)F的卡諾圖如圖所示:(1)可以看出當(dāng)輸入變量 ABCD從0110變化到1100時(shí)會(huì)經(jīng)歷兩條途徑

16、，即0和0,由于變化前、后穩(wěn)態(tài)輸出相同，都為 1,而且對(duì)應(yīng)中間狀態(tài)的輸出也為1,故此變化不存在靜態(tài)功能冒險(xiǎn)。(2)同理從1111到1010經(jīng)歷的兩條途徑存在1冒險(xiǎn)；而不存在靜態(tài)功能冒險(xiǎn)。(3)從0011到0110經(jīng)歷的兩條途徑 0010和0010,都會(huì)產(chǎn)生0冒險(xiǎn)。第4章習(xí)題及解答用門(mén)電路設(shè)計(jì)一個(gè) 4線(xiàn)一2線(xiàn)二進(jìn)制優(yōu)先編碼器。編碼器輸入為A3A2吊1入0,入3優(yōu)先級(jí)最高，A0優(yōu)先級(jí)最低，輸入信號(hào)低電平有效。輸出為 Y1Y0,反碼輸出。電路要求加G輸出端，以指示最低優(yōu)先級(jí)信號(hào)A0輸入有效。題 解：根據(jù)題意，可列出真值表，求表達(dá)式,回出電路圖。其真值表、表達(dá)式和電路圖如圖題解所示。由真值表可知G入3

17、 A2A1A0。A3 A2A1A0Y1 Y0 G0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 00 0 00 0 00 0 00 0 00 0 00 0 00 0 00 1 00 1 00 1 00 1 01001 0 0111110Y0A3 A2A3 A1A3A2A1A0(a)真值表(b)求輸出表達(dá)式圖題解4.1(c)編碼器電路圖試用3線(xiàn)一8線(xiàn)譯碼器74138擴(kuò)展為5線(xiàn)32線(xiàn)譯碼器。譯碼器 74138邏輯符號(hào)

18、如圖a)所示。題 解：5線(xiàn)32線(xiàn)譯碼器電路如圖題解所示。題解：由題圖可得:BIN/OCTAo Ai A2A3A4ENGiG2AG2AG2B . G1G2BG1YoENBIN/OCTENY Y15BIN/OCTENBIN/OCTENS-16Y23Y Y24圖題解4.374138功能表如表所示。寫(xiě)出圖所示電路輸出 Fi和F2的最簡(jiǎn)邏輯表達(dá)式。譯碼器BIN/OCTEN1& .2345674138圖 P4.5Fi(C,B,A)m(0,2,4,6) AF2(C,B,A)m(1,3,5,7)A試用一片4線(xiàn)一16線(xiàn)譯碼器74154和與非門(mén)設(shè)計(jì)能將 8421BC加轉(zhuǎn)換為格雷碼的代碼轉(zhuǎn)換器。譯碼器74154的邏

19、輯符號(hào)如圖所示。解：設(shè)4位二進(jìn)制碼為B3B2B1B0, 4位格雷碼為R3R2RR0。根據(jù)兩碼之間的關(guān)系可得:R3(B3，B2，B1，B0)R2(B3,B2,B1,B0)R1(B3,B2,B1,Bo)Ro(B3,B2,B1,Bo)m(8 15) B3m(411) m4 m5 m6 m7 m8 m9 m10 m11m(25,1013) m2 m3 m4 m5 m1om11m12 ml3m(1,2,5,6,9,10,13,14)m1 m2 m5 m6m9 m10m13m14則將譯碼器74154使能端均接低電平，碼輸入端從高位到低位分別接B3、B2、B1、B0 ,根 據(jù)上述表達(dá)式，在譯碼器后加3個(gè)8輸

20、入端與非門(mén)，可得R2、R、R0, R3可直接輸出。(圖 略)試用8選1數(shù)據(jù)選擇器74151實(shí)現(xiàn)下列邏輯函數(shù)。74151邏輯符號(hào)如圖(a)所示。 F(A,B,C) m(2,4,5,7) F(A,B,C) M (0,6,7) F(A,B,C) (A b)(B C)(4) F(A,B,C,D) bc acd acd Abcd abcd F(A,B,C,D) m(0,2,3,5,6,7,8,9)d(10： 15)題解：如將A、B、C按高低位順序分別連接到數(shù)據(jù)選擇器74151的地址碼輸入端，將數(shù)據(jù)選擇器的輸出彳為函數(shù)值 F。則對(duì)各題，數(shù)據(jù)選擇器的數(shù)據(jù)輸入端信號(hào)分別為：(注意，數(shù)據(jù)選擇器的選通控制端 ST

21、必須接有效電平，圖略) TOC o 1-5 h z DoDiD3D60,D2D4D5D71DoD6D70, D1D2D3D4D51DoD2D3D60,D1D4D5D71DoD5 D, DiD4D,D2D6 1,D3D70DoD,D2 D,DiD3D41, D5D6D70或 1圖為4線(xiàn)-2線(xiàn)優(yōu)先編碼器邏輯符號(hào)，其功能見(jiàn)圖（a）真值表。試用兩個(gè) 4線(xiàn)-2線(xiàn)優(yōu)先編碼器、兩個(gè)2選1數(shù)據(jù)選擇器和一個(gè)非門(mén)和一個(gè)與門(mén)，設(shè)計(jì)一個(gè)帶無(wú)信號(hào)編碼輸入標(biāo)志的8線(xiàn)-3線(xiàn)優(yōu)先編碼器。題解：由圖（a）真值表可見(jiàn)，當(dāng)編碼器無(wú)信號(hào)輸入時(shí)，E0 1,因此可以利用 E0的狀態(tài)來(lái)判斷擴(kuò)展電路中哪一個(gè)芯片有編碼信號(hào)輸入。所設(shè)計(jì)電路如圖

22、題解所示，由電路可見(jiàn),當(dāng)高位編碼器（2）的EO 0時(shí)，表示高位編碼器（2）有編碼信號(hào)輸入，故選通數(shù)據(jù)選擇器的0通道，將高位編碼器（2）的碼送到Y(jié)Yo端；當(dāng)高位編碼器（2）的EO 1時(shí)，表示高位編碼器（2）無(wú)編碼信號(hào)輸入，而低位編碼器（1）有可能有編碼信號(hào)輸入，也可能無(wú)編碼信號(hào)輸入，則將低位編碼器（1）的碼送到Y(jié)Y0端（當(dāng)無(wú)編碼信號(hào)輸入輸入時(shí),YY。00）。編碼器輸出的最高位碼，由高位編碼器（2）的EO信號(hào)取反獲得。由電路可見(jiàn)，EOy 1表示無(wú)編碼信號(hào)輸入。EOy丫0YX。X1X2X3X4X5X6X7圖題解4.11試用一片3線(xiàn)一8線(xiàn)譯碼器74138和兩個(gè)與非門(mén)實(shí)現(xiàn)一位全加器。譯碼器74138功能

23、表如表所示。題解：全加器的輸出邏輯表達(dá)式為:S(A,Bi,Gi) (AH ABi)Gi (AB； ABi)Cm(1,2,4,7)G(A,B,Gi) (AB A)Cii ABim(3,5,6,7)式中，A、Bi為兩本位加數(shù)，G 1為低位向本位的進(jìn)位，S為本位和，Ci為本位向高位的進(jìn)位。根據(jù)表達(dá)式，所設(shè)計(jì)電路如圖題解所示。圖題解4.13siCi4.15 寫(xiě)出圖所小電路的輸出最小項(xiàng)之和表達(dá)式。a b1F(a,b,c,d)圖 P4.15題解：S (ab ab)CI (ab ab)0T ab abCO(abab)CIaba bab =a bD0 S CO (ab ab) (a b ab)D1可 D2CO

24、 D3COF(a,b,c,d) m(1,3,5,6,9,10,12,14)試完善圖所示電路設(shè)計(jì)，使電路輸出為帶符號(hào)的二進(jìn)制原碼。題解：由于加減器的輸入均為二進(jìn)制正數(shù)，所以，當(dāng) S 1電路作加法時(shí)，輸出一定為正，這時(shí)圖中的C4表示進(jìn)位。當(dāng)S 0時(shí)，電路作減法運(yùn)算，電路實(shí)現(xiàn)（P）2 （Q）2功能。由例分析可知，當(dāng)（P）2（Q）20時(shí)，C41 ,電路輸出Y4Y3Y2Y1即為原碼；當(dāng)（P）2（Q）20時(shí)，C40,應(yīng)將電路輸出Y4YY2Y取碼，使其成為原碼。設(shè)電路符號(hào)位為F ,進(jìn)位位為Z5,可寫(xiě)出F和Y5的表達(dá)式為F SC4, Y5 SC40當(dāng)F 1時(shí)，須對(duì)Y4YY2Y1取碼。所設(shè)計(jì)電路如圖題解所示。Q

25、iQ2Q3Q4PiP2P3P4T J一 I1EN MUXG1017415774837483乙乙Z乙4F圖題解4.17*試用兩片4位二進(jìn)制加法器 7483和門(mén)電路設(shè)計(jì)一個(gè) 8421BC加減法器，要求電路輸出為帶符號(hào)的二進(jìn)制原碼。7483的邏輯符號(hào)如圖（b）所示。（提示：BCD碼減法和二進(jìn)制減法類(lèi)似，也是用補(bǔ)碼相加的方法實(shí)現(xiàn)，但這里的補(bǔ)碼應(yīng)是10的補(bǔ)，而不是2的補(bǔ)。求補(bǔ)電路可用門(mén)電路實(shí)現(xiàn)）題解：（解題思路）首先利用兩片4位二進(jìn)制加法器7483和門(mén)電路設(shè)計(jì)一個(gè) BC加加法器（見(jiàn)例）。由于用加法器實(shí)現(xiàn)減法運(yùn)算，須對(duì)輸入的減數(shù)取10的補(bǔ)，另外，還須根據(jù) BC加加法器的進(jìn)位信號(hào)的狀態(tài)來(lái)決定是否對(duì)BC加加法

26、器輸出信號(hào)進(jìn)行取補(bǔ)。所設(shè)計(jì)的電路框如圖題解所示。圖中，A為被減數(shù)，B為減數(shù)，Y為差的原碼，G為符號(hào)位。com10s為求10的補(bǔ)碼電路，該電路可根據(jù) 10的補(bǔ)碼定義，通過(guò)列真值表，求邏輯表達(dá)式，然后用門(mén)電路或中規(guī)模組合電路（如譯碼器）實(shí)現(xiàn)。 bcdsum為BCD碼加法器，可利用例結(jié)果，也可自行設(shè)計(jì)。selcom10s為判斷求補(bǔ)電路，當(dāng) bcdsum輸出進(jìn)位信號(hào) C為1時(shí)，表示結(jié)果為正，Y S ;當(dāng)C為0時(shí)，表示結(jié)果為負(fù)，Y應(yīng)是S的10的補(bǔ)碼，利用com10s電路和數(shù)據(jù)選擇器，很容易完成該電路設(shè)計(jì)。（電路詳解略）圖題解4.19試用一片雙4選1數(shù)據(jù)選擇器74HC4539和一片3線(xiàn)-8線(xiàn)譯碼器7413

27、8構(gòu)成一個(gè)3位并行數(shù)碼比較器。要求：電路輸入為兩個(gè) 3位二進(jìn)制數(shù)，輸出為1位，當(dāng)輸入兩數(shù)相同時(shí)，輸出為0,不同時(shí)輸出為1。數(shù)據(jù)選擇器74HC4539功能表見(jiàn)圖（b）所示，譯碼器74138 功能表如表所示。題解：首先將雙4選1數(shù)據(jù)選擇器74HC4539連接成8選1數(shù)據(jù)選擇器，如圖所示。 8選1數(shù)據(jù)選擇器和 3線(xiàn)-8線(xiàn)譯碼器 74138構(gòu)成的并行數(shù)碼比較器如圖題解所示。圖中，A &AAo和B B2B1B0為兩個(gè)需比較的二進(jìn)制數(shù)，A被加到數(shù)據(jù)選擇器的地址輸入端，B被加到譯碼器的輸入端，容易看出，當(dāng)A2A1A0 B2B1B0時(shí)，數(shù)據(jù)選擇器的輸出 F 0;當(dāng) A2AA0 B2B1B0時(shí)，F(xiàn) 1。0 12

28、 AAA0 12 BDMB101122434&5EN67BIN/OCT01Y234567圖題解4.23試用一片4位數(shù)值比較器74HC85構(gòu)成一個(gè)數(shù)值范圍指示器，其輸入變量ABC時(shí)8421BCD碼，用以表示一位十進(jìn)制數(shù) X。當(dāng)X 5時(shí)，該指示器輸出為1。否則輸出為0。74HC85 功能表如表所示。題解：該題最簡(jiǎn)單的解法是利用 4位數(shù)值比較器74HC85將輸入的8421BCD碼與4比較，電 路圖如圖題解所示。0 01 0.F圖題解4.25試用4位數(shù)值比較器74HC85和邏輯門(mén)，設(shè)計(jì)一個(gè)能同時(shí)對(duì) 3個(gè)4位二進(jìn)制數(shù)進(jìn)行比較的數(shù)值比較器，使該比較器的輸出滿(mǎn)足下列真值表要求(設(shè)3個(gè)二進(jìn)制分別為：X (X3

29、X2XiX0)2, Y (y3y2丫1丫0)2, Z (Z3Z2ZlZ0)2。74HC85功能表如表所示。表 P4.27條件f。f1f2f3f4f5f6f7X Y Z10000000X Z Y01000000Y X Z00100000Y Z X00010000Z X Y00001000Z Y X00000100X Y Z00000010其它情況00000001題解：首先用3個(gè)數(shù)值比較器74HC85分別完成X和Y、X和Z、Y和Z之間的比較，比較的結(jié)果有3組，分別是F(X Y)，F(xiàn)(X Y)，F(xiàn)(X Y)，F(xiàn)(X Z)，F(xiàn)(X Z)， F(X Z)， F(Y Z)，F(xiàn)(Y Z)， F(Y Z)利用

30、這3組結(jié)果，根據(jù)題目要求，力口 8個(gè)門(mén)電路，可完成電路設(shè)計(jì)。電路圖如圖題解所示。fof6&0Z3一01一0y3 y0Z3Z0X3X0y3y。AB A=B ABA=BAB AB A=B AB A=BB AB A=B ABA=BB A 010 011圖題解(4)卜圖是某時(shí)序電路的狀態(tài)圖，該電路是由兩個(gè)D觸發(fā)器FF1和FF。組成的，試求出這兩個(gè)觸發(fā)器的輸入信號(hào) Di和D0的表達(dá)式。圖中 A為輸入變量。圖題解:Q QoA 00 01 11 10圖題解時(shí)，計(jì)數(shù)器做加法計(jì)數(shù)；當(dāng) X=1時(shí),題解：由題意可得如下的狀態(tài)圖和狀態(tài)表：Q&Qg川o/u yv 3入 y.，_ H1 wD061 2（四分離Qn 1、Q

31、； 1、Q的卡諾圖,計(jì)數(shù)器做減法計(jì)數(shù)。XQ3Q；區(qū)er1 er1 sr10000001000101000100110011100010010101010000110XXx0111XXX1000101100100010100011011010110001111011001110XXX1111XXXxxD1所以，這兩個(gè)觸發(fā)器的輸入信號(hào)D和6的表達(dá)式分別為:n nDAQQ0D0AQ；AQ01試用JK觸發(fā)器和少量門(mén)設(shè)計(jì)一個(gè)模6可逆同步計(jì)數(shù)器。計(jì)數(shù)器受X輸入信號(hào)控制，當(dāng)X=000011110coio000口0X位0C百X00001_ n 1Q2co0110w Q1 1110_ n 1Q1Q2nXQinQ

32、；X Q： QnXQ0nXQ；q；QinxqnqO1xqMQinXQ；XQ01 QinQdQd所以,J2n nXQ1Q0XQinQ；K2XQoXQonXQnJ1Jon n n -nXQ2QO1XQnQoKo 1K1XQnXQonXQ01電路能自啟動(dòng)。（圖略）注：答案不唯一第6章題解:試用4個(gè)帶異步清零和置數(shù)輸入端的負(fù)邊沿觸發(fā)型JK觸發(fā)器和門(mén)電路設(shè)計(jì)一個(gè)異步余3BCD碼計(jì)數(shù)器。題 解：余3BCD碼計(jì)數(shù)器計(jì)數(shù)規(guī)則為：0011 0100一一 11000011 一，由于采用異步清零和置數(shù)，故計(jì)數(shù)器應(yīng)在 1101時(shí)產(chǎn)生清零和置數(shù)信號(hào)，所設(shè)計(jì)的電路如圖題解所示。3CLK圖題解6.1試用D觸發(fā)器和門(mén)電路設(shè)計(jì)

33、一個(gè)同步4位格雷碼計(jì)數(shù)器。題 解：根據(jù)格雷碼計(jì)數(shù)規(guī)則，計(jì)數(shù)器的狀態(tài)方程和驅(qū)動(dòng)方程為QD3 Q3100n Q；Q1n Q； Q；1 Q0nQ21D2 Q；Qn QnQln Q3nQinQ01Qin 1Di QinQ0n Q31Q2Qo QnQnQ；Q11Do QnQnQ1n QnQ2101n q310210n QJQnQn按方程畫(huà)出電路圖即可，圖略。6.5試用4位同步二進(jìn)制計(jì)數(shù)器 74163實(shí)現(xiàn)十二進(jìn)制計(jì)數(shù)器。74163功能表如表所示。題 解：可采取同步清零法實(shí)現(xiàn)。電路如圖題解所示。圖題解6.5試用4位同步二進(jìn)制計(jì)數(shù)器 74163和門(mén)電路設(shè)計(jì)一個(gè)編碼可控計(jì)數(shù)器，當(dāng)輸入控制變量M=0時(shí)，電路為84

34、21BC加十進(jìn)制方十?dāng)?shù)器,M=1時(shí)電路為5421BC加十進(jìn)制方十?dāng)?shù)器,5421BCD 碼計(jì)數(shù)器狀態(tài)圖如下圖所示。74163功能表如表所示。Q3Q2Q1Q00000 0001 0010 0011 0100tL1100 101110101001 1000圖 P 6.7題 解：實(shí)現(xiàn)8421BCD碼計(jì)數(shù)器，可采取同步清零法；5421BC加計(jì)數(shù)器可采取置數(shù)法實(shí)現(xiàn)， 分析5421BCCO十?dāng)?shù)規(guī)則可知，當(dāng) Q2 1時(shí)需置數(shù)，應(yīng)置入的數(shù)為：D3D2D1D0 Q3000 0加入控制信號(hào) M,即可完成電路設(shè)計(jì)。電路如圖題解所示。0001CLKM圖題解6.76.9試用同步十進(jìn)制計(jì)數(shù)器74160和必要的門(mén)電路設(shè)計(jì)一個(gè)

35、365進(jìn)制計(jì)數(shù)器。要求各位之間為十進(jìn)制關(guān)系。74160功能表如表所示。題 解：用3片74160構(gòu)成3位十進(jìn)制計(jì)數(shù)器，通過(guò)反饋置數(shù)法，完成365進(jìn)制計(jì)數(shù)器設(shè)計(jì)。電路如圖題解所示。圖題解6.9圖所示電路是用二一十進(jìn)制優(yōu)先編碼器74147和同步十進(jìn)制計(jì)數(shù)器 74160組成的可控制分頻器。已知 CLK端輸入脈沖的頻率為 10KHz，試說(shuō)明當(dāng)輸入控制信號(hào)A, B, C, D,E, F, G H, I分別為低電平時(shí)，Y端輸出的脈沖頻率各為多少。優(yōu)先編碼器 74147功能表如表所示，74160功能表如表所示。CLKA B C DE F G HIHPRI /BCD7414711 a 22 A 34 x 48

36、56789Do D1 D2 D3TC=9ENT CTR DIV 10ENP 74160 LDCCLR圖 P6.1110題 解：當(dāng)A 0時(shí)，74160構(gòu)成模9計(jì)數(shù)器，Y端輸出頻率為 一 KHz;9當(dāng)B0時(shí)，74160構(gòu)成模8計(jì)數(shù)器，Y端輸出頻率為7KHz;當(dāng)C0時(shí)，74160構(gòu)成模7計(jì)數(shù)器，Y端輸出頻率為107KHz;當(dāng)D0時(shí)，74160構(gòu)成模6計(jì)數(shù)器，Y端輸出頻率為106KHz;當(dāng)E0時(shí)，74160構(gòu)成模5計(jì)數(shù)器，Y端輸出頻率為105KHz;當(dāng)F0時(shí)，74160構(gòu)成模4計(jì)數(shù)器，Y端輸出頻率為104KHz;當(dāng)G0時(shí)，74160構(gòu)成模3計(jì)數(shù)器，Y端輸出頻率為103KHz;當(dāng)H0時(shí),74160構(gòu)成模

37、2計(jì)數(shù)器，Y端輸出頻率為102KHz;當(dāng)I0時(shí)，74160循環(huán)置9, Y端輸出頻率為0Hz;試用D觸發(fā)器、與非門(mén)和一個(gè) 2線(xiàn)一4線(xiàn)譯碼器設(shè)計(jì)一個(gè) 4位多功能移位寄存器，移位寄存器的功能表如圖所示。SaSb功能00右移01左移10同步清零11同步置數(shù)圖 P6.13題 解：以i單元示意（左側(cè)為i-1單元，右側(cè)為i+1單元），示意圖如圖題解所示。Qi圖題解6.13參照串行累加器示意圖(見(jiàn)圖)，試用4片移位寄存器79194、一個(gè)全加器和一個(gè) D觸發(fā)器 設(shè)計(jì)一個(gè)8位累加器，說(shuō)明累加器的工作過(guò)程，畫(huà)出邏輯圖。移位寄存器79194功能表如表所示。題 解：8位串行累加器電路如圖題解所示。累加器的工作過(guò)程為：首

38、先通過(guò)清零信號(hào)使累加器清零，然后使SaSb 11,電路進(jìn)入置數(shù)狀態(tài)，這時(shí)可將第一組數(shù)送到并行數(shù)據(jù)輸入端，在CLK脈沖作用下，將數(shù)據(jù)存入右側(cè)輸入寄存器中。其后，使電路改變成右移狀態(tài)(SaSb 01),在連續(xù)8個(gè)CLK脈沖作用后，輸入寄存器中的數(shù)據(jù)將傳遞到左側(cè)輸出寄存器中。接著可并行輸入第2組數(shù)據(jù)，連續(xù)8個(gè)CLK移位脈沖作用后，輸出寄存器的數(shù)據(jù)將是 前兩組數(shù)據(jù)之和。以此往復(fù)，實(shí)現(xiàn)累加功能。并行輸出 高4位串行輸出并行輸出 低4位試用移位寄存器79194和少量門(mén)設(shè)計(jì)一個(gè)能產(chǎn)生序列信號(hào)為00001101的移存型序列信號(hào)發(fā)生器。移位寄存器 79194功能表如表所示。題解:(1)電路按下列狀態(tài)變換(Q0Q

39、1Q2Q3):0000一 0001 0011 0110 1101 1010 0100 1000 0000(2)使74194工作在左移狀態(tài)(Sa= 1 , Sb= 0)若考慮自啟動(dòng)，DSL Q0Q1Q2 Q0Q2Q3 (結(jié)果不唯一)，電路圖如圖題解所示。101CLKCLRD srD 0D1 D2D3 DslSbSaCSRG474194Q1 QQ3l1,圖題解6.17試分析圖所示電路，畫(huà)出完整狀態(tài)轉(zhuǎn)換圖，說(shuō)明這是幾進(jìn)制計(jì)數(shù)器，能否自啟動(dòng)移位寄存器79194功能表如表所示。題 解：狀態(tài)轉(zhuǎn)換圖如圖題解所示。可見(jiàn)，這是一個(gè)能自啟動(dòng)的模7計(jì)數(shù)器。Q0Q1Q2Q30010 - 100101000000 -

40、1000 - 1100 - 1110 0001 - 0011 - 0111 - 11111101 -1010- 01010110M011圖題解6.19CLK輸入圖 P6.18圖 P6.19110CLK習(xí)題若某存儲(chǔ)器的容量為 1Mx 4位，則該存儲(chǔ)器的地址線(xiàn)、數(shù)據(jù)線(xiàn)各有多少條題解：該存儲(chǔ)器的地址線(xiàn)有10條，數(shù)據(jù)線(xiàn)有2條。某計(jì)算機(jī)的內(nèi)存儲(chǔ)器有 32位地址線(xiàn)、32位并行數(shù)據(jù)輸入、輸出線(xiàn)，求該計(jì)算機(jī)內(nèi)存的最大容量是多少題解：該計(jì)算機(jī)內(nèi)存的最大容量是 232X 32位。已知ROM勺數(shù)據(jù)表如表所示，若將地址輸入A3、A、A1和A作為3個(gè)輸入邏輯變量，將數(shù)據(jù)出F3、F2、F1和F0作為函數(shù)輸出，試寫(xiě)出輸出與

41、輸入間的邏輯函數(shù)式。表AA2A1AF3F2F1F000000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000題解：F3m(815) AF2m(411) A3A2 A3 A2 A AF1m(25,1013) A2 A A2AA2 AFim(125,6,9,10,13,14) A4 AA)AiA請(qǐng)用容量為1KX 4位的Intel2114 芯片成4Kx 4位的RAM要求畫(huà)出電路圖。題解:I/01 I/02

42、 I/03 I/04圖題解已知4輸入4輸出的可編程邏輯陣列器件的邏輯圖如圖所示，請(qǐng)寫(xiě)出其邏輯函數(shù)輸出表達(dá)式。圖題解:FoAo AAo AiFiF2A1A2A2 A3A1A2A2 A3A3假設(shè)GAL器件的結(jié)構(gòu)控制字取值分別為：SYN 1, AC00, AC1(n)XOR(n) 0,請(qǐng)畫(huà)出OLMC(n)的等效電路圖。題解:當(dāng)GAL器件的結(jié)構(gòu)控制字取值分別為:SYN 1, AC。0, AC1(n)XOR(n) 0時(shí)，畫(huà)出OLMC：作在純組合輸出模式，低電平輸出有效，其等效電路如CK圖題解所示。OE自門(mén)列來(lái)與陣EN1來(lái)自鄰級(jí) 輸出(m)n/ICKOE圖題解請(qǐng)問(wèn)CPLD的基本結(jié)構(gòu)包括哪幾部分各部分的功能

43、是什么 題解：CPLD產(chǎn)品種類(lèi)和型號(hào)繁多，雖然它們的具體結(jié)構(gòu)形式各不相同，但基本結(jié)構(gòu)都由若干個(gè)可編程的邏輯模塊、輸入/輸出模塊和一些可編程的內(nèi)部連線(xiàn)陣列組成。如Lattice 公司生產(chǎn)的在系統(tǒng)可編程器件ispLSI1032 ,主要由全局布線(xiàn)區(qū)(GRP、通用邏輯模塊(GLB、輸入/輸出單元(IOC)、輸出布線(xiàn)區(qū)(ORP和時(shí)鐘分配網(wǎng)絡(luò)(CDN構(gòu)成。全局布線(xiàn)區(qū)GRPfi于器件的中心，它將通用邏輯塊GLB的輸出信號(hào)或I/O單元的輸入信號(hào)連接到 GLB的輸入端。通用邏輯塊 GLB位于全局布線(xiàn)區(qū) GRPW四周，每個(gè)GLB 相當(dāng)于一個(gè)GAL器件。輸入/輸出單元IOC位于器件的最外層，它可編程為輸入、輸出和雙

44、向輸入/輸出模式。輸出布線(xiàn)區(qū)OR幅介于GLB和IOC之間的可編程互連陣列J,以連接GLB輸出到IOC。時(shí)鐘分配網(wǎng)絡(luò) CDNIT生5個(gè)全局時(shí)鐘信號(hào)，以分配給GLB和IOC 使用。若用XC4000系列的FPGAm牛實(shí)現(xiàn)4線(xiàn)-16線(xiàn)譯碼器，請(qǐng)問(wèn)最少需占用幾個(gè)CLB題解：最少需占用8個(gè)CLR第一個(gè)CLB可以完成任意兩個(gè)獨(dú)立 4變量邏輯函數(shù)或任意一個(gè) 5變量邏輯函數(shù)，產(chǎn) 生兩個(gè)輸出。而4線(xiàn)-16線(xiàn)譯碼器由4個(gè)輸入變量產(chǎn)生16個(gè)輸出變量，那么 8個(gè)CLB 的G F組合邏輯函數(shù)發(fā)生器的輸入端均共用譯碼器的4個(gè)輸入變量，而每個(gè)CLB則分別完成譯碼器的16個(gè)輸出變量中的2個(gè)輸出。具體實(shí)現(xiàn)如圖題解。第8章習(xí)題及解

45、答在圖（a）用5G555定時(shí)器接成的施密特觸發(fā)電路中，試問(wèn):（1）當(dāng) Vcc12V時(shí)，而且沒(méi)有外接控制電壓時(shí),Vt+、Vt-和Vt各為多少伏當(dāng)Vcc10V時(shí)，控制電壓Vco 6V時(shí)，Vt+、Vt-和Vt各為多少伏題解：VT2-Vcc 8V ,Vt3VTVco 6V，Vt1-Vcc4V1Vco3V2VT VTVT4V ；Vt Vt Vt3V。圖（a）為由5G555構(gòu)成的單穩(wěn)態(tài)觸發(fā)電路，若已知輸入信號(hào) V的波形如圖（b）所示，電路在t=0時(shí)刻處于穩(wěn)態(tài)。（1）根據(jù)輸入信號(hào) Vi的波形圖定性畫(huà)出 VC和輸出電壓VO對(duì)應(yīng)的波形。（2）如在5G555定時(shí)器的5腳和1腳間并接一只10K的電阻，試說(shuō)明輸出波形會(huì)發(fā)生怎樣的變化Vcc(15V)Vi(a)0.01(b)題解：（1）對(duì)應(yīng)的波形如圖題解（a）所示。V * 15VOOVOOVc A 10V圖題解（a）（2）如在5G555定時(shí)器的5腳和1腳間并接一只10K的電阻，則輸出脈沖寬度tW1等于11電容電壓從0上升到2Vcc 2 15V=7.5V所需時(shí)間，因此輸出脈沖寬度tw1要比圖題 解（a）波形中tw窄。對(duì)應(yīng)的波