chapter5總線與輸入輸出系統(tǒng)-第一部分

1、計算機組成原理Computeranization2016 . 秋西安交通大學(xué) 計算機科學(xué)與技術(shù)系計算機組成原理課程組http:/計算機組成原理第五章總線與輸入輸出系統(tǒng)總線（Bus）是連接計算機各的公共數(shù)據(jù)通路。間輸入輸出（Input / Output）系統(tǒng)的作用是實現(xiàn)人與計算機之間的交互。目錄第五章5.7總線與輸入輸出系統(tǒng)總線的分類總線管理和控制總線結(jié)構(gòu)和標準輸入輸出系統(tǒng) I/O設(shè)備I/O接口I/O數(shù)據(jù)傳送控制方式總線的概念總線是連接多個之間的信息傳輸通路，是各間共享的傳輸介質(zhì)。總線的組成和特性總線的主要組成部分是連接計算機各功能的邏輯電路，包括管理信息傳輸

2、規(guī)則的電路。決不能把總線理解為單純的連接線！在任何時刻，只可以有一個向總線上發(fā)送信息，但卻可以有一個或多個同時從總線上接收信息。總線的分類片內(nèi)總線連接各總線的總線。CPU中斷系統(tǒng)A L UCUIRAC系統(tǒng)總線計算機單機系統(tǒng)通信總線各大間信息傳輸?shù)墓餐?。計算機系統(tǒng)間（機機）或計算機與其它系統(tǒng)間（移動通信、儀表等）的信息通路。XSPM D RM A RPC系統(tǒng)總線按照物理位置分為板級總線：板內(nèi)片間連線板間總線：板間連線板間總線板級總線通信總線系統(tǒng)總線（續(xù)）按照傳輸?shù)男畔⒎譃閿?shù)據(jù)總線：用于傳輸數(shù)據(jù)，雙向傳輸線。通常，數(shù)據(jù)總線寬度 = 機器字長。地址總線：用于傳輸?shù)刂?，單向傳輸線。通常，地址總線寬

3、度與單元數(shù)量有關(guān)?？刂瓶偩€：用于傳輸 CPU發(fā)出的控制信號（出）及其它發(fā)給 CPU的狀態(tài)反饋信號（入）?？刂瓶偩€給出的控制信號類型決定了系統(tǒng)總線所支持的控制方式以及通信方式。通信總線按照傳輸方式分為串行通信總線：數(shù)據(jù)從低位開始按位傳送。特點：傳輸線少，適合遠距離且速度要求不高的場合。并行通信總線：數(shù)據(jù)按字節(jié)或字同時傳送。特點：傳輸線較多，適合近距離、高速傳送。本章重點系統(tǒng)總線目錄第五章5.7總線與輸入輸出系統(tǒng)總線的分類總線管理和控制總線結(jié)構(gòu)和標準輸入輸出系統(tǒng) I/O設(shè)備I/O接口I/O數(shù)據(jù)傳送控制方式總線管理和控制為了控制一個時刻只有一個向總線上發(fā)送信息，同

4、時減輕總線的負載，通常，總線上的控制邏輯與總線相連。都通過三態(tài)雙向總線收發(fā)器總線管理和控制（續(xù)）設(shè)置總線控制邏輯對總線的工作進行控制管理?？偩€控制方式分兩種：集中式總線控制：總線控制所需的邏輯電路集中在一起。比如，集中放在CPU中，或者設(shè)置總線控制器。分布式總線控制：總線控制所需的邏輯電路分散在與總線連接的各個功能控制器?；蛟O(shè)備接口中，不專設(shè)總線本章重點集中式總線控制總線仲裁機制系統(tǒng)總線上連接著多種，按照對總線是否具有控制能力，將總線主模塊：劃分為主模塊和從模塊。有申請、啟動總線操作的。當(dāng)申請成功時主模塊享有總線控制權(quán)?？偩€從模塊：響應(yīng)主模塊發(fā)來的總線操作命令的部件。配合主模塊完成一次總線傳送

5、操作。通常，主模塊由能夠發(fā)出總線請求的承擔(dān)（如CPU、DMA控制器、I/O接口等）。典型的從模塊是主存，因為它不可能主動要求存取操作。I/O既可以是主模塊，也可以是從模塊。一次總線操作只能有一個主模塊，但可以有多個從模塊。具總線仲裁機制（續(xù)）仲裁目的：當(dāng)有多個主模塊同時申請總線時，解決總線控制權(quán)的分配問題。仲裁思路：為每個主模塊按照其工作速度及操作緊要程度設(shè)置優(yōu)先級別（越緊急的優(yōu)先級越高），同時總線控制器中設(shè)置仲裁機構(gòu)。當(dāng)多個主模塊同時要求使用總線時，總線仲裁機構(gòu)依據(jù)其優(yōu)先級的高低確定誰先獲得總線控制權(quán)。集中式總線控制常用判優(yōu)方法：三種鏈式查詢計數(shù)器定時查詢獨立請求鏈式查詢實現(xiàn)方法： 通過一條

6、判優(yōu)鏈路（優(yōu)先鏈）對每個主模塊逐一串行查詢。優(yōu)先權(quán)的分配：離總線控制器物理連接最近的權(quán)最高，反之最低。查詢方法：從離總線控制器最近的主模塊開始查起。首先查到的一定是所有提出請求的主模塊中優(yōu)先權(quán)最高的優(yōu)先一個。查到最高優(yōu)先級且有請求的主模塊后，該模塊通過相應(yīng)信號卡斷判優(yōu)鏈路，這樣它就可以獨霸總線與從模塊之間進行操作了。當(dāng)操作結(jié)束后及時總線，此時總線控制器可以繼續(xù)對其它請求模塊進行判優(yōu)。鏈式查詢（續(xù)）數(shù)據(jù)總線地址總線總線控制器BSBR主模塊n主模塊0主模塊1BG鏈式查詢方式結(jié)構(gòu)框圖鏈式查詢（續(xù)）鏈式查詢方式控制信號線定義：三根BR：總線請求 (Bus Request)，所有主模塊都通過此線向總線控

7、制發(fā)請求信號，為公用線。該信號有效時表示系統(tǒng)中至少有一個主模塊請求使用總線。BG：總線同意（Bus Grant），總線控制通過此線向請求總線的主模塊發(fā)出同意使用總線信號。該信號有效時表示總線控制器已經(jīng)響應(yīng)了總線請求。BS：總線忙(Bus Busy)，所有主模塊都通過此線向總線控制器發(fā)“忙”信號，為公用線。該信號有效時表示總線正在被占用。鏈式查詢（續(xù)）串行排隊鏈路邏輯鏈式查詢（續(xù)）鏈式查詢過程示意數(shù)據(jù)總線地址總線總線控制器BSBR主模塊n主模塊0主模塊1BG1. 主模塊 1、主模塊 n同時請求，BR有效；查詢到主模塊 1時卡斷 BG 信號；鏈式查詢（續(xù)）鏈式查詢過程示意數(shù)據(jù)總線地址總線BS總線控

8、制器BR主模塊n主模塊0主模塊1BG2. 主模塊 1 發(fā)總線忙信號 BS，占用總線，BR、BG 撤消；鏈式查詢（續(xù)）鏈式查詢過程示意數(shù)據(jù)總線地址總線BS總線控制器BR主模塊n主模塊0主模塊1BG3. 主模塊1 撤消 BS 信號，總線?？偩€控制器接收新的請求鏈式查詢（續(xù)）鏈式查詢方式的特點:實現(xiàn)總線判優(yōu)控制所需的信號線少（3根），結(jié)構(gòu)簡單，易于擴充。查詢速度慢，查詢鏈路對電路故障敏感；優(yōu)先級固定不變，使用靈活性差；優(yōu)先級低的模塊可能長期得不到響應(yīng)，影響所帶模塊數(shù)量。計數(shù)器定時查詢實現(xiàn)方法：總線控制器中設(shè)一個計數(shù)器用作查詢。查詢方法：查詢開始，計數(shù)器計數(shù)。每計一次數(shù)，就將計數(shù)值作為模塊地址發(fā)往各個

9、主模塊。每個申請總線的主模塊對地址進行識別，地址符合的模塊獲得總線控制權(quán)，停止計數(shù)。優(yōu)先級設(shè)定：由計數(shù)初值決定最高優(yōu)先級。查詢時計數(shù)器從0開始計數(shù)，即0號主模塊的優(yōu)先級最高;查詢時計數(shù)器從上一次查詢的終止點開始計數(shù)，則終止點優(yōu)先級最高。此時優(yōu)先級是循環(huán)的；計數(shù)初值由程序設(shè)定，此時優(yōu)先級可編程改變。計數(shù)器定時查詢（續(xù)）數(shù)據(jù)總線地址總線總線控制器模塊地址BSBR主模塊0主模塊1主模塊n計數(shù)器定時查詢方式結(jié)構(gòu)框圖計數(shù)器定時查詢（續(xù)）計數(shù)器定時查詢過程示意數(shù)據(jù)總線地址總線總線控制器模塊地址00000BSBR主模塊0主模塊1主模塊n1. 多個主模塊同時請求總線，計數(shù)器從0開始計數(shù)查詢，0號地址沒有模塊響

10、應(yīng)；計數(shù)器定時查詢（續(xù)）計數(shù)器定時查詢過程示意數(shù)據(jù)總線地址總線總線控制器模塊地址00001BSBR主模塊0主模塊1主模塊n2、繼續(xù)計數(shù)，主模塊 1 符合，主模塊 1 占用總線（細節(jié)略）計數(shù)器定時查詢（續(xù)）計數(shù)器定時查詢方式的特點:優(yōu)先級設(shè)置靈活，對電路故障不如鏈式查詢敏感。但控制線數(shù)增加（模塊地址線），控制過程復(fù)雜性增加，導(dǎo)致硬件開銷增加。獨立請求每一個主模塊專門有一根 BR 線和 BG 線，各自通過獨立的請求線向總線控制器發(fā)請求；總線控制器里設(shè)置并行排隊線路，同時接收各模塊發(fā)來的請求信號并同時進行排隊判優(yōu)；通過各自獨立的回答線發(fā)出總線同意信號 BG。特點：響應(yīng)速度快；硬件開銷最大（相比之下控

11、制線數(shù)，控制更復(fù)雜）。獨立請求（續(xù)）數(shù)據(jù)總線地址總線BGn總線控制器BRnBG1BG0BR1BR0主模塊0主模塊1主模塊n低優(yōu)高優(yōu)獨立請求方式結(jié)構(gòu)框圖獨立請求（續(xù)）獨立請求過程示意數(shù)據(jù)總線地址總線BGn總線控制器BRnBG1BG0BR1BR0主模塊n主模塊0主模塊1低優(yōu)高優(yōu)主模塊1、主模塊 n 同時請求總線，主模塊 n占用總線（細節(jié)略）總線通信方式一次總線傳輸操作涉及到多個，由于各的處理速度不同，所以需要進行時間上的協(xié)調(diào)，所采用的協(xié)調(diào)方式稱為總線的定時方式或者通信方式。一次總線操作的全過程：4個階段申請分配階段：主模塊申請總線，控制器總線判優(yōu)、分配總線控制權(quán)；尋址階段：主模塊獲得總線控制權(quán)，通

12、過總線向從模塊發(fā)地址，發(fā)讀/寫命令，啟動從模塊工作；傳送階段：主從模塊間通過總線進行，交換方向由主模塊發(fā)出的讀/寫命令決定；結(jié)束階段：主模塊撤除發(fā)在總線上的信號，讓出總線使用權(quán)?？偩€通信方式（續(xù)）總線周期的概念：一次完整的總線傳送操作所需時間稱為總線周期?？偩€周期的基本類型:內(nèi)存讀 、內(nèi)存寫、外設(shè)讀、外設(shè)寫正?？偩€周期：由一次地址傳送時間和一次數(shù)據(jù)傳送時間組成 。BURST（猝發(fā)）總線周期：由一次地址傳送時間和多次數(shù)據(jù)傳送時間組成?？偩€的等待狀態(tài)：在正?？偩€周期中，若由于被讀寫的部件速度慢，一次數(shù)據(jù)時間內(nèi)不能完成讀寫操作，就要增加一個或多個數(shù)據(jù)時間，增加的數(shù)據(jù)時間被稱為總線的等待狀態(tài)?？偩€通信

13、方式（續(xù)）總線上數(shù)據(jù)的讀/寫方向是相對模塊而言。讀：由從模塊發(fā)送，主模塊接收。即從主模塊的角度看是讀入（接收）；寫：由主模塊發(fā)送，從模塊接收。即從主模塊的角度看是方寫（發(fā)送）例如：主存讀（寫）通常指 CPU 作為主模塊讀（寫）主存，或者，I/O 接作為主模塊讀（寫）主存。外設(shè)讀（寫）通常指 CPU 作為主模塊對 I/O 設(shè)備進行讀（寫）?？诳偩€通信方式（續(xù)）常用總線通信方式：4種。同步通信異步通信半通同步通信分離式通信同步通信通信雙方使用的時鐘信號來控制數(shù)據(jù)的傳送過程。時間分配：一個總線周期中分配的時鐘個數(shù)是固定的，每個時鐘的用途對于任一模塊都是一樣的，不管模塊的操作速度是否一致，所有總線周期

14、的時間是一致的（設(shè)計時必須按最慢的模塊、最長的距離來安排公共時鐘周期時間）。特點：控制簡單；當(dāng)系統(tǒng)中各速度差異較大時，嚴重影響總線工作效率；靈活性差；適合于短距離、各部件速度較接近的場合。同步通信（續(xù)）同步通信過程舉例 1：假設(shè)一個總線周期由4個時鐘周期組成。總線讀周期： （數(shù)據(jù)輸入）T1：主模塊通過總線向從模塊發(fā)送地址； T2：主模塊通過總線向從模塊發(fā)送讀令； T3：從模塊通過總線向主模塊發(fā)送數(shù)據(jù)； T4：主模塊撤消讀令、地址。同步通信（續(xù)）總線讀周期時序：T1高時鐘低1 (高)地址0 (低)讀令數(shù)據(jù)T1：主模塊發(fā)送地址，地址總線上信號變有效；同步通信（續(xù)）總線讀周期時序：總線讀周期T1T2

15、T3高時鐘低1 (高)地址0 (低)讀令低有效1 (高)數(shù)據(jù)0 (低)T2：主模塊發(fā)讀令，控制線上讀令有效，啟動從模塊讀； T3：從模塊發(fā)送數(shù)據(jù)，數(shù)據(jù)總線上信號變有效；同步通信（續(xù)）總線讀周期時序：總線讀周期高T1T2T3T4T5時鐘低1 (高)地址0 (低)低有效讀令1 (高)數(shù)據(jù)0 (低)T4：主模塊撤消讀令、從模塊撤消數(shù)據(jù)；T5： T5前沿到來，讀周期結(jié)束，主模塊撤消地址。同步通信（續(xù)）同步通信過程舉例 2：假設(shè)一個總線周期由4個時鐘周期組成?？偩€寫周期： （數(shù)據(jù)輸出）T1：主模塊通過總線向從模塊發(fā)送地址；T1.5：主模塊通過總線向從模塊發(fā)送數(shù)據(jù)；T2： T3： T4：主模塊通過總線向從

16、模塊發(fā)寫令；等待從模塊接收數(shù)據(jù)；主模塊撤消總線上的寫令、地址和數(shù)據(jù)。同步通信（續(xù)）總線寫周期時序：T1高時鐘低1 (高)地址0 (低)寫令1 (高)數(shù)據(jù)0 (低)T1：主模塊發(fā)地址，地址總線上信號變有效； T1.5：主模塊發(fā)數(shù)據(jù)，數(shù)據(jù)總線上信號變有效；同步通信（續(xù)）總線寫周期時序：總線寫周期T1T2T3高時鐘低1 (高)地址0 (低)寫令低有效1 (高)數(shù)據(jù)0 (低)T2：主模塊發(fā)寫令，控制總線上信號有效； T3：等待從模塊接收數(shù)據(jù)，總線上信號保持；同步通信（續(xù)）總線寫周期時序：總線寫周期T1T2T3T4T5高時鐘低1 (高)地址0 (低)低有效寫令1(高)數(shù)據(jù)0 (低)T4：T4前沿到來，主

17、模塊撤消總線上的寫令和數(shù)據(jù)； T5：T5前沿到來，主模塊撤消地址，寫周期結(jié)束。同步通信（續(xù)）同步通信性能舉例 ：假設(shè)總線的時鐘頻率為100MHz，總線周期為4個時鐘周期，總線寬度為32位，試求總線的數(shù)據(jù)傳輸率。若想提高一倍數(shù)據(jù)傳輸率，可采用什么措施？解：總線時鐘周期 =1/100MHz =0.01s總線周期 =0.01s4 =0.04s總線寬度 =32位/8 =4B總線的數(shù)據(jù)傳輸率 =總線寬度/總線周期=4B/0.04s =100MB/s（100MBps）同步通信（續(xù)）欲將數(shù)據(jù)傳輸率提高一倍，有三個方案：總線寬度擴大一倍，改為 64位（8B）；總線的時鐘頻率提高一倍，改為200MHz；總線周期

18、縮短一半，改為2個時鐘周期。結(jié)論：在同步通信的總線系統(tǒng)中，總線周期越短，總線寬度越寬，總線數(shù)據(jù)傳輸率越高。異步通信異步通信是和同步通信完全對立的通信方式，通信雙的時鐘標準來控制數(shù)據(jù)的傳送過程，各各自所需的實際時間使用總線。可按時間配合：主/從間采用應(yīng)答（握手）方式建立聯(lián)系，此，主/從模塊間要增加兩條應(yīng)答信號線。特點：總線周期的長短可隨主/從模塊的實際工作時間變化，而當(dāng)系統(tǒng)中各速度差異較大時，總線工作效率比同步通信高得多，但控制復(fù)雜，比同步通信難實現(xiàn)。因因異步通信（續(xù)）異步通信根據(jù)應(yīng)答信號配合的完善程度，分為三類：不互鎖方式半互鎖方式全互鎖方式異步通信不互鎖方式不互鎖是一種不完善的應(yīng)答方式，其通

19、信過程如下：主模塊向從模塊發(fā)出請求信號，不等待從模塊的答信號，經(jīng)過一段時間后，默認從模塊已收到請求信號，并自動撤消請求信號。從模塊在接到請求信號后，在條件允許時向主模塊發(fā)出回答信號，但不要求主模塊在接收到答信號后發(fā)出確認信號，而是經(jīng)過一段時間后，自動撤消答信號。問題：應(yīng)答過程實際上是單方面的，彼此之間并無相互制約機制，因此可靠性差?；鼗鼗禺惒酵ㄐ虐牖ユi方式在應(yīng)答關(guān)系的完善性上進了一步。通信過程如下：主模塊發(fā)出請求信號，然后等待，直到接收到從模塊的答信號后才撤消請求信號。從模塊發(fā)送回答信號的過程還和不互鎖方式一樣，稱為半互鎖方式。此這種方式下交換雙方之間的相互制約機制還不完善，但與不互鎖方式相比

20、可靠性有所提高。因回異步通信全互鎖方式一種最完善的應(yīng)答方式。其通信過程如下：主模塊向從模塊發(fā)出請求信號后，一直等到接收到從模塊的答信號后才撤消請求。從模塊向主模塊發(fā)出答信號后，一直等到請求信號撤消后，才撤消答。這種方式的可靠性最高！回回回異步通信三種互鎖方式比較三種方式的時序：請求：不互鎖方式回答：請求：半互鎖方式回答：請求：全互鎖方式回答：t0t1t3t2異步通信（續(xù)）異步通信過程舉例：異步全互鎖讀操作時序地址讀令數(shù)據(jù)主同步從同步0） 初始所有信號全部無效；設(shè) CPU 為主模塊，主存為從模塊，“主同步” 是 CPU 向主存發(fā)的訪存請求信號，“從同步”是主存向 CPU 發(fā)的響應(yīng)回答信號。異步通

21、信（續(xù)）異步通信過程舉例：異步全互鎖讀操作時序總線讀周期1 (高)地址0 (低)高有效讀令1 (高)數(shù)據(jù)0 (低)高有效主同步從同步高有效1） CPU向主存發(fā)送地址、讀令、主同步，主存發(fā)從同步響應(yīng)，并發(fā)送數(shù)據(jù)；異步通信（續(xù)）異步通信過程舉例：異步全互鎖讀操作時序總線讀周期1 (高)地址0 (低)高 有效讀令1 (高)數(shù)據(jù)0 (低)高有效主同步從同步高有效2） CPU接到從同步后，讀數(shù)據(jù)，并撤消主同步；然后MM撤消從同步、數(shù)據(jù)；最后CPU撤消地址和讀令。半同步通信同步通信和異步通信結(jié)合的方式。以同步通信為基礎(chǔ)，設(shè)立系統(tǒng)時鐘對總線操作進行控制。正?？偩€周期滿足大多數(shù)需要的速度要求。對于少數(shù)特別慢速

22、的，可根據(jù)若干個等待時鐘，以使總線周期得到延長。需增加一條“等待”狀態(tài)信號線（-WAIT），以控制是否進入“等待時鐘周期”。保留了同步通信控制簡單的優(yōu)點，又吸收了異步通信時間分配靈活的優(yōu)點，實用性很強。但工作效率仍無異步通信高。適用于工作速度不高，單系統(tǒng)。速度差異較大的簡半同步通信半同步通信過程舉例：讀周期時序時鐘地址0 (低)讀令低有效數(shù)據(jù)等待低有效T1：主模塊發(fā)地址；T2：主模塊發(fā)讀令；Tw1：等待信號有效，進入等待周期，等待從模塊讀出數(shù)據(jù)；低總線讀周期高T1T2Tw11 (高)半同步通信半同步通信過程舉例：讀周期時序總線讀周期T1T2Tw1T3T4高時鐘低1 (高)地址0 (低)低有效讀

23、令1 (高)數(shù)據(jù)等待低有效T3：結(jié)束等待，從模塊發(fā)送數(shù)據(jù)，主模塊從總線取數(shù)據(jù)； T4：主模塊撤消讀令，從模塊撤消數(shù)據(jù)；T5：讀周期結(jié)束。分離式通信常規(guī)總線周期操作步驟：三步主模塊使用總線：發(fā)地址、命令、數(shù)據(jù)（寫）等；從模塊按主模塊令進行操作準備；從模塊使用總線：發(fā)數(shù)據(jù)（讀）、接收數(shù)據(jù)（寫）等。其中，第二步期間，總線空閑，時間浪費！分離式通信（續(xù)）分離式通信第一個子周期：將一個總線周期分為兩個子周期主模塊A獲得總線使用權(quán)，通過總線向從模塊B發(fā)送地址、命令、數(shù)據(jù)（寫）等信息，并把自己的地址也發(fā)過去。一旦B接收，A立即總線。B接到A的信息后，進行傳送準備工作（不占用總線）直到完成。第二個子周期B在準

24、備工作完成后申請總線，當(dāng)獲得總線使用權(quán)后，通過總線向A發(fā)送地址、數(shù)據(jù)（讀）以及自己的地址，然后總線。本章第1次作業(yè)（總第6次作業(yè)）5.9目錄第五章 總線與輸入輸出系統(tǒng)5.1總線的分類5.2 總線管理和控制5.65.7總線結(jié)構(gòu)和標準輸入輸出系統(tǒng)I/O設(shè)備 I/O接口I/O數(shù)據(jù)傳送控制方式總線結(jié)構(gòu)總線結(jié)構(gòu)通?？梢苑譃閱慰偩€結(jié)構(gòu)和多總線結(jié)構(gòu)兩種。單總線結(jié)構(gòu)系統(tǒng)中使用唯一的一條總線（包括數(shù)據(jù)總線，地址總線，控制總線）連接所有的和設(shè)備。早期的小型機、微型機常采用這種結(jié)構(gòu)。優(yōu)點：結(jié)構(gòu)簡單，成本低廉，便于擴充。缺點：各只能分時使用總線，運行效率低。單總線輸出設(shè)備輸入設(shè)備主

25、存CPU總線結(jié)構(gòu)（續(xù)）多總線結(jié)構(gòu)系統(tǒng)中含有兩條以上的總線。雙總線結(jié)構(gòu)以CPU為中心的雙總線結(jié)構(gòu)：I/O總線總線特點：CPU與主存間可快速交換信息，但I/O設(shè)備與主存不能直接交換信息。I/OnI/O2I/O1MMCPU總線結(jié)構(gòu)（續(xù)）以器為中心的雙總線結(jié)構(gòu)：系統(tǒng)總線總線特點： CPU與主存間既有快速通道，I/O設(shè)備又可直接和主存交換信息，但CPU與I/O不能同時訪存。I/OnI/O2I/O1主存CPU總線結(jié)構(gòu)（續(xù)）三總線結(jié)構(gòu)在以CPU為中心的雙總線結(jié)構(gòu)基礎(chǔ)上增加一條DMA總線，一種三總線結(jié)構(gòu)：I/O總線總線DMA總線特點：向CPU訪存提供快速通路。高速I/O主存I/OnI/O0CPU總線結(jié)構(gòu)（續(xù)）

26、總線結(jié)構(gòu)對系統(tǒng)性能的影響B(tài)US系統(tǒng)中總線條數(shù)越少，越強調(diào)分時使用總線，工作效率越受影響，結(jié)構(gòu)越簡單，成低。系統(tǒng)中總線條 數(shù)越多，系統(tǒng) 并行性越好， 工作效率越高，結(jié)構(gòu)越復(fù)雜， 造價越高。總線標準為了使不同廠家生產(chǎn)的各類模塊化產(chǎn)品具有較好的兼容性和互換性，計算機行業(yè)制定了總線標準?？偩€特性機械特性指總線在機械連接方式上的一些特性，通常包括總線連接插座和插頭所使用的標準。電器特性指總線的每一根傳輸線上信號的傳遞方向和有效電平范等。功能特性功能特性是指總線上所傳信號的功能。系統(tǒng)總線從功能上又可以分為地址總線、數(shù)據(jù)總線和控制總線。圍總線標準（續(xù)）時間特性指總線中任一根線上的信號在什么時間有效。時間特性

27、一般用信號的時序關(guān)系來說明。地址總線的寬度表示出系統(tǒng)總線的尋址范圍數(shù)據(jù)總線的寬度表示出系統(tǒng)總線能同時傳送的數(shù)據(jù)位數(shù)控制信號的類型決定系統(tǒng)所支持的控制方式及通信方式圖總線標準（續(xù)）總線性能指標總線寬度指數(shù)據(jù)總線的位（根）數(shù)，以位（bit）為總線工作頻率。的時鐘信號頻率，以MHz指用于協(xié)調(diào)總線上為?？偩€帶寬指時間內(nèi)在總線上可以傳輸?shù)臄?shù)據(jù)量，常用每秒兆字節(jié) MB/s（MBps）?？偩€帶寬=總線工作頻率 總線寬度(字節(jié)數(shù))。控制方式指采用集中式控制還是分散式控制方式。總線標準（續(xù)）通信方式指采用同步還是異步通信方式。信號線數(shù)指總線中各類信號線的的總根數(shù)。采用總線復(fù)用可以減少信號線數(shù)，提高總線的利用率。

28、負載能力通常以可擴增電路板的數(shù)量來描述。擴展能力通常指總線寬度是否具有可擴展性?？偩€標準舉例ISA總線標準舉例目前流行的總線標準有：ISA總線、EISA總線、VESA總線、PCI總線等。ISA總線（ Industrial Standard Architecture ）也稱為AT總線， 1984年由IBM公司推出。主要指標：數(shù)據(jù)總線16位，地址總線24位，總線時鐘頻率8.33MHz，最大傳輸率16.7MB/s。適合連接低速 I/O設(shè)備。總線標準舉例ISA（續(xù)）ISA總線擴展槽形狀I(lǐng)SA總線信號總線標準舉例ISA（續(xù)）16位數(shù)據(jù)器讀寫時序總線標準舉例ISA（續(xù)）I/O讀時序I/O寫時序總線標準舉例

29、EISAEISA總線（ ExtendedISA）paq等公司開發(fā)。由 ISA總線擴展而來，年由與ISA完全兼容。用來與 IBM公司當(dāng)時的 MCA（微通道）總線抗衡。主要指標：數(shù)據(jù)總線 32位，地址總線 32位，總線時鐘頻率 8.33MHz，最大傳輸率 33.3MB/s，具有即插即用功能。總線標準舉例PCIPCI總線（ Peripheral Componenterconnect ）1992年由el公司提供。重新設(shè)計了傳統(tǒng)的 PC總線（ISA、EISA），用“橋”的辦法在 CPU系統(tǒng)總線與 I/O 總了另一條總線，即 PCI總線，稱為“夾層總線” 。主要指標：數(shù)據(jù)總線32位（時鐘頻率33MHz），

30、可擴展為64位（時鐘頻率66MHz ）；地址總線32位。適合連接高速I/O設(shè)備。線間總線標準舉例PCI（續(xù)）PCI總線信號總線標準舉例PCI（續(xù)）PCI的基本讀操作時序總線結(jié)構(gòu)舉例總線結(jié)構(gòu)舉例傳統(tǒng)微型機的雙總線結(jié)構(gòu)總線結(jié)構(gòu)舉例（續(xù)）現(xiàn)代微型機的三總線結(jié)構(gòu)總線結(jié)構(gòu)舉例（續(xù)）Pentium II 總線結(jié)構(gòu)總線結(jié)構(gòu)舉例（續(xù)）現(xiàn)代i7總線結(jié)構(gòu)總線結(jié)構(gòu)舉例（續(xù)）高速系統(tǒng)總線結(jié)構(gòu)d.總線結(jié)構(gòu)舉例（續(xù)）高速系統(tǒng)總線結(jié)構(gòu)http:/hts.目錄第五章 總線與輸入輸出系統(tǒng)5.1總線的分類5.2 總線管理和控制5.65.7總線結(jié)構(gòu)和標準輸入輸出系統(tǒng)I/O設(shè)備 I/O接口I/O數(shù)據(jù)傳送控制方式輸入

31、輸出系統(tǒng)所謂輸入輸出系統(tǒng)就是計算機系統(tǒng)中完成輸入/輸出功能的子系統(tǒng)，簡稱 I/O系統(tǒng)。輸入輸出系統(tǒng)的組成由I/O硬件和I/OI/O 硬件由計算機系統(tǒng)中所有 I/O設(shè)備及其接 I/O系統(tǒng)的基礎(chǔ)。I/O通常指用 I/O指令編制的、對 I/O接兩部分聯(lián)合組成。電路組成，是及設(shè)備進行管理的程序，常稱為 I/O驅(qū)動程序。只有在 I/O驅(qū)動和程序的作用下，I/O 硬件才能發(fā)揮相應(yīng)的作用?？诳谳斎胼敵鱿到y(tǒng)（續(xù)）I/O編址方式CPUI/O設(shè)備是通過給每臺 I/O設(shè)備分配特定的編號來識別的，稱為 I/O地址。常用的 編址方式有兩種：I/O與內(nèi)存編址I/O地址采用與主存單元地址完全一樣的格式，這樣I/O設(shè)備就和主

32、存占用了同一個地址空間，稱為“總線空間”。此時CPU可像I/O設(shè)備，不主存一樣需要安排專門的I/O指令。I/O獨立編址為 I/O設(shè)備專門安排一套完全不同存地址格式的地址編碼，稱為設(shè)備碼（號）。此時 I/O地址空間與主存地址空間是兩個獨立的空間，CPU需要通過專門的 I/OI/O地址空間。指令來輸入輸出系統(tǒng)（續(xù)）I/O指令機器指令系統(tǒng)中完成 I/O操作的一類指令，它有一般指令的基本特征，又有其特殊性。通常指令系統(tǒng)中對I/O指令的安排采用兩種方式：隱式I/O指令在 I/O設(shè)備與主存編址的機器中，所有具有訪存功I/O，此不設(shè)置專門的 I/O指令，能的指令都可以即在指令系覽表里查不到明顯 有 I/O功

33、能的指令，稱為 I/O隱指令。顯式I/O指令在 I/O獨立編址的機器中，需要專門設(shè)置I/O指令，只有通過 I/O指令才能對 I/O設(shè)備進行操作。例如 ：IN、 OUT指令等。具因具輸入輸出系統(tǒng)（續(xù)）I/O尋址過程由 I/O指令給出要的 I/O地址，通過地址總線發(fā)往I/O接，接中的設(shè)備選擇電路進行識別，若地址符合即選中，CPU可對所選 I/O進行讀/寫等操作?？诳谀夸浀谖逭?總線與輸入輸出系統(tǒng)5.1總線的分類5.2 總線管理和控制5.65.7總線結(jié)構(gòu)和標準輸入輸出系統(tǒng)I/O設(shè)備 I/O接口I/O數(shù)據(jù)傳送控制方式I/O設(shè)備除主機之外的大部分硬件設(shè)備都可以稱作為 I/O設(shè)備或外部設(shè)

34、備、設(shè)備，簡稱外設(shè)。外設(shè)的基本組成設(shè)備控制器用來控制設(shè)備的具體動作，由電子線路實現(xiàn)。設(shè)備的物理結(jié)構(gòu)大多由機、電、光、磁等原理實現(xiàn)，與主機的結(jié)構(gòu)原理（電子的）差距較大。I/O接口主機設(shè)備設(shè)備物理外部控制器結(jié)構(gòu)部分設(shè)備I/O設(shè)備（續(xù)）外設(shè)的分類I/O設(shè)備大致可分為三類：人機交互設(shè)備用來實現(xiàn)操作者與計算機之間交流信息的設(shè)備。例如：鍵盤、鼠標、信息駐留設(shè)備、顯示器等。用來保存計算機中大批有用信息的設(shè)備。例如：磁盤、磁帶、光盤等。機機通信設(shè)備用來實現(xiàn)計算機系統(tǒng)間通信的設(shè)備。例如：調(diào)制解調(diào)器（Modem）、D/A、A/D轉(zhuǎn)換設(shè)備等。輸入設(shè)備鍵盤輸入設(shè)備完成輸入程序、數(shù)據(jù)和操作命令等功能。常見的有：鍵盤、鼠

35、標、光筆、鍵盤機等。通用計算機必須配備的輸入設(shè)備，用于向主機內(nèi)敲入字符、功能命令、漢字等符號。鍵盤結(jié)構(gòu)主要分為三部分：盤面鍵盤盤面主要由面板和字母鍵、數(shù)字鍵、編輯鍵、光標控制鍵、數(shù)字小鍵盤和狀態(tài)燈等部分組成。輸入設(shè)備鍵盤（續(xù)）鍵開關(guān)鍵開關(guān)為鍵盤的主要輸入元件，它可把按鍵動作轉(zhuǎn)變?yōu)橄鄳?yīng)的電信號。同一個鍵盤上的所有鍵開關(guān)都采用同一類型的結(jié)構(gòu)。常見的有：有觸點式和無觸點式。鍵抖動！機械式(有觸點)電容式（非機械，無觸點）輸入設(shè)備鍵盤（續(xù)）結(jié)構(gòu)矩陣排列電路板上按 nm 的矩陣排列，通常，鍵開關(guān)在行、列交叉點上放置鍵開關(guān)。鍵盤矩陣示意如下：+5V10K鍵0行1行.n-1行m-1列1列0列并行接口并行接口

36、鍵盤輸入設(shè)備鍵盤（續(xù)）掃描方式 無編碼鍵盤通過對鍵盤定期掃描來檢查有無按鍵，并由程序查表產(chǎn)生編碼。掃描過程：+5V10K鍵0行101行1101.n-1行10列1列2列m-1列11并行0接口1并行接口鍵盤.輸入設(shè)備鍵盤（續(xù)） 編碼鍵盤由硬件確認被按下的鍵并自動產(chǎn)生相應(yīng)編碼。編碼鍵盤原理如下：圖編碼鍵盤掃描過程：六位計數(shù)器ROM/CS100地址譯碼輸入時鐘發(fā)生器1延遲單穩(wěn)中斷觸發(fā)器列譯3:80 0行譯碼器 3:888鍵盤矩陣/RDCPU輸出設(shè)備顯示器輸出設(shè)備完成機內(nèi)信息轉(zhuǎn)換為自然信息并輸出等功能。常見的有：顯示器、顯示設(shè)備、漢字處理設(shè)備等。以可見光的形式處理和輸出信息。應(yīng)用最廣泛，是每一臺通用計算

37、機必備的常規(guī)外設(shè)。由于光信息后不留痕跡，無法保存，此顯示器被稱為“軟拷貝”輸出設(shè)備。因輸出設(shè)備顯示器（續(xù)）分類按顯示器件分：陰極射線管（CRT）顯示器液晶顯示器（LCD）等離子顯示器（PDP）按顯示內(nèi)容分：字符顯示器圖形顯示器圖像顯示器按顯示功能分：普通顯示器顯示終端CRT顯示器分類按掃描方式分光柵掃描隨機掃描按分辨率分高分辨率低分辨率CRT顯示器（續(xù)）陰極射線管（CRT）的結(jié)構(gòu)陽極帽(高壓)偏轉(zhuǎn)線圈陽極陰極顯示屏柵極熒光屏聚焦極燈絲電子槍石墨層CRT顯示器（續(xù)）陰極射線管（CRT）顯示過程陽極帽(高壓)加速級偏轉(zhuǎn)線圈陰極顯示屏柵極燈絲熒光屏聚焦極電子槍石墨層CRT顯示器（續(xù)）技術(shù)指標分辨率顯

38、示器所能表示的像素個數(shù)。像素顯示的亮點，亮點越密，分辨率越高，面越清晰。灰度級黑白顯示器：顯示的像素點的亮暗級差。彩色顯示器：顯示的像素點的顏色種類。一般可達64256級。分辨率 = 像素數(shù)/行 X 像素數(shù)/列畫CRT顯示器（續(xù)）掃描方式隨機掃描在熒光屏上按所顯示的圖形或字符的形狀和位置移動，不必掃描全屏幕。特點：圖像清晰，顯示速度快。但偏轉(zhuǎn)系統(tǒng)與電視標準不一致，驅(qū)動系統(tǒng)復(fù)雜，價格較貴。當(dāng)顯示復(fù)雜圖形時，有閃爍感。光柵掃描周期性地掃描全屏，通過需顯示的信息位置時，點亮像素點，不需顯示的地方消隱。 特點：電視所用的掃描方法，技術(shù)成熟，易配套、維修，目前CRT普遍采用。但顯示質(zhì)量不夠高（曲線不夠光

39、滑）。CRT顯示器（續(xù)）光柵掃描逐行掃描012345624CRT顯示器（續(xù)）光柵掃描隔行掃描012345624CRT顯示器（續(xù)）光柵掃描的技術(shù)支持刷新為了使人眼能夠看到穩(wěn)定的像，必須在屏幕上的圖像前周期性地對屏幕重復(fù)進行掃描。一般刷新頻率要大于30Hz，人眼才不會感到閃爍。刷新器把瞬時變化的圖像信號保存在一個器中，稱為“器”（VRAM）。刷新器”或“VRAM的容量由圖像分辨率和灰度級決定。圖CRT字符顯示器一種最簡單的顯示設(shè)備，通常由監(jiān)視器（CRT）和顯示控制器（CRTC）兩部分組成。結(jié)構(gòu)框如下：設(shè)備控制器主機顯示器字符發(fā)生器ROM信號接口電路VRAMCRT顯示定時控制鍵盤設(shè)備物理結(jié)構(gòu)圖CRT

40、字符顯示器（續(xù)）字符顯示原理點陣法顯示字符,用M (列)N (行)點陣組成一個字符。字符窗口CRT字符顯示器（續(xù)）顯示器（VRAM）存放一屏字符的ASCII碼信息，最小容量等于一屏字符個數(shù)。每個單元的地址與屏幕上字符窗的位置一一對應(yīng) 。VRAM地址 = 字符所在行號 一行字符數(shù) + 列號表示VRAM的地址由兩部分組成：地址：字符在屏幕中的行號；低位地址：字符在屏幕中的列號。字符發(fā)生器（ROM）把字符點陣用二進制編碼矩陣表示，存入ROM中。顯示時根據(jù)字符的ASCII碼將點陣信息從ROM中讀出。字符發(fā)生器的地址由兩部分組成：地址：VRAM單元讀出的字符ASCII碼；低位地址（光柵地址）：字符點陣的行號?？贑RT字符顯示器（續(xù)）ASCII 代碼(41H)指向這個字形的首址點時鐘光柵地址RA3 -RA00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0D7D0 字形碼D08ASCII碼10H28H44H82H82H FEH 82H82H82H(來自VRAM)4RA3 - RA0（來自光柵地址計數(shù)器輸出）D7CRT字符發(fā)生器的