p阱CMOS芯片制作工藝設計摻雜工藝參數(shù)計算

1、 /27p阱CMOS芯片制作工藝設計目錄TOC o 1-5 h z一設計參數(shù)要求2二設計內容31：PMOS管的器件特性參數(shù)設計計算。32：NMOS管參數(shù)設計與計算。43：p阱CMOS芯片制作的工藝實施方案；5工藝流程64光刻工藝及流程圖（典型接觸式曝光工藝流程為例）125：摻雜工藝參數(shù)計算；14P阱參雜工藝計算14PMOS參雜工藝計算15NMOS參雜工藝計算16三：工藝實施方案17四、參考資料24五：心得體會25一設計參數(shù)要求1.特性指標要求：n溝多晶硅柵MOSFET：閾值電壓VTn=0.5V,漏極飽和電流IDsat21mA,漏源飽和電壓VDsatW3V,漏源擊穿電壓BVDS=35V,柵源擊穿

2、電壓BVGS225V,跨導gm22mS,截止頻率fmax23GHz（遷移率n=600cm2/Vs）p溝多晶硅柵MOSFET：閾值電壓VTp=-1V,漏極 /27飽和電流IDsat21mA,漏源飽和電壓VDsatW3V,漏源擊穿電壓BVDS=35V,柵源擊穿電壓BVGS=225V,跨導gm20.5mS,截止頻率fmax21GHz（遷移率卩p=220cm2/Vs）2.結構參數(shù)參考值：N型硅襯底的電阻率為20n.cm；墊氧化層厚度約為600A;氮化硅膜厚約為1000A;P阱摻雜后的方塊電阻為3300q/，結深為56叩；NMOS管的源、漏區(qū)磷摻雜后的方塊電阻為25q/口，結深為0.30.5叩；PMOS

3、管的源、漏區(qū)硼摻雜后的方塊電阻為25q/口，結深為0.30.5叩；場氧化層厚度為1呻；柵氧化層厚度為500A；多晶硅柵厚度為40005000A。二.設計內容1：PMOS管的器件特性參數(shù)設計計算.由得|A,_則再由|，式中(VGS-VT)2VDS(sat),得_|又I，得|_2SJ閾值電壓_IIKI取發(fā)現(xiàn)當I時I符合要求,又I得-II2：NMOS管參數(shù)設計與計算。因為，其中，_6Xxh,所以|飽和電流:式中（VGS-VT）2VDS(sat),|-IDsat21mA故可得寬長比:可得寬長比:取nmos襯底濃度為|查出功函數(shù)差與摻雜濃度的關系可知：|取K發(fā)現(xiàn)當|時；|K|符合要求又|可知|故取wiH

4、3：p阱CMOS芯片制作的工藝實施方案；工藝流程1:襯底制備。由于NMOS管是直接在襯底上形成，所以為防止表面反型，摻雜濃度一般髙于閾值電壓所要求的濃度值，其后還要通過硼離子注入來調節(jié)oCMOS器件對界面電荷特別敏感，襯底與二氧化硅的界面態(tài)應盡可能低，因此選擇晶向為100的卩型硅做襯底，電阻率約為20QCM2：初始氧化。為阱區(qū)的選擇性刻蝕和隨后的阱區(qū)深度注入做工藝準備。阱區(qū)掩蔽氧化介質層的厚度取決于注入和退火的掩蔽需要。這是P阱硅柵CMOS集成電路的制造工藝流程序列的第一次氧化。S102襯底NS3：阱區(qū)光刻。是該款P阱硅柵CMOS集成電路制造工藝流程序列的第一次光刻。若采用典型的常規(guī)濕法光刻工

5、藝，應該包括：涂膠，前烘，壓板，曝光，顯影，定影，堅膜,腐蝕。去膠等諸工序。阱區(qū)光刻的工藝要求是刻出P阱區(qū)注入?yún)㈦s，完成P型阱區(qū)注入的窗口58N-Si1+j4：P阱注入。是該P阱硅柵COMS集成電路制造工藝流程序列中的第一次注入?yún)㈦s。P阱注入工藝環(huán)節(jié)的工藝要求是形成P阱區(qū)。p-iwiiN-sub15：剝離阱區(qū)氧化層。6：熱生長二氧化硅緩沖層。消除Si-Si3N4界面間的應力，第二次氧化。7：LPCVD制備Si3N4介質。Nsub8：有源區(qū)光刻：即第二次光刻P-119：N溝MOS管場區(qū)光刻。10：N溝MOS管場區(qū)P+注入。第二次注入。N溝MOS管場區(qū)P+的注入首要目的是增強阱區(qū)上沿位置處的隔離效

6、果。同時，場區(qū)注入還具有以下附加作用：A場區(qū)的重摻雜注入客觀上阻斷了場區(qū)寄生mos管的工作B重摻雜場區(qū)是橫向寄生期間失效而一直了閂鎖效應：C場區(qū)重摻雜將是局部的阱區(qū)電極接觸表面的金一半接觸特性有所改善。11：局部氧化第三次氧化，生長場區(qū)氧化層12：剝離Si3N4層及SiO2緩沖層。勺13：熱氧化生長柵氧化層。14：P溝MOS管溝道區(qū)光刻。15：P溝MOS管溝道區(qū)注入 /27N-Si16：生長多晶硅。17：刻蝕多晶硅柵瘞晶硅,18：涂覆光刻膠。19：刻蝕P溝MOS管區(qū)域的膠膜。20：注入?yún)㈦sP溝MOS管區(qū)域。B+-r1F!F1|1N-S.L-21：涂覆光刻膠。22：刻蝕N溝M0S管區(qū)域的膠膜23

7、：注入?yún)㈦sN溝MOS管區(qū)域24：生長磷硅玻璃PSG。Aa-1N-Si-25：引線孔光刻F沁26：真空蒸鋁。27：鋁電極反刻AU-PSG-P阱硅柵CMOS反相器單元的管芯制造工藝流程4光刻工藝及流程圖（典型接觸式曝光工藝流程為例）氧化生長（打底濮）曝光増光氧化層刻蝕P阱注入形成P阱氮化硅的刻蝕(7)場氧的生長去除氮化硅柵氧的生長生長多晶硅(11)刻蝕多晶硅(12)N+離子注入(19P+離子注入(生長磷化硅玻璃PSG(15)光刻接觸孔刻鋁鈍化保護層淀積5：摻雜工藝參數(shù)計算;P阱參雜工藝計算由襯底電阻由P阱的方塊電阻亡二畀f二可計算出B注入的補償雜質劑量匕=率20Qcm查表得二二：oP阱結深5um則

8、補償雜質濃度；上=1詁二；：-：。與Q比較可以忽略，故，注入劑量為一=ss二-空7。取注入能量E=45KeV則查圖表得Rp=汗：:離子注入后采用快速熱退火使雜質充分活化和晶格損傷降至最低。最后在T=1200下進行有限表面源擴散達到結深要求。當T=1200時尊=E，；：，廠:。此時所需要的時間為124min4Z?sln(CB/CB根據(jù)最小掩蔽膜公式對于CMOS器件：T=1200C時n二了.二可以解出最小氧化膜厚度應為:=2S-:=3.：o對于實際器件，掩蔽膜厚度應為”的1.52倍。故，氧化膜厚度可取1.24umoPMOS參雜工藝計算PMOS管的源、漏區(qū)硼摻雜后的方塊電阻為25。/口，則可解得注入

9、的補償雜質劑量為Qs=二一二Egfl二襯底參雜濃度為二二：計算的二二y二；:它的值可以忽略。取注入能量為二二則查圖表得r.=及_m.一二m：可計算出結深心=J?_+（2屛一判$厶衛(wèi)二0.45呻。隨后在pLW応,為丿tT=950C條件下采用熱退火處理12min使其結深達到要求，雜質濃度分布均勻。在此條件下，可由最小掩蔽膜厚度公式珀訊=嗎14返厶甩E聽7（1-/缶）計算所需多晶硅膜厚度。當掩蔽效率達到99.999%時，查圖表得出集體參數(shù)，計算的最小多晶硅膜厚度為=3194入，：4000入。NMOS參雜工藝計算NMOS管的源、漏區(qū)硼摻雜后的方塊電阻為25。/口，則可解得注入的補償雜質劑量為4=Jfo

10、P阱的電阻率P二m二、-二注二二；z:.二二二遲二、=。查表知二二汀f十。計算得亠二匸乂二】于；:-，它的值可以忽略。取注入能量為三二則查圖表得R.=2.1732.：及_p一二IE：?？捎嬎愠鼋Y深X.=R+（2尿（一判A衛(wèi)=0.402pm。隨后在pLW応,為丿tT=950C條件下采用熱退火處理12min使其結深達到要求，雜質濃度分布均勻。在此條件下，可由最小掩蔽膜厚度公式珀訊=嗎14返厶甩E聽7（1-/缶）計算所需多晶硅膜厚度。當掩蔽效率達到99.999%時，查圖表得出集體參數(shù)，計算的最小多晶硅膜厚度為亍二3494入討入。三：工藝實施方案工藝工藝工藝設計目工藝工藝條件步驟名稱目的標結構參數(shù)方法

11、1襯底制備襯底制備電阻率20Qcm晶向1002一次為形厚度干氧均在12001氧化成P1.24一濕下。干氧15min外延阱提小氧一濕氧135min供掩干氧干氧15min蔽膜3一次為硼電子正膠光刻擴散束曝40s提供光窗口4一次注入R=3300離子Q.=S.6粒子形成Q/口注入X1012cm-2注入P阱E=40KeV5一次熱驅結深有限T=1200C擴散入達到P阱深度5pm表面源擴散t二134min6二次氧化作為氮化硅薄膜的緩沖層膜厚600入干氧氧化T=1200Ct=9min7氮化硅薄膜淀積作為光刻有源區(qū)的掩蔽膜膜厚1000ALPCVDT=600C8二次光刻為磷擴散電子束曝正膠40s提供窗口光9場氧利

12、用氮化硅的掩蔽，在沒氮化硅區(qū)域生長氧化層厚度1000濕氧氧化T=1200C水溫95C10三次光刻除去P阱有源區(qū)的氮化硅等電子束曝光正膠11場氧生長氧化層厚度1皿濕氧氧化T=1100Ct=140min12二次離子注入調整閾值電壓表面參雜濃度和結深及方塊電阻注入磷離子13柵極氧化形成柵極氧化層膜厚417入干氧T=1000Ct=22.2min14多晶硅淀積淀積多晶硅層厚度4000入LPCVDT=600Ct=10min15四次光刻形成PMOS多晶電子束曝光正膠硅柵，刻出PMOS有源區(qū)擴散口16三次形成表面結注入劑量為離子PMOS深，方硼離1.136注入有源區(qū)塊電阻子X101&cm-2E=40KeV17

13、五次光刻形成NMOS的多晶硅柵，刻出NMOS有源電子束曝光正膠區(qū)擴散口18四次離子注入形成NMOS有源區(qū)濃度，結深注入磷離子劑量為4.17x1014cm_2E=140KeV19熱退火，二次擴散達到所需結深，均勻分布結深，濃度熱驅入T=950Ct=12min20淀積磷硅玻璃保護LPCVDT=600Ct=10min21六次光刻刻出金屬的接觸孔電子束曝光正膠22蒸鋁，刻鋁淀積鋁硅合金并形成集成電路的互連濺射四、參考資料1、王蔚，田麗，任明遠編著，集成電路制造技術原理與工藝，電子工業(yè)出版社，20102、劉睿強，袁勇，林濤編著集成電路制程設計與工藝仿真，電子工業(yè)出版社，20113、DonaldA.Nea

14、men著，趙毅強等譯半導體器件物理電子工業(yè)出版社4、關旭東，集成電路工藝基礎，北京大學出版社20055、陳貴燦，邵志標，程軍，林長貴編，CMOS集成電路設計，西安:西安交通大學出版社，20006、李乃平主編，微電子器件工藝，華中理工大學出版社，19957、黃漢堯，李乃平編半導體器件工藝原理，上?？茖W技術出版社，19868、夏海良，張安康等編，半導體器件制造工藝，上?？茖W技術出版社，1986五：心得體會順利的完成了此次課程設計報告的內容，已經讓人覺得很吃力，通過本次課程設計的學習，使我對于P阱CMOS芯片工藝設計制作的相關流程得以熟悉，更加扎實的掌握了有關微電子技術方面的知識，設計過程中，我們小

15、組關于公式的選取和參數(shù)的估計，存在很大的爭議，后來經過三個人共同的商議，最終選擇了最優(yōu)的方案，過程中，一遍又一遍翻閱課本，網上查閱資料，深深地覺得自己在課程學習中的知識的欠缺，然后我們通過自己相互之間進行討論，其他小組之間進行相互討論，一遍又一遍的訂正錯誤，才得以使課程設計圓滿完成，一個小小的課程設計，不僅僅考驗人知識的掌握能力，更挑戰(zhàn)團隊合作和共同解決問題的能力，。在今后社會的發(fā)展和學習實踐過程中，也為自己能很快的適應團隊和適應新項目積累寶貴經驗！這是一次簡單的嘗試，總算我們組根據(jù)不同人的分工都能使工作順利進行下去，非常感謝團隊之間其他人的付出我們這次課程設計的內容是P阱CMOS芯片制作工藝

16、設計，提供初始條件，要求我們完成PMOS,NMOS管參數(shù)的設計，還有芯片制作工藝流程簡介，和光刻工藝的深入了解，最后，還要求我們分析離子注入的摻雜系數(shù)，其中，計算比較多，計算的要求必然是對于知識的深入掌握，和對于概念的理解，我們在整個過程中，查閱了現(xiàn)代集成電路制造技術原理與實踐半導體器件，以及老師預留的PPT,終于在合作中將這些問題化解。課程設計作為一門時間性比較強的課程也在我們這次合作中有更多體現(xiàn)，操作性較強，大家需要了解的東西很多，我們也在整個過程中學習了很多解決問題的方法，比如，計算機繪圖軟件，計算軟件，模擬軟件的學習，都是有必要的且有益的，同學之間相互幫助，共同討論問題，也有效的促進同學之間