其他cpld課件第6章的配置與

1、第六章CPLD/FPGA的配置與一、CPLD/FPGA器件的配置二、MAX系列非易失件的配置三、FLEX/ACEX系列FPGA的配置四、ALTERA的編程文件一、 CPLD/FPGA器件的配置 把CPLD/FPGA設計代碼送入的過程（或操作）稱為對CPLD/FPGA器件的配置，也稱為。 經(jīng)過配置的CPLD，就成為具有用戶需要功能的數(shù)字電路或數(shù)字系統(tǒng)。 對CPLD/FPGA進行編程配置的方式有多種。器件編程的分類1、按使用計算機的通訊接口劃分：串口并口（BitBlaster或MasterBlaster）；（ByteBlaster）；（3）USB接口(MasterBlaster或APU)等方式。

2、Altera Programming Unit 2、若按使用的CPLD/FPGA器件劃分：1）CPLD編程（適用閃存的器件）；內編程元件為EPROM、E2PROM和2）FPGA內編程元件為SDRAM的器件）。（適用器件編程的分類3、按CPLD/FPGA器件在編程1）主動配置方式在這種配置方式下,由CPLD器件引導配置操作的過程并控制著外部存貯器和初始化過程；過程中的狀態(tài)劃分：2）配置方式在這種配置方式下,由外部CPU或控制器（如單片機）控制配置的過程。CPLD/FPGA器件的工作狀態(tài)1、配置狀態(tài)(Configuration mode )指將編程數(shù)據(jù)裝入CPLD/FPGA器件的過程，也可稱之為下

3、載狀態(tài)；2、初始化狀態(tài)(Initialization)此時CPLD/FPGA器件的各類寄存器復位，讓IO引腳為使器件正常工作作好準備。3、用戶狀態(tài)(User mode)即電路中CPLD器件正常工作時的狀態(tài)；CPLD/FPGA器件按照正常使用和的不同過程其工作狀態(tài)分為三種：MAX+PLUS II 程序方式選擇二、MAX系列非易失件的配置對于編程元件為E2PROM或閃存的CPLD器件(如MAX系列器件等)，只需簡單的利用專門的編程電纜（名為ByteBlaster或BitBlaster）將編程配置數(shù)據(jù)即可。到中去BitBlaster配置需電纜和器件。ByteBlaster配置 ALTERA已開放配置

4、原理，很容易由用戶配置電纜，常用方法。特點：斷電后數(shù)據(jù)不丟失。用ByteBlaster進行配置ByteBlaster有兩種配置模式：1)串行模式(PS)配置常用來配置FLEX10K、FLEX 8000、FLEX 6000 和ACEX1K系列器件。2)邊界掃描模式(JTAG)配置對具有邊界掃描電路的器件進編程。常用來對MAX系列器件進行編程配行配置重構或置。ByteBlaster：一般用來對FLEX系列器件進行配置重構，也可以用來對MAX9000以及MAX7000SMAX7000A等器件進行編程配置。用ByteBlaster的JTAG模式進行配置 ALTERA公司現(xiàn)在生產的CPLD器件一般都有“

5、JTAG”接口。 ALTERA器件的JTAG都具有第二功能，即除了能作為邊界測試功能外還可以利用JTAG接口進行器件編程，編程時序同樣遵循1149.1協(xié)議。JTAG接口JTAG接口使用TDI、TDO、TCK、TMS四個管腳。其中：TDI：串行數(shù)據(jù)輸入端， TDO：串行數(shù)據(jù)輸出端， TCLK：串行時鐘，TMS：JTAG狀態(tài)機模式控制端。TDI、TDO、TMS的數(shù)據(jù)在TCLK時鐘的配合下，將數(shù)據(jù)串行移位到CPLDJTAG移位寄存器中。使用JTAG接口進行器件配置，既適用于CPLD器件，也適用于FPGA器件。BYTEBLASTER并口線ByteBlaster 10針示意圖用ByteBlaster對M

6、AX7000，MAX9000系列器件編程連接示意圖Byteblaster線的接口電路CPLD側計算機側用ByteBlaster線進行配置ByteBlaster線十芯管腳分配三、FLEX/ACEX系列FPGA的配置對于編程元件為SRAM的FPGA器件(如FLEX6000、FLEX8000 、FLEX10K、ACEX1K、也能像MAX系列器件那樣利用簡單的專門X20K系列等)，雖然電纜來對FPGA器件進行編程配置，但由于這類器件具有編程數(shù)據(jù)易失性的特性，所以存在一個對于一般是將編程配置數(shù)據(jù)進行外部配置。性的在外部的閃存或E2PROM中，供FPGA器件每次在系統(tǒng)上電時調入這些編程配置數(shù)據(jù)。否則用戶就

7、需要在每次系統(tǒng)通電時都需要利用PC機進行對FPGA器件進行的編程寫入的操作。下面以 FLEXl0K 系列器件為例說明配置過程FLEXl0K系列器件有四種配置方式：CPU多用單片機進行控制，也有用PC機進行控制。常用的配置引腳00： AS或PS10： PPS11： PPA MSEL1MSEL0，配置方式選擇 nCONFIG ：配置控制信號輸入；低電平使器件復位，在由低到高的跳變過程中啟動配置過程。 nSUS： 配置狀態(tài)下器件的狀態(tài)輸出位，加電后FLEX10K立刻驅動該引腳到低電平，100mS后。低。 CONFIG_DONE：在配置期間，F(xiàn)LEX10K將其驅動為低，所有配置數(shù)據(jù)無誤差接收后， FL

8、EX10K將其置位三態(tài)。（外接上拉電阻，三態(tài)時將呈現(xiàn)）配置過程中若出錯，該引腳由常用的配置引腳 nCE: 器件的使能輸入。配置過程中，nCE必須始終為低。 nCEO: 器件的使能輸出。配置完成后，nCEO輸出為低，用于多片配置，連接到下一片的nCE。 DCLK： 配置時鐘。適用于AS，PS和PPS模式，輸入引腳，由外部數(shù)據(jù)源提供的時鐘。 DATA0： 配置數(shù)據(jù)。適用于AS和PS模式，數(shù)據(jù)輸入。 DATA07： 配置數(shù)據(jù)。適用于PPS和PPA模式，并行數(shù)據(jù)輸入。其他引腳見P260表7.3FLEXl0K器件與配置有關的引腳1、主動串行配置（AS）或EPC1配置方式（Aive-Serial Conf

9、iguration）詳細解釋參閱幫助EPC1 Configuration DeviceEPC1The EPC1 is a serial memory devicet stores configuration data for SRAM-based Altera ACEX 1K, FLEX 10K, FLEX 8000, and FLEX 6000 family devi.主動串行配置方式：一直由FLEX10K控制著配置過程，由Altera提供的串行PROMEPC1向FLEX10K器件輸入串行位流的配置數(shù)據(jù)。ALTERA的EPC1EPC1配置電路圖工作過程在加電過程中，F(xiàn)LEX10K檢測到nCO

10、NFIG由低到高的跳變時，就開始準備配置。FLEX10K將CONF_DONE拉低，驅動EPC1的nCS為低。FLEX10K將nSUS引腳釋放并由上拉電阻拉至使能EPC1。以EPC1就用其振蕩器的時鐘將數(shù)據(jù)串行地從輸送到FLEX10K(DATA0)。多器件配置2、串行配置（PS）方式1、BitBlaster控制主機：電纜2、外接微處理器（常用方法）PS配置使用的引腳 DCLK： 配置時鐘。輸入引腳，為外部數(shù)據(jù)源提供時鐘。 CONFIG_DONE：配置完成。 nSUS： 配置狀態(tài)。 DATA0：配置輸入數(shù)據(jù)。 nCONFIG：配置控制信號輸入。2、串行配置（PS）方式DCLK用微處理器來進行PS

11、方式配置的示例電路PS方式工作過程由微處理器產生一個由低到高的跳變送到nCONFIG引腳，啟動配置。微處理器將配置數(shù)據(jù)送到DATA0引腳，送配置時鐘到DCLK引腳，在DCLK上升沿數(shù)據(jù)被。每字節(jié)的配置數(shù)據(jù)先送最低位LSB，后送最全部數(shù)據(jù)送完后，CONF_DONE變?yōu)镸SB。DCLKPS方式工作過程在CONE_DONE變?yōu)槠趤沓跏蓟撈骷?。后，DCLK必須有多余的10個周在PS方式中沒有握手信號，所以，配置時鐘的工作頻率必須要低于10MHz。DCLK利用微處理器進行多器件配制電路在多器件PS方式中，第一片F(xiàn)LEX10K的nCEO引腳級聯(lián)到下一片F(xiàn)LEX10K的nCE引腳。在一個時鐘周期之內，第二

12、個 FLEX10K器件開始配置。DCLKDCLK3、并行同步配置（PPS）方式8在PPS方式配置方式中，一般由單片機進行控制。在PPS方式使用的引腳： MSEL1MSEL0，配置方式選擇10： PPSnCONFIG ： 配置控制信號輸入；低電平使器件復位，在由低到高的跳變過程中啟動配置過程。 nSUS： 配置狀態(tài)。配置過程發(fā)生錯誤，會由低。 CONFIG_DONE：配置完成后會由低變高。 nCE: 器件的使能輸入。配置過程中，nCE必須始終為低。 DCLK：配置時鐘。輸入引腳，由單片機提供時鐘。 DATA07： 配置數(shù)據(jù)。8個脈沖的下降沿串行化數(shù)據(jù)第一個脈沖的上升沿鎖存第一個數(shù)據(jù)第九個脈沖的上

13、升沿鎖存第二個數(shù)據(jù)利用MCU+EEPROM來進行FPGA的PPS方式配置多器件配置4、并行異步（PPA）配置方式1、 MSEL1MSEL0，配置方式選擇11： PPA2、nCONFIG一般是由單片機控制。為了啟動配置過程，單片機將nCONFIG置為。3、單片機把控制信號nCS和CS送到FLEX 10K器件的nCS和CS端。4、單片機將8bit的配置數(shù)據(jù)放在FLEX10K器件的數(shù)據(jù)端，并且給nWS一個負脈沖。PPA方式配置過程4、并行異步（PPA）配置方式5、在nWS的上升沿，F(xiàn)LEX10K器件將該字節(jié)配置數(shù)據(jù)鎖存。6、FLEX10K器件輸出RDYnBSY為低，表明它正在處理接收的數(shù)據(jù)，處理完后

14、RDYnBSY變高，準備接收下一個數(shù)據(jù)。單片機檢測該信號后，可決定是否送出下一個字節(jié)的配置數(shù)據(jù)。7、配置過程可以通過nCS或CS引腳予以暫停。FLEX10K器件可以在其將每一個字節(jié)的配置數(shù)據(jù)串行化。四、ALTERA的編程文件 SRAM Object格式（.sof）:SOF 格式文件用于FLEX 器件的Bit Blaster 或Byteblaster配置方式。MAX+PLUS II編譯綜合工具會在編譯綜合過程中自動為FLEX系列器件生成SOF數(shù)據(jù)格式文件, 其它數(shù)據(jù)格式均可由該種格式轉化而成。ALTERA 公司的開發(fā)系統(tǒng)MAX+PLUS可以生成多種格式的編程數(shù)據(jù)文件。對于不同系列器件, 所能生成

15、的編程/配置文件類型有所不同, 但大致可有下面幾種類型:四、ALTERA的編程文件十六進制格式（.hex）:HEX格式文件是使用第編程硬件對并行EPROM編程的數(shù)據(jù)文件， 從而可以將并行EPROM作為數(shù)據(jù)源,用微處理器對FLEX器件進行串行同步（PS）配置或串行異步（PSA）配置。 Serial Bittream格式（.sbf）:SBF格式文件是使用Bit Blaster串行電纜, 對FLEX器件進行串行同步（PS）配置的數(shù)據(jù)文件。 Programming Object格式（.pof）:POF格式文件用于對MAX系列器件編程配置, 也可以用于對采用EPROM配置方式的FLEX器件進行配置。POF文件也是由MAX+PLUS II在編譯綜合過程中自動產生。四、ALTERA的編程文件 二進制格式（.rbf）:RBF格式