《可編程邏輯實(shí)驗(yàn)》教學(xué)大綱

1、可編程邏輯實(shí)驗(yàn)教學(xué)大綱Programmable Logic Circuit Experiment課程編碼：DZ200040 適用專業(yè)：電子科學(xué)與技術(shù)、通信工程、電子信息工程、光信息工程、光電信息工程先修課程：數(shù)字電路與邏輯設(shè)計(jì) 學(xué) 分 數(shù)：1總學(xué)時(shí)數(shù)：16 實(shí)驗(yàn)學(xué)時(shí)：16 編寫日期：2010-9-24一、課程性質(zhì)和任務(wù) 可編程邏輯實(shí)驗(yàn)是高等院校電類專業(yè)重要的基礎(chǔ)實(shí)踐課,是“數(shù)字電路與邏輯設(shè)計(jì)”理論課程重要的實(shí)踐教學(xué)環(huán)節(jié)。要求學(xué)生通過(guò)本課程的學(xué)習(xí)，掌握并熟練運(yùn)用硬件描述語(yǔ)言構(gòu)建基本數(shù)字電路（即基礎(chǔ)層）；同時(shí)要求學(xué)生在掌握基本知識(shí)的基礎(chǔ)上掌握基本的實(shí)驗(yàn)技能，并且在學(xué)習(xí)使用EDA工具的同時(shí)，了解數(shù)字

2、系統(tǒng)設(shè)計(jì)的基本方法，建立工程觀念，提高在實(shí)踐中分析和解決問題的能力，為綜合層教學(xué)的開展打好基礎(chǔ)。二、課程教學(xué)內(nèi)容和要求基本要求 ：1進(jìn)一步鞏固和加深對(duì)數(shù)字電路的理解。 2課前預(yù)習(xí)，掌握實(shí)驗(yàn)原理，根據(jù)實(shí)驗(yàn)要求設(shè)計(jì)電路圖。 3掌握數(shù)字電路系統(tǒng)的設(shè)計(jì)方法，調(diào)試能力。 4能獨(dú)立撰寫實(shí)驗(yàn)報(bào)告，正確分析實(shí)驗(yàn)結(jié)果。三、實(shí)驗(yàn)教學(xué)內(nèi)容和要求1、實(shí)驗(yàn)項(xiàng)目及學(xué)時(shí)分配其中：驗(yàn)證性實(shí)驗(yàn) 18.75%，設(shè)計(jì)性實(shí)驗(yàn) 56.25 %，綜合性實(shí)驗(yàn) 25%序號(hào)實(shí)驗(yàn)項(xiàng)目名稱實(shí)驗(yàn)內(nèi)容及要求學(xué)時(shí)實(shí)驗(yàn)類型演示驗(yàn)證設(shè)計(jì)綜合1用原理圖輸入法設(shè)計(jì)門電路掌握CPLD芯片的基本使用方法，熟悉EDA軟件MAX+plus操作及原理圖法設(shè)計(jì)電路的流程；

3、學(xué)會(huì)利用軟件仿真和硬件實(shí)現(xiàn)對(duì)數(shù)字電路的邏輯功能進(jìn)行驗(yàn)證和分析；能夠利用CPLD器件開發(fā)具有基本與非邏輯功能的數(shù)字電路；22用文本輸入法設(shè)計(jì)門電路通過(guò)各種常見門電路的實(shí)現(xiàn)，進(jìn)一步熟悉CPLD開發(fā)的全過(guò)程；認(rèn)識(shí)各種常見的門電路，并掌握它們的邏輯功能；初步掌握VHDL程序設(shè)計(jì)方法。23組合邏輯電路的設(shè)計(jì)（一）熟悉組合邏輯電路中編譯碼器的VHDL描述方法；掌握利用CPLD器件實(shí)現(xiàn)組合邏輯數(shù)字電路的方法和過(guò)程；熟練掌握“case”語(yǔ)句與“ifelse”語(yǔ)句的用法。24組合邏輯電路的設(shè)計(jì)（二）掌握三態(tài)門、數(shù)選器、邏輯運(yùn)算器三種組合邏輯電路的設(shè)計(jì)方法，及其VHDL描述方法。掌握利用CPLD器件開發(fā)組合邏輯電

4、路的方法。25顯示驅(qū)動(dòng)設(shè)計(jì)掌握七段譯碼器的工作原理；學(xué)習(xí)顯示驅(qū)動(dòng)電路的VHDL描述方法；學(xué)會(huì)運(yùn)用波形激勵(lì)來(lái)驗(yàn)證程序的正確性；了解數(shù)碼管掃描顯示的原理及實(shí)現(xiàn)。26觸發(fā)器設(shè)計(jì)掌握RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器的邏輯功能和動(dòng)作特點(diǎn)及VHDL描述方法；能夠通過(guò)CPLD開發(fā)實(shí)現(xiàn)具有觸發(fā)器功能的數(shù)字電路。27移位寄存器設(shè)計(jì)掌握移位寄存器的VHDL語(yǔ)言描述方法；掌握利用移位寄存器來(lái)進(jìn)行計(jì)數(shù)器等時(shí)序邏輯電路的設(shè)計(jì)方法。28計(jì)數(shù)器設(shè)計(jì)進(jìn)一步熟悉MAX+plusII軟件以及用文本輸入法設(shè)計(jì)電路；進(jìn)一步熟悉時(shí)序電路設(shè)計(jì)；熟悉計(jì)數(shù)器的程序設(shè)計(jì)方法。29*序列檢測(cè)器設(shè)計(jì)掌握序列檢測(cè)器電路設(shè)計(jì)的方法。通過(guò)狀態(tài)

5、機(jī)設(shè)計(jì)實(shí)現(xiàn)序列檢測(cè)器電路的功能。410*LPM模塊應(yīng)用設(shè)計(jì)學(xué)習(xí)在VHDL文本描述的電路中調(diào)用LPM模塊，進(jìn)行電路設(shè)計(jì)。411*電子琴電路設(shè)計(jì)利用數(shù)控分頻器進(jìn)行電子琴電路設(shè)計(jì)。412*移位相加8位乘法器電路設(shè)計(jì)學(xué)習(xí)移位相加原理，通過(guò)開發(fā)CPLD，來(lái)實(shí)現(xiàn)移位相加8位乘法器電路的功能。4注：序號(hào)中加*的實(shí)驗(yàn)項(xiàng)目為選作實(shí)驗(yàn)，可根據(jù)專業(yè)和學(xué)生興趣選作。2、實(shí)驗(yàn)所需設(shè)備及材料序號(hào)實(shí)驗(yàn)項(xiàng)目名稱每組人數(shù)每組需要的主要儀器設(shè)備每組需要的主要實(shí)驗(yàn)材料設(shè)備名稱數(shù)量材料名稱數(shù)量性質(zhì)1用原理圖輸入法設(shè)計(jì)門電路2示波器1PC1CPLD板1萬(wàn)用表12用文本輸入法設(shè)計(jì)門電路2示波器1PC1CPLD板1萬(wàn)用表13組合邏輯電路的

6、設(shè)計(jì)（一）2示波器1PC1CPLD板1萬(wàn)用表14組合邏輯電路的設(shè)計(jì)（二）2示波器1PC1CPLD板1萬(wàn)用表15顯示驅(qū)動(dòng)設(shè)計(jì)2示波器1PC1CPLD板1萬(wàn)用表16觸發(fā)器設(shè)計(jì)2示波器1PC1CPLD板1萬(wàn)用表17移位寄存器設(shè)計(jì)2示波器1PC1CPLD板1萬(wàn)用表18計(jì)數(shù)器設(shè)計(jì)2示波器1PC1CPLD板1萬(wàn)用表19*序列檢測(cè)器設(shè)計(jì)2示波器1電阻、電容、IC等PC1CPLD板1萬(wàn)用表110*LPM模塊應(yīng)用設(shè)計(jì)2示波器1電阻、電容、IC等PC1CPLD板1萬(wàn)用表111*電子琴電路設(shè)計(jì)2示波器1電阻、電容、IC等PC1CPLD板1萬(wàn)用表112*移位相加8位乘法器電路設(shè)計(jì)2示波器1電阻、電容、IC等PC1CPLD板1萬(wàn)用表1四、本課程與其它課程的聯(lián)系 本課程是在數(shù)字電路與邏輯設(shè)計(jì)課程的基礎(chǔ)上開設(shè)，以數(shù)字電路邏輯設(shè)計(jì)（王毓銀，高等教育出版社，2005年）基本理論為依據(jù)，介紹了數(shù)字電路的基本實(shí)驗(yàn)技術(shù)和實(shí)驗(yàn)技巧、現(xiàn)代電子設(shè)計(jì)自動(dòng)化（EDA）的硬件（PLD）和軟件相關(guān)知識(shí)及基于可編程器件