四位雙向移位寄存器_第1頁
四位雙向移位寄存器_第2頁
四位雙向移位寄存器_第3頁
四位雙向移位寄存器_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、實(shí)驗(yàn)五四位雙向移位寄存器一、實(shí)訓(xùn)目的1鞏固編譯、仿真VHDL文件的方法。掌握VHDL程序順序語句的應(yīng)用。掌握四位雙向移位寄存器的工作原理。二、實(shí)訓(xùn)器材計(jì)算機(jī)與QuartusII工具軟件。三、實(shí)訓(xùn)指導(dǎo)（一）實(shí)訓(xùn)原理四位雙向移位寄存器真值表如表5-1所示。表5-1四位雙向移位寄存器的真值表輸入輸出CRM1M0DSRDSLCPD3D2D1D0Q3Q2Q1Q00XXXXXXXXX00001XXXX0XXXXQ3Q2Q1Q0111XXfd3d2d1d0d3d2d1d01011XfXXXX1Q3Q2Q11010XfXXXX0Q3Q2Q1110X1fXXXXQ2Q1Q01110X0fXXXXQ2Q1Q001

2、00XXXXXXXQ3Q2Q1Q0（二）實(shí)訓(xùn)步驟設(shè)計(jì)輸入VHDL文件（1）建立工程項(xiàng)目。（2）建立VHDL文件。（3）設(shè)計(jì)輸入VHDL文件，可用IF語句或CASE語句等順序語句設(shè)計(jì)。VHDL代碼如下:LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYYWJCQ4ISPORT(M:INSTD_LOGIC_VECTOR(1DOWNTO0);D:INSTD_LOGIC_VECTOR(3DOWNTO0);CR,CP,DSR,DSL:INSTD_LOGIC;Q:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0);ENDYWJCQ4;ARCHITECT

3、UREWOFYWJCQ4ISBEGINPROCESS(CR,CP,DSR,DSL,M,D)BEGINIFCR=0THENQQQQQ=Q;ENDCASE;ENDIF;ENDPROCESS;ENDW;編譯仿真VHDL文件編譯VHDL文件。如果有錯(cuò)誤，檢查并糾正錯(cuò)誤，直至最后通過。仿真VHDL文件。認(rèn)真核對(duì)輸入/輸出波形，檢查設(shè)計(jì)的功能是否正確四位雙向移位寄存器的仿真波形圖如圖5-1所示。Corr（jfert：flFl即M-RzhSi川i列尊SiirdctcnF即吋-血衣加蛾加個(gè)AinQsiDSRDELQ00aa:tilJl01ID|】：YId：（fYdY2廠MUM刁血口00丫1山妣山/iilCWDLfD：anT；（l：aH丫el觸山f山叮lidotnc）l叩。圖5-1四位雙向移位寄存器仿真波形圖

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論