數(shù)字定時器的設(shè)計與實現(xiàn)畢業(yè)論文

1、學(xué)術(shù)誠信聲明本人聲明：所呈交的報告（含電子版及數(shù)據(jù)文件）是我個人在導(dǎo)師指 導(dǎo)下獨立進(jìn)行設(shè)計工作及取得的研究結(jié)果。 盡我所知，除了文中特別 加以標(biāo)注或致謝中所羅列的內(nèi)容以外，報告中不包含其他人己經(jīng)發(fā)表 或撰寫過的研究結(jié)果，也不包含其它教育機(jī)構(gòu)使用過的材料。與我一 同工作的同學(xué)對本研究所做的任何貢獻(xiàn)均己在報告中做了明確的說 明并表示了謝意。報告資料及實驗數(shù)據(jù)若有不實之處，本人愿意接受 本教學(xué)環(huán)節(jié)“不及格”和“重修或重做”的評分結(jié)論并承擔(dān)相關(guān)一切 后果。日期:本人簽名:課程設(shè)計任務(wù)書課程設(shè)計名稱XXXX課程設(shè)計專業(yè)學(xué)生姓名班級學(xué)號題目名稱起止日期年月日起至年月日止課設(shè)內(nèi)容和要求：參考資料：教研室審核

2、意見：教研室主任簽字：指導(dǎo)教師（簽名）年月日學(xué)生（簽名）年月日課程設(shè)計總結(jié):經(jīng)過本次課程設(shè)計，我學(xué)會了好多東西，不僅學(xué)會了新的語言，而且學(xué)會了 計算機(jī)硬件上的一些東西，我相信這對我以后的發(fā)展和認(rèn)識提供了非常大的幫助， 不僅可以從軟件方面去分析東西，還可以從硬件方面分析東西，所以我覺得我的收獲是巨大的。 這次課程設(shè)計是在已學(xué)計算機(jī)組成原理基礎(chǔ)上進(jìn)行的一次大型實驗，也是對該課 程所學(xué)理論知識的深化和提高，能綜合應(yīng)用所學(xué)知識，設(shè)計與制造出具有較復(fù)雜 功能的應(yīng)用系統(tǒng)，并且在實驗的基本技能方面上進(jìn)行了一次全面的訓(xùn)練。通過對數(shù)字定時器程序的編寫，使我對計算機(jī)組成原理的基本知識的使用更 加熟練，同時也增加了

3、我對計算機(jī)組成原理的一些認(rèn)識，培養(yǎng)從資料文獻(xiàn)、科學(xué) 實驗中獲得知識的能力，在作業(yè)完成過程中通過和同學(xué)的交流，也增加了合作的 技巧，初步培養(yǎng)了我的工程意識和創(chuàng)新能力。通過查閱以下資料也學(xué)到了一些課 本上沒有的東西，很多知識從模糊概念到具體的了解， 從毫無所知到具體的應(yīng)用, 拓寬了自己的知識面，增加了學(xué)好匯編語言的信心。當(dāng)然，也存在了許多的問題，如編寫程序時沒有注意程序的邏輯性，導(dǎo)致用 ModelSim仿真時出現(xiàn)了內(nèi)存過大，軟件奔潰的問題。在以后的學(xué)習(xí)工作中，我要吸取這次教訓(xùn)，設(shè)計好每一個環(huán)節(jié)后再進(jìn)行制作 與組裝。最后，感謝老師的辛勤解答目錄 TOC o 1-5 h z HYPERLINK l b

4、ookmark6 o Current Document 1總體設(shè)計方案-5 - HYPERLINK l bookmark8 o Current Document 1.1設(shè)計原理-5 - HYPERLINK l bookmark10 o Current Document 1.2設(shè)計思路-5 - HYPERLINK l bookmark12 o Current Document 1.3設(shè)計環(huán)境-6 - HYPERLINK l bookmark14 o Current Document 2詳細(xì)設(shè)計方案-7 - HYPERLINK l bookmark16 o Current Document 2.1

5、總體模塊設(shè)計 -7 - HYPERLINK l bookmark18 o Current Document 2.2計時電路與清零電路模塊設(shè)計 -7 - HYPERLINK l bookmark20 o Current Document 2.3定時電路模塊設(shè)計-9 - HYPERLINK l bookmark22 o Current Document 2.4報時電路模塊設(shè)計-10- HYPERLINK l bookmark24 o Current Document 3設(shè)計仿真-11 - HYPERLINK l bookmark26 o Current Document 3.1清零操作仿真 -11

6、 - HYPERLINK l bookmark28 o Current Document 3.2報時操作仿真-11 - HYPERLINK l bookmark30 o Current Document 參考文獻(xiàn)-12 - HYPERLINK l bookmark32 o Current Document 附錄-13 - HYPERLINK l bookmark34 o Current Document 程序代碼-13 - HYPERLINK l bookmark36 o Current Document 總體電路圖-16 -計算機(jī)組成原理課程設(shè)計報告第一章總體設(shè)計方案- -1總體設(shè)計方案1.

7、1設(shè)計原理數(shù)字定時器是由計時電路、定時電路，清零電路和報時電路等幾部分組成的。 其中，定時電路和計時電路，將時間顯示在七段數(shù)碼管上，定時電路對時、分提 供設(shè)置并儲存；清零電路作用時，系統(tǒng)的分秒時同時歸零。1.2設(shè)計思路由于設(shè)計為數(shù)字定時器，所以一定會有脈沖發(fā)送部分，但是由于本次課設(shè)不 需要實際操作，則脈沖發(fā)送部分先不考慮。其次，重點就是計時電路，顧名思義， 數(shù)字定時器首先要實現(xiàn)定時的功能，包括時，分，秒的計時，分別類似于模24、模60、模60計數(shù)器的形式，只需要把三個計數(shù)器的信號連接起來就可以實現(xiàn)對 時，分，秒的計時功能。在程序中通過 3個8位寄存器來保存時，分，秒，已達(dá) 到輸入輸出。定時電路

8、也是采用寄存器的方法來保存時，分，通過改變寄存器的里的數(shù)據(jù)來定時，然后報時電路通過對比定時電路中的數(shù)據(jù)與計數(shù)器中的數(shù)據(jù)來 達(dá)到準(zhǔn)確報時的目的，清零電路，如果清零開關(guān)信號為1,清空所有計時電路寄存器中的數(shù)據(jù)，并停止計時。（如圖 1.2）圖1.21.3設(shè)計環(huán)境設(shè)計軟件：Altera公司的綜合性 PLD/FPGA開發(fā)軟件Quartus IIO QuartiK- II - Dzuyuankws-liv/rairTVrami - ram - raiwi.蓉 Filie Edit Viw Prajm Asignmc-ntE Pr&eftGffngTgk Wirwlow HHp_ J MD G?0 曰上：

9、|ram戕占尊辭 H? *4 *tD O * i oPTDfct Fitfhlgatnr卩口Help, pms Fl:E Ct2冷1 iLcdule eul (In daAr In r wr aar 匚aregi 23Input7;0 in dat-a/ 輸入數(shù)鶉9input九口 r w;/ 進(jìn)石挾協(xié)g.口 j-cpuic | T ： cna匸 srare,? / 存f占器翔出豹據(jù)n-SO tfieffiOrYimCi / 橫.再fiSifr8reg J :D| address? 存槁器地址&zeg7ED| ctacaj/ 存悟罷輸出數(shù)梔10Ig7：D| QWt 鼻“：11lnctet pcP

10、pe_?j|1213/初姑比14乩nl匸1*115Bbeln16msiory0 - aabllllilll;17mmary1 !SbllLllllCJjIBmHZizy2 口丄：】Pgmevs buiiiiag：20nraa= B 6Bl&l 1111011；iiniEmriry !t SblllliDld;22mEiDryE SbllLllO口1;為pwcryf? 24OdC Stac* B 0|&OODOOOOO;2,2-end.Lnll.Coll?乜口IHH PaHiLHftJt |FQiDtlgn工也珀軸L*f#Ynfc2Jb (pnptyUbr-vyrrrtrtvmUbrrynrtC

11、TnUbrtfymWUbrvymajw=Li-fir ynTUUvffiijbr-a-YHstdUxatyUkjryLibr#ynw5efcfn_HLirjY5FtdUwa-yrtd_dev&opersfcitUhrjrrUX*vtfiOSUbf#rMMMAAAMAAA如aAAAl r -*+-一 *aSF9-B-仿真軟件：Mentor公司的ModelSim。File Edrt View Compile SimulaGie- Add Library Tools LayouE Window HelpHebtwo陽_王列”應(yīng)m 礙 cajKH/.K2JbJHOg JBCHF./nm-工 L25MO

12、SKH 人 5HaDELJKM/a.AMii-L：l SMBELJECHF.Jsvjstd jMOEe-JECH-MkllSOQOIMODELJTKH 人血de血 Jb 畫鈕L工5“jstd ?MCEGL_1ECH/. tdoeekp HVKRajKHf-加g耳強(qiáng) SMODB-JBCH/.AwtoQATraewIM+ J X( Unable： to cipED pz*口 fldMrfe#Srtzikl4o Desgn LdagmS aI E計算機(jī)組成原理課程設(shè)計報告第二章詳細(xì)設(shè)計方案- -2詳細(xì)設(shè)計方案2.1總體模塊設(shè)計數(shù)字定時器是由計時電路、定時電路，清零電路和報時電路等幾部分組成的。 模塊

13、設(shè)計代碼如下：module x(turn,cha nge,ahour,ami n,asec,clk,hour1,mi n1,k,sec1,stop);in put cha nge,tur n, stop;output k;output 7:0ahour,am in, asec;reg 7:0ahour,am in, asec;output 7:0hour1,mi n1,sec1;reg 7:0hour1,mi n1,sec1;reg coun ta,cou ntb,fm;in put clk;reg min clk,hclk;reg k;2.2計時電路與清零電路模塊設(shè)計由于信號不能在多個并發(fā)進(jìn)

14、程中賦值，所以將計時電路與清零電路寫在了一 起。計時電路包括時，分，秒的計時，分別類似于模24、模60、模60計數(shù)器的形式。所以在代碼實現(xiàn)的時候考慮了三種情況：一，出現(xiàn)59的情況與23的情況；二，出現(xiàn) 9,19,23,39,49 的情況；三，不存在以上的正常情況；/秒模塊代碼如下：always (posedge clk) beg inif(stop=1)beg in sec17:0=0; min clk=1; endelse if(sec 1=8h59) begi n sec1=0;min clk=1;endelse begi nif(sec13:0=9)begin sec13:0=0;sec

15、17:4v=sec17:4+1; endelse sec13:0v=sec13:0+1;min clk=0;endif(stop=1)beg insec17:0=0;min clk=1;endendalways (posedge mi nclk)/ 分begi nif(stop=1)beg inmi n17:0v=0;hclk=1;endif(mi n仁=8h59)beg in min 1=0;hclk=1;endelse beg inif(mi n13:0=9)beg in min 13:0=0; mi n17:4=mi n17:4+1; endelse mi n13:0v=mi n13:0

16、+1; hclk=0;end if(stop=1) begi n mi n17:0v=0; hclk=1; endendalways (posedge hclk) / 時beg inif(stop=1) begin hour17:0=0; endif(hour 1=8h23)hour1=0;else beg inif(hour13:0=9)begin hour13:0=0;hour17:4v=hour17:4+1;endelse hour13:0=hour13:0+1;endif(stop=1) begin hour17:0=0;endend2.3定時電路模塊設(shè)計定時電路也是采用寄存器的方法來

17、保存時， 分，通過改變寄存器的里的數(shù)據(jù) 來定時。Turn是用來調(diào)節(jié)時與分之間的轉(zhuǎn)換，change則改變數(shù)值的的變化。如 果Turn在時位上，則每點一下change則改變時位加1，知道23再加1則清零; 如果Turn在分位上，則每點一下change則改變分位加1，知道59再加1則清零always (posedge turn) begi n fm=fm;endalwaysbegi nif(fm)beg incoun ta=cha nge; endelsebeg incoun tb=cha nge; endendalwaysbeg inasec=8hzz; endalways (posedge co

18、un ta) beg in if(am in=8h59) amin=0;else begi n if(ami n3:0=9) beg in amin 3:0=0;ami n7:4=ami n7:4+1;endelse ami n3:0v=ami n3:0+1;endend always (posedge coun tb) if(ahour=8h23) ahour=0;else beg in if(ahour3:0=9) begin ahour3:0=0; ahour7:4v=ahour7:4+1;endelse ahour3:0=ahour3:0+1; end2.4報時電路模塊設(shè)計報時電路是通

19、過對比定時電路中的數(shù)據(jù)與計數(shù)器中的數(shù)據(jù)來達(dá)到準(zhǔn)確報時的目 的。代碼實現(xiàn)如下：alwaysif(hour17:0=ahour7:0)&( mi n17:0=ami n7:0&min 1!=0)&stop!=1 &se c17:0=1)beg ink=1;endelse beg ink=0; end計算機(jī)組成原理課程設(shè)計參考文獻(xiàn)- -3設(shè)計仿真3.1清零操作仿真設(shè)置時鐘為1分鐘，turn按鍵2次，turn按鍵1次，設(shè)置完成。打開開關(guān)stop 開始計時，記到3秒時，關(guān)閉開關(guān)，停止計時且 hour1,min1,sec1清零。圖3.13.2報時操作仿真設(shè)置時鐘為1分鐘，turn按鍵2次，turn按鍵1次

20、，設(shè)置完成。當(dāng)計時達(dá)到1分鐘時，K信號發(fā)出高電平，即發(fā)出響聲，且停止清零。V：l maI.27 us 1.31 us1.36 us1.39 us申 u= 14?L5I usNam電14 7E田 ahourH Coa田 amin觸01F+1電 3H 7.zzell?UrLTT_rT_r_rr_田 hourl輕匚00 Bini朕01X ooHCfcx 01 X 02 X00turnH i11II1II1111III111II1I1IekangeH i111II11lllllkiiiiiiistopHi i i rVH iiih1dI111d1ti11liI1iiHiiii1iiiii1cpIqii

21、I1pIiiiItbb11iii1bb1;1il圖3.2參考文獻(xiàn)1李景華可編程程邏輯器件與EDA技術(shù)MD .北京：東北大學(xué)出版社，20012范延濱.微型計算機(jī)系統(tǒng)原理、接口與 EDA設(shè)計技術(shù)M.北京：北京郵電大 學(xué)出版社，20063王愛英.計算機(jī)組成與結(jié)構(gòu)（第4版）M.北京：清華大學(xué)出版社，20064王冠.Verilog HDL 與數(shù)字電路設(shè)計M.北京：機(jī)械工業(yè)出版社，2005 白中英.計算機(jī)組成原理M.科學(xué)出版社出版社，2008 胡越明計算機(jī)組成與設(shè)計M.北京：科學(xué)出版社，2006- -附錄程序代碼module xxx(turn,cha nge,ahour,ami n,asec,clk,ho

22、ur1,mi n1,sec1,k,stop); in put cha nge,tur n, stop;output k;output 7:0ahour,am in, asec;reg 7:0ahour,am in, asec;reg coun ta,co un tb,fm;reg start1;in put clk;output 7:0hour1,mi n1,sec1;reg 7:0hour1, min 1,sec1;reg mi nclk,hclk,start2,clr;reg k;always (posedge turn)begi n fm=fm;endalwaysbegi nif(fm)

23、beg incoun ta=cha nge;endelsebeg incoun tb=cha nge;endendalwaysbeg inasec=8hzz; endalways (posedge coun ta)beg in if(am in=8h59)amin=0;else begi nif(ami n3:0=9)beg in amin 3:0=0;ami n7:4v=ami n7:4+1;endelse ami n3:0v=ami n3:0+1;endend always (posedge coun tb) if(ahour=8h23) ahour=0;else beg in if(ahour3:0=9) begin ahour3:0=0;ahour7:4v=ahour7:4+1; endelse ahour3:0=ahour3:0+1; endalways (posedge clk)beg in if(stop=1) beg in sec17:0=0; min clk=1; endelse if(sec 仁=8h59)begi n sec1=0;min clk=1;ende