FPGA設計實踐(一)課程教學大綱

1、 FPGA設計實踐教學大綱課程性質(zhì)專業(yè)任選課課程編號xx417403課程名稱FPGA設計實踐適用專業(yè)通信工程、電子信息科學與技術、電子信息工程先修課程模擬電子技術、數(shù)字電子技術總學時 其中理論0學時，實驗 16 學時學分數(shù)1一、課程簡介在現(xiàn)代電子系統(tǒng)設計中，現(xiàn)場可編程ASIC器件（FPGA/CPLD）的使用越來越廣泛。利用可編程器件的EDA工具，電子系統(tǒng)工程設計師可快速方便地實現(xiàn)數(shù)字系統(tǒng)的集成，這同時要求設計者必須掌握現(xiàn)代數(shù)字系統(tǒng)的設計技術，如VHDL、FPGA/CPLD、狀態(tài)機設計等。 本課程以FPGA/CPLD為基本可編程ASIC器件，以硬件描述語言Verilog為基本EDA工具，闡述了進

2、行現(xiàn)代數(shù)字系統(tǒng)設計的過程及關鍵技術，使學生基本具備了進行可編程ASIC設計的技術和能力鑒于對數(shù)字電子技術的需要，本課程適宜在第四學期開課。二、課程教學目標FPGA設計實踐是電子信息工程、電子信息科學與技術專業(yè)的高年級專業(yè)選修課程，是電子類專業(yè)的一門重要的實踐課程，是理論與實踐相結合的重要環(huán)節(jié)。通過FPGA設計實踐課程的學習，學生應實現(xiàn)如下目標：培養(yǎng)學生的數(shù)字電路設計方法、掌握模塊劃分、工程設計思想與電路調(diào)試能力，為以后從事各種電路設計、制作與調(diào)試工作打下堅實的基礎。三、課程教學基本要求1. FPGA軟件設計基礎 （1）QuartusII開發(fā)環(huán)境的應用技巧和仿真技術； （2）基于Verilog的

3、硬件描述語言語法及編程基礎； （3）硬件描述語言程序設計常用技巧及注意事項，培養(yǎng)模塊化及可重用性編程思想； （4）掌握控制器有限狀態(tài)機的設計方法。 2FPGA硬件設計基礎 （1）了解FPGA的硬件電路設計技術； （2）了解FPGA的程序下載及配置技術。四、課程教學模塊（或教學內(nèi)容）與學時分配序號教學模塊知識點學時1Quartus軟件的使用熟悉使用 Quartus 軟件設計簡單系統(tǒng)的流程。221 位全加器 VHDL（或 Verilog HDL）文本輸入設計。使用 VHDL（或 Verilog HDL）文本輸入設計設計 1 位全加器， 并下載到實驗箱檢驗。232 選 1 多路選擇器 VHDL（或

4、Verilog HDL）文本輸入設計使用 VHDL（或 Verilog HDL）文本輸入設計 2 選 1 多路選擇器， 并下載到實驗箱檢驗。24七段數(shù)碼顯示譯碼器設計。學習七段數(shù)碼顯示譯碼器設計、多層次設計方法、總線數(shù)據(jù)輸入方式 的仿真25數(shù)控分頻器的設計學習數(shù)控分頻器的設計、分析和測試方法。26基于 DDS 的數(shù)字移相信號發(fā)生器設計用 DDS 方法設計三路相位差為 120 度角的正弦波信號。27可控正弦信號發(fā)生器設計在 Quartus上完成正弦信號發(fā)生器設計，并下載到開發(fā)板 上進行測試。28利用 Matlab/DSP Builder 設計基本電路模塊學習利用 Matlab/DSP Build

5、er 設計基本電路模塊的方法2五、教學方法與策略以教師課堂講授為主，配合多媒體教學手段。開設習題討論課。加強課外答疑、輔導。學生學習成效考核方式課程學習成效的考核方式可以多樣化，建議按如下考核方式進行?？己谁h(huán)節(jié)構成（均為100分制）評分依據(jù)占總成績的比重期中及平時成績實驗題目完成情況占20%；考勤筆試占10%；期末成績項目考評占70%七、選用教材（一）教材 侯伯亨主編，現(xiàn)代數(shù)字系統(tǒng)設計，西安電子科技大學出版社2004年。 夏宇聞主編，Verilog 數(shù)字系統(tǒng)設計教程，北京航空航天大學出版社，2003八、參考資料主要參考書目：1. 黃正瑾編著：計算機結構與邏輯設計。高等教育出版社，2003 2. 王