計(jì)算機(jī)組成原理第三章學(xué)習(xí)習(xí)題

1、第三章、內(nèi)部?jī)?chǔ)存器1、儲(chǔ)存器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)施，它主假如用來(lái)_A.寄存數(shù)據(jù)B.寄存程序C.寄存數(shù)據(jù)和程序D.寄存微程序2、儲(chǔ)存單元是指_A.寄存一個(gè)二進(jìn)制信息位的儲(chǔ)存元B.寄存一個(gè)機(jī)器字的所有儲(chǔ)存單元會(huì)合C.寄存一個(gè)字節(jié)的所有儲(chǔ)存元會(huì)合D.寄存兩個(gè)字節(jié)的所有儲(chǔ)存元會(huì)合3、計(jì)算機(jī)的儲(chǔ)存器采納分級(jí)儲(chǔ)存系統(tǒng)的主要目的是_A.便于讀寫(xiě)數(shù)據(jù)B.減小機(jī)箱的體積C.便于系統(tǒng)升級(jí)D.解決儲(chǔ)存容量、價(jià)錢(qián)和存取速度之間的矛盾5、和外存對(duì)比，內(nèi)存的特色是_A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某單片機(jī)字長(zhǎng)16位，它的儲(chǔ)存容量64KB，若按字

2、編址，那么它的尋址范圍是_7、某SRAM芯片，其儲(chǔ)存容量為64K16位，該芯片的地點(diǎn)線和數(shù)據(jù)線數(shù)目為_(kāi)，16，64，8，168、某DRAM芯片，其儲(chǔ)存器容量為512K8位，該芯片的地點(diǎn)線和數(shù)據(jù)線數(shù)目為_(kāi)，512，8，8，89、某機(jī)器字長(zhǎng)32位，儲(chǔ)存容量256MB，若按字編址，它的尋址范圍是_A.1MC.64M10、某機(jī)器字長(zhǎng)32位，儲(chǔ)存容量4GB，若按字編址，它的尋址范圍是_A.1GC.4G11、某機(jī)器字長(zhǎng)64位，儲(chǔ)存容量4GB，若按字編址，它的尋址范圍是_A.4GB.2G12、某機(jī)器字長(zhǎng)32位，儲(chǔ)存容量4GB，若按雙字編址，它的尋址范圍是_A.4GB.5GC.8GD.2G13、某SRAM芯片

3、，其容量為5128位，包含電源端和接地端，該芯片引出線的數(shù)目應(yīng)為_(kāi)B.2514、某微型計(jì)算機(jī)系統(tǒng)，其操作系統(tǒng)保留在硬盤(pán)上，其內(nèi)儲(chǔ)存器應(yīng)當(dāng)采納_和ROM15、相聯(lián)儲(chǔ)存是按_進(jìn)行尋址的儲(chǔ)存器。A.地點(diǎn)指定方式B.貨倉(cāng)存取方式C.內(nèi)容指定方式D.地點(diǎn)指定方式與貨倉(cāng)存取方式聯(lián)合16、交錯(cuò)儲(chǔ)存器實(shí)質(zhì)上是一種_儲(chǔ)存器，它能_履行_獨(dú)立的讀寫(xiě)操作。A.模塊式，并行，多個(gè)B.模塊式，串行，多個(gè)C.整體式，并行，一個(gè)D.整體式，串行，多個(gè)17、主儲(chǔ)存器和CPU之間增添Cache的目的是_A.解決CPU和主存之間的速度般配問(wèn)題B.擴(kuò)大主儲(chǔ)存器的容量C.擴(kuò)大CPU中通用寄存器的數(shù)目D.既擴(kuò)大主存容量又?jǐn)U大CPU通用

4、寄存器數(shù)目18、以下半導(dǎo)體儲(chǔ)存器，以傳輸相同多的字為條件，則讀出數(shù)據(jù)傳輸率最高的是_19、雙端口儲(chǔ)存器因此能高速進(jìn)行讀/寫(xiě)，是由于采納_A.高速芯片B.兩套互相獨(dú)立的讀寫(xiě)電路C.流水技術(shù)D.新式器件20、雙端口儲(chǔ)存器在_狀況下會(huì)發(fā)生讀/寫(xiě)矛盾A.左端口與右端口的地點(diǎn)碼不一樣B.左端口與右端口的地點(diǎn)碼相同C.左端口與右端口的數(shù)據(jù)碼相同D.左端口與右端口的數(shù)據(jù)碼不一樣21、以下要素中，與Cache的命中率沒(méi)關(guān)的是_A.主存的存取時(shí)間的組織方式的容量B.塊的大小22、以下說(shuō)法中正確的選項(xiàng)是_儲(chǔ)存器技術(shù)提升了計(jì)算機(jī)的速度B.若主存由ROM和RAM構(gòu)成，容量分別為2n和2m，則主存地點(diǎn)共需要n+m位C.

5、閃存是一種高密度、非易失性的讀/寫(xiě)半導(dǎo)體儲(chǔ)存器D.存取時(shí)間是指連續(xù)兩次讀操作所需間隔的最小時(shí)間23、以下說(shuō)法中正確的選項(xiàng)是_A.多體交錯(cuò)儲(chǔ)存器主要解決擴(kuò)大容量問(wèn)題與主存一致編址，cache的地點(diǎn)空間是主存地點(diǎn)空間的一部分C.主存都是由易失性的隨機(jī)讀寫(xiě)儲(chǔ)存器構(gòu)成的的功能所有由硬件實(shí)現(xiàn)24、以下cache替代算法中，速度最快的是_，命中率最高的是_A.最不常常使用（LFU）算法B.近期最少使用（LRU）算法C.隨機(jī)替代25、在cache的地點(diǎn)映照中，若主存中的隨意一塊均可映照到cache內(nèi)的隨意一塊的地點(diǎn)上，則這類方法稱為_(kāi)A.全相聯(lián)映照B.直接映照C.組相聯(lián)映照D.混淆映照1、圖為某SRAM的寫(xiě)

6、入時(shí)序圖，此中R/W是讀/寫(xiě)命令控制線，當(dāng)R/W線為低電平常，儲(chǔ)存器按給定地點(diǎn)把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入儲(chǔ)存器。請(qǐng)指出圖中時(shí)序的錯(cuò)誤，并畫(huà)出正確的時(shí)序圖。2、剖析圖中兩個(gè)儲(chǔ)存器芯片有什么相同和不一樣3、剖析圖中所示的RAM芯片，請(qǐng)問(wèn)該芯片儲(chǔ)存容量多大字長(zhǎng)多少假如讀寫(xiě)RAM，控制信號(hào)R/W是高仍是低4、設(shè)有一個(gè)擁有24位地點(diǎn)和8位字長(zhǎng)的儲(chǔ)存器，問(wèn)：該儲(chǔ)存器能夠儲(chǔ)存多少字節(jié)的信息假如該儲(chǔ)存器由4M1位的RAM芯片構(gòu)成，需要多少片需要多少位作芯片選擇5、市場(chǎng)上常有的FLASH儲(chǔ)存器芯片均依據(jù)8比特或16比特組織。關(guān)于按字節(jié)尋址的8位、16位和32位CPU，地點(diǎn)線分別應(yīng)怎樣連結(jié)儲(chǔ)存器能夠達(dá)成的存取數(shù)據(jù)寬度分

7、別是多少6、SRAM芯片有17位地點(diǎn)線和4位數(shù)據(jù)線。用這類芯片為32位字長(zhǎng)的辦理器構(gòu)成1M32比特的儲(chǔ)存器，并采納內(nèi)存條構(gòu)造。問(wèn)：若每個(gè)內(nèi)存條為256K32比特，需要幾個(gè)內(nèi)存條每個(gè)內(nèi)存條共需要多少片這樣的芯片所構(gòu)成的儲(chǔ)存器需用多少片這樣的芯片7、剖析圖中所示儲(chǔ)存器構(gòu)造。8、某DRAM芯片內(nèi)部的儲(chǔ)存單元為128128構(gòu)造。該芯片每隔2ms起碼刷新一次，且刷新是經(jīng)過(guò)次序?qū)λ?28行的儲(chǔ)存單元進(jìn)行內(nèi)部讀操作和寫(xiě)操作實(shí)現(xiàn)的，設(shè)儲(chǔ)存器周期為500nm。求其刷新的開(kāi)支（也即進(jìn)行刷新操作的時(shí)間所占的百分比）。9、有一個(gè)2K16位的雙端口儲(chǔ)存器，若（1）從左端口讀出100號(hào)單元內(nèi)容（FFFF），同時(shí)從右端口

8、向200號(hào)單元寫(xiě)入（F0F0）；（2）從右端口向200號(hào)單元寫(xiě)入內(nèi)容（F0F0），同時(shí)從左端口讀出200號(hào)單元內(nèi)容。要求畫(huà)出兩種狀況下的儲(chǔ)存器數(shù)據(jù)讀寫(xiě)表示圖，并說(shuō)明考慮什么問(wèn)題10、繪圖說(shuō)明次序方式和交錯(cuò)方式的儲(chǔ)存器模塊化構(gòu)造。11、用定量剖析方法證明多模塊交錯(cuò)儲(chǔ)存器帶寬大于次序儲(chǔ)存器帶寬。12、設(shè)儲(chǔ)存器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用次序方式和交錯(cuò)方式進(jìn)行組織。儲(chǔ)存周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳遞周期=50ns。問(wèn)次序儲(chǔ)存器和交錯(cuò)儲(chǔ)存器的帶寬各是多少13、某計(jì)算機(jī)系統(tǒng)的內(nèi)儲(chǔ)存器由cache和主存構(gòu)成，cache的存取周期為45ns，主存的存取周期為200ns。

9、已知在一段給定的時(shí)間內(nèi)，CPU共接見(jiàn)內(nèi)存4500次，此中340次接見(jiàn)主存。問(wèn)：?Cache的命中率是多少?CPU接見(jiàn)內(nèi)存的均勻時(shí)間是多少納秒?Cache主存系統(tǒng)的效率是多少14、CPU履行一段程序時(shí)，cache達(dá)成存取的次數(shù)為3800次，主存達(dá)成存取的次數(shù)為200次，已知cache存取周期為50ns，主存為250ns，求cache/主存系統(tǒng)的效率和均勻接見(jiàn)時(shí)間。15、某計(jì)算機(jī)的內(nèi)儲(chǔ)存器系統(tǒng)采納L1cache，L2cache和主存三級(jí)分層構(gòu)造。接見(jiàn)第1級(jí)時(shí)命中率為95%，接見(jiàn)第二級(jí)時(shí)命中率為50%，其他50%接見(jiàn)主存。假定接見(jiàn)L1cache需要1個(gè)時(shí)鐘周期T，接見(jiàn)L2cache和主存分別需要10T和100T，計(jì)算三級(jí)儲(chǔ)存系統(tǒng)的均勻接見(jiàn)時(shí)間Ta是多少周期。16、CPU接見(jiàn)內(nèi)存的均勻時(shí)間與哪些要素相關(guān)均勻接見(jiàn)時(shí)間Ta=HTc+（1-H）Tm17、請(qǐng)用圖示說(shuō)明三級(jí)儲(chǔ)存系統(tǒng)分別由哪些部分構(gòu)成，并比較cache主存和主存輔存這兩個(gè)儲(chǔ)存層次的相同點(diǎn)和不一樣點(diǎn)。18、假定主存只有a，b，c三個(gè)頁(yè)框，構(gòu)成a進(jìn)c出的FIFO行列進(jìn)度，接見(jiàn)頁(yè)面的序列是0,1,2,4,2,3,0,2,1,3,2號(hào)。若采納：?FIFO算法?FIFO+LRU算法利用列表法求兩種策略的命中率。1、圖