微電子學技術(shù)發(fā)展的瓶頸和出路

微電子學技術(shù)發(fā)展的瓶頸和出路微電子學技術(shù)發(fā)展的瓶頸和出路微電子學技術(shù)發(fā)展的瓶頸和出路xxx公司微電子學技術(shù)發(fā)展的瓶頸和出路文件編號：文件日期：修訂次數(shù)：第1.0次更改批準審核制定方案設計，管理制度微電子學技術(shù)發(fā)展的瓶頸和出路黃璇黃德歡

在當今的信息社會中，電子學的應用顯得越來越重要。信息的獲取、放大、存儲、處理、傳輸、轉(zhuǎn)換和顯示都離不開電子學。電子學技術(shù)早已經(jīng)成為人類經(jīng)濟的命脈。電子學未來的發(fā)展，將以“更小、更快、更冷”為目標?！案　笔沁M一步提高芯片的集成度，“更快”是實現(xiàn)更高的信息運算和處理速度，而“更冷”則是進一步降低芯片的能耗。只有在這三方面都得到同步的發(fā)展，電子學技術(shù)才能取得新的重大突破。數(shù)年前，根據(jù)電子器件“更小、更快、更冷”的發(fā)展目標，美國國防高等技術(shù)研究署(DARPA)提出了超電子學(ultraelectronics)研發(fā)計劃，要求未來的電子器件要比現(xiàn)有的微電子器件的存儲密度高5~100倍，速度快10~100倍，而能耗則要小于現(xiàn)有器件能耗的2%，最終希望達到“雙十二”，即1012位的存儲器容量和1012次／秒的運算器速度，且廉價而節(jié)能。這顯然對未來的微電子加工技術(shù)提出了更高的要求。

本文在分析微電子加工技術(shù)和超大規(guī)模集成電路發(fā)展的基礎上，剖析它們面臨的發(fā)展瓶頸。隨著對集成電路芯片的要求越來越高，微電子器件將過渡到納米電子器件，后者將成為21世紀信息時代的核心。

微電子學技術(shù)的巨大成就

微電子學技術(shù)及超大規(guī)模集成電路的飛速發(fā)展使得人類在計算機、電子通訊、航空航天等重大經(jīng)濟領(lǐng)域取得了突飛猛進的進展，它們已經(jīng)成為當代各行各業(yè)智能工作的基石。

2000年10月10日，瑞典皇家科學院宣布，2000年度諾貝爾物理獎授給俄羅斯圣彼得堡約費物理技術(shù)研究所的阿爾費羅夫(Z.Alferov)、美國加州大學圣巴巴拉分校的克勒默(H.Kroemer)和美國得克薩斯儀器公司的基爾比(J.Kilby)。阿爾費羅夫和克勒默因為發(fā)明了基于半導體層狀異質(zhì)結(jié)構(gòu)的快速光電子和微電子元件，獲得了本屆諾貝爾物理獎。利用這種半導體層狀異質(zhì)結(jié)構(gòu)技術(shù)制造的快速晶體管和激光二極管，分別在衛(wèi)星無線電通信和移動電話通信，以及條形碼閱讀儀和光盤播放機等技術(shù)上得到了廣泛應用?；鶢柋葎t因在發(fā)明和開發(fā)集成電路芯片中所作的杰出貢獻而同時獲得諾貝爾物理獎。集成電路的發(fā)明，使微電子元件成為現(xiàn)代技術(shù)的基礎。在諾貝爾獎的百年歷史上，把物理獎頒給一種技術(shù)是極為少見的。20世紀的最后一頂物理學王冠之所以會戴在微電子學技術(shù)的頭上，是因為它對人類的影響實在是太大了，在當代社會中有著舉足輕重的地位。

半個世紀以來，電子學技術(shù)領(lǐng)域發(fā)生了兩次重大技術(shù)革命，一是晶體管取代真空電子管，二是集成電路取代傳統(tǒng)的導線連接電路。這兩次技術(shù)革命對人類以計算機和信息技術(shù)為基礎的新技術(shù)的發(fā)展起到了巨大的推動作用。特別是超大規(guī)模集成電路的出現(xiàn)，導致了現(xiàn)代計算機技術(shù)和通信技術(shù)翻天覆地的變化，催生出了一個巨大的計算機產(chǎn)業(yè)，并進而孕育出了一個嶄新的信息時代。如今，人們享受著“信息的陽光”，諸如，手里拿的手機、桌上擺的計算機、小巧方便的掌上電腦、無處不在的網(wǎng)絡，以及各種各樣的電子設備與系統(tǒng)等等。而這些信息時代的高科技產(chǎn)物都離不開一種最核心的部件，那就是集成電路。

集成電路從1950年代末開始發(fā)展，已有40余年的歷史。它的發(fā)展從小規(guī)模(SSI，1950年代末，集成度僅102個晶體管)、中規(guī)模(MSI，1960年代末，集成度為103個晶體管)、大規(guī)模(LSI，1970年代初，集成度約為104個晶體管)、超大規(guī)模(VLSI，1970年代末，集成度在105個晶體管)、直至現(xiàn)在的特大規(guī)模(ULSI，1980年代開始，集成度現(xiàn)已達到107~108個晶體管)階段。集成電路的集成度越高表明制造工藝中的制程精度越高(即光刻加工的最小線寬越小)，電路中的晶體管尺寸也就越小。

近30年來，全球最大的芯片制造商英特爾公司(Intel)計算機芯片的主要發(fā)展過程，代表了全球集成電路發(fā)展的歷程。

自1971年英特爾公司發(fā)布第一枚計算機芯片以來，至今已經(jīng)更新?lián)Q代十幾次，芯片的電子特性和集成度在不斷地更新?lián)Q代當中得到大幅度的提高。例如，1971年，英特爾的4004芯片，時鐘速度才為108千赫，內(nèi)有晶體管2300個，制程精度(最小線寬)為10微米；到1999年，英特爾的PentiumIII芯片(奔騰III芯片)，時鐘速度已經(jīng)接近1吉赫，在面積為217平方毫米的芯片內(nèi)有晶體管2800萬個，制程為微米。2002年8月投產(chǎn)的PentiumIV計算機芯片，其時鐘速度已經(jīng)高達吉赫，制程也達到了微米。盡管PentiumIV芯片的面積降低到116平方毫米，但芯片內(nèi)的晶體管數(shù)卻超過了5500萬個。30年來，計算機芯片的時鐘速度和集成度都提高了約25000倍；制程則從1971年的10微米縮小到今天的微米，用于集成電路加工的制程精度提高了約76倍。

計算機芯片時鐘速度的提高確實出乎人們的預料。雖然從最早計算機4004芯片時的108千赫發(fā)展到PentiumIV芯片的2吉赫總共用了30年時間，但從1吉赫到2吉赫卻只用了1年。而且，時鐘速度還在繼續(xù)飛速提高，人們普遍相信10年后將會達到30~100吉赫。

1965年，英特爾創(chuàng)始人摩爾(G.Moore)曾對計算機芯片未來的發(fā)展趨勢作了一個重要預測，他認為“每隔18個月新芯片的晶體管數(shù)量要比先前的增加一倍，同時性能也會提升一倍”。事實已經(jīng)證明，摩爾定律(Moore'slaw)在過去的30多年里準確地代表著芯片技術(shù)的發(fā)展趨勢。但是，隨著集成電路的集成度越來越高，晶體管的尺寸和集成電路的最小線寬也越來越小，摩爾定律受到了極大的挑戰(zhàn)。因為按照摩爾定律的發(fā)展趨勢，近年內(nèi)微電子加工技術(shù)的制程精度將達到微米以下，現(xiàn)代微電子學光刻加工技術(shù)也已經(jīng)接近它的物理極限，現(xiàn)行的半導體制造工藝的發(fā)展空間將十分有限。

微電子學技術(shù)發(fā)展的限制

盡管微電子學技術(shù)給人類帶來了前所未有的巨大進步，但它進一步發(fā)展的空間卻已經(jīng)受到了極大的限制。這些限制已經(jīng)成為微電子學技術(shù)繼續(xù)發(fā)展的重大瓶頸。能否突破這些瓶頸是微電子學技術(shù)發(fā)展所面臨的極大挑戰(zhàn)。

光刻技術(shù)限制

集成電路的加工設備中，光刻是核心。30年來，集成電路之所以能飛速發(fā)展，光刻技術(shù)的支持起到了極為關(guān)鍵的作用，因為它直接決定了單個晶體管器件的物理尺寸。每一代新的集成電路的出現(xiàn)，總是以光刻所獲得的最小線寬為主要標志。光刻技術(shù)的不斷發(fā)展從三個方面為集成電路的進步提供了技術(shù)保證:（1）大面積均勻曝光，在同一塊硅片上加工出大量的器件和芯片，保證了批量化的生產(chǎn)水平，硅片的尺寸也從最初的2英寸直徑，逐漸發(fā)展到4英寸、6英寸、8英寸直至現(xiàn)在的12英寸直徑；(2)光刻的最小線寬不斷縮小(現(xiàn)已達到微米)，使芯片的集成度不斷提高，生產(chǎn)成本也隨之下降；(3)集成電路中的晶體管尺寸不斷縮小后，隨著晶體管的時鐘速度的不斷加快，集成電路的性能也得以持續(xù)不斷地提高。

縮小晶體管的尺寸和線寬的基本方法在于改進光刻技術(shù)，也就是使用更短波長的曝光光源，經(jīng)掩模曝光，把刻蝕在硅片上的晶體管做得更小、連接晶體管的導線做得更細來實現(xiàn)。在光刻加工技術(shù)中，最小線寬的加工取決于所選用的光波的波長(光刻的光斑直徑等于半波長)。目前，光刻中使用的光源是深紫外光，所以現(xiàn)行的光刻技術(shù)也被稱為深紫外光光刻技術(shù)。在微電子加工中已經(jīng)得到成功應用的深紫外光源有:波長為248納米的KrF準分子激光光源和193納米的ArF準分子激光光源。但是，即使是使用較短波長的ArF準分子激光光源，其光刻精度仍然無法達到小于微米。也就是說，當集成電路最小線寬的要求小于微米時，現(xiàn)行的光刻技術(shù)將無能為力而面臨著失敗。

為了實現(xiàn)更高的光刻精度，人們?nèi)栽诓粩嗵剿鞲滩ㄩL的F2激光光源(波長為157納米)光刻技術(shù)，它的使用有望使光刻的最小線寬達到90納米以下。但是，這種更短波長的紫外光很容易被空氣吸收，要想獲得最終應用還需要探索新的光學及掩模襯底材料?？傊?57納米光源的光刻技術(shù)開發(fā)給當今微電子加工技術(shù)帶來了新的希望，但還有很多技術(shù)難關(guān)需要取得突破，也是一個不爭的事實。最近，英特爾公司和臺積電公司宣布，它們將在2003年推出微米的光刻生產(chǎn)線，這說明，在光刻精度上人類再次取得了重大突破。

材料和制造工藝的限制

隨著集成電路集成度的提高，芯片中晶體管的尺寸會越來越小，這就對制作集成電路的半導體單晶硅材料的純度要求也越來越高。哪怕是極其微小的缺陷或雜質(zhì)，都有可能使集成電路中的某個或數(shù)個晶體管遭到破壞，最終導致整個集成電路的失敗。同時，集成電路集成度的提高還會引發(fā)另一個十分棘手的問題。隨著集成塊上晶體管器件之間絕緣厚度的減小，當小到5個原子的厚度時（特別容易出現(xiàn)在絕緣層的缺陷處），量子隧道效應將會出現(xiàn)，即傳輸電荷的電子將會穿過絕緣層，使晶體管器件之間的絕緣失效。

在制造工藝方面，隨著光刻精度的提高，也需要相應提高硅片(基板)和光刻掩模板的表面平整度，對于數(shù)十納米的最小線寬制程，表面平整度幾乎是原子尺度。除此之外，光刻精度的提高對基板和掩模板之間的平行度要求也越來越高。這些十分苛刻的制造工藝條件，無疑也將成為提高光刻精度的另一個重要瓶頸。

能耗和散熱的限制

微電子學技術(shù)除了在光刻加工技術(shù)上和半導體材質(zhì)上存在著急待突破的技術(shù)限制之外，它還受到了器件能耗過大和芯片散熱困難的嚴重困擾。隨著集成電路芯片中晶體管數(shù)量大幅度增多，芯片工作時產(chǎn)生的熱量也同樣在大幅度增加，芯片的散熱問題已經(jīng)成為當今超大規(guī)模集成電路進一步發(fā)展的嚴重障礙，降低器件的能耗和解決芯片的散熱也已成為微電子學技術(shù)進一步發(fā)展的一個主要技術(shù)瓶頸。

當今的微電子器件(如場效應晶體管)，由于本身的工作能耗太大，已經(jīng)很難適應更大規(guī)模集成的需要。換句話說，即使通過芯片的新設計(如多層芯片設計技術(shù))和光刻加工技術(shù)的改進(如極紫外光光刻技術(shù))在一定程度上可以提高芯片的集成度，但由于目前微電子器件的工作電流和能耗都太大，大量的發(fā)熱使集成電路很難保證其正常的工作狀態(tài)。同時，芯片的過熱還會造成其使用壽命縮短、可靠性降低等嚴重問題。

對此，英特爾公司微處理器研究實驗室負責人齊勒(J.Ziller)指出“芯片的能耗是提高集成度的一堵難以逾越的障礙”。微處理器速度可望在10年后達到30~100吉赫，運算次數(shù)則達到10000億次/秒，高速運行的微處理器芯片的發(fā)熱量將和它們的速度一樣也大得驚人，幾乎與核反應產(chǎn)生的熱量、或太陽表面的熱量不相上下。所以，能夠滿足“更冷”要求的低能耗芯片技術(shù)的開發(fā)是芯片得以進一步發(fā)展的當務之急。

不過，限制微處理器的能耗并不是一件容易的事情。為使微處理器能耗降低，必須在材料性能和晶體管結(jié)構(gòu)上進行大量的改進，例如:(1)美國IBM公司首倡的以銅代鋁技術(shù)，即芯片中采用銅線代替原先的鋁線連接技術(shù)，由于銅比鋁導電性更好，可以提高器件間的傳輸速率，降低連線的電阻，在提高芯片性能的同時，也能夠在一定程度上降低芯片的發(fā)熱量；(2)在芯片設計上進行一些重大的革新，包括開發(fā)雙內(nèi)核微處理器，開發(fā)向微處理器的部分區(qū)域輸送少量電流的小型能量來源，以及尋找能夠代替或使硅的性能得到進一步增強的新型化合物。

微電子學技術(shù)期待再突破

芯片加工工藝

最近，美國普林斯頓大學開發(fā)出一種名為“激光輔助直接刻蝕法(Laser-AssistedDirectImprint，LADI)”的半導體加工工藝技術(shù)。該加工技術(shù)不同于傳統(tǒng)的光刻工藝，先將模子直接按壓在硅片上，然后施加五千萬分之一秒的激光脈沖，使硅熔化后再按照模子的圖案凝固。這種工藝可使一塊硅芯片上的晶體管密度增大100倍，器件的尺寸縮小數(shù)倍，生產(chǎn)流程也同時得到簡化。采用傳統(tǒng)技術(shù)，生產(chǎn)一塊芯片需要10至20分鐘，而利用該工藝僅需要四百萬分之一秒。借助該技術(shù)，可望生產(chǎn)出尺寸更小、速度更快、價格更低的計算機芯片。

提高芯片集成度

英特爾公司在最新發(fā)展的微米制造工藝中，首次采用了7層銅互連技術(shù)。基于硅片上單位電路密度和制造成本的考慮，目前的微米制造工藝全部采用了6層銅互連技術(shù)。英特爾公司的微米制造工藝采用7層銅互連技術(shù)后，其最直接的好處是每塊微處理器芯片上可以集成數(shù)億個晶體管，大幅度提高芯片的集成度，同時還可降低生產(chǎn)成本。微米制造工藝的成功讓人們又一次看到了芯片工業(yè)的持續(xù)發(fā)展性。

器件特性提高和能耗降低

芯片中晶體管的最重要特性是它們的開關(guān)特性。開關(guān)特性的好壞取決于它們能否在“開”的狀態(tài)下讓電流盡可能大地流過，而在“關(guān)”的狀態(tài)下則完全切斷電流。事實上，目前晶體管的開關(guān)特性還無法達到這個理論上的開關(guān)特性。為了盡量提高晶體管的工作效率，降低晶體管的能耗，人們正在研究提高晶體管開關(guān)特性的新技術(shù)，如有助于大幅提高晶體管電流切斷的SOI（絕緣體上覆硅）技術(shù)和有助于晶體管在“開”的狀態(tài)下大幅提高電流速度的“硅拉伸”技術(shù)。

由IBM公司首先發(fā)展的芯片SOI是利用離子注入的手段，在芯片的硅基板里面形成絕緣埋層，再把晶體管做在這個絕緣層上面。SOI技術(shù)以其獨特的材料結(jié)構(gòu)和全介質(zhì)隔離技術(shù)為新型高性能器件開發(fā)提供了廣闊的空間，已逐漸成為開發(fā)高速度、低功耗、高集成度以及高可靠性的超大規(guī)模和超高速集成電路的重要技術(shù)。目前，SOI技術(shù)已經(jīng)應用于英特爾公司和美國AMD公司生產(chǎn)的最新計算機芯片中。

由英特爾公司發(fā)展的并將在英特爾公司最近公布的微米制造工藝中應用的“硅拉伸”（StrainedSilicon）技術(shù)可以有助于晶體管在“開”的狀態(tài)下大幅提高電流速度。這項技術(shù)的原理并不復雜，它通過拉伸硅片，將硅原子間的距離增大，使電流流過時的阻力降低，由此可以在晶體管“開”的狀態(tài)下允許更多電子經(jīng)過。采用“