軟件開(kāi)發(fā)-a31未硬件設(shè)計(jì)指南

項(xiàng)內(nèi)備版基于作說(shuō)簽核簽核日期其他描述（包括異議，建議，備注：NoteX表示不符合描述內(nèi)容SCH/PCB信SCH名PCB名SCHPCB序號(hào)檢查內(nèi)選項(xiàng)備1CPU&Beside√2√3√4NAND√5√6√7√8√9√√√√√√√√PCB√CPU&Beside DRAM六層 NAND 駐極體MIC應(yīng)用指 PCB CPU&Beside/1VRA2網(wǎng)絡(luò)上的到地電阻R21和VRA1網(wǎng)絡(luò)上的到地電C97參數(shù)不能修改2CPUS的調(diào)試測(cè)試點(diǎn)必須保留，如下圖 CPUS- CPUS- CPUS- CPUS- 332.768K時(shí)鐘輸出網(wǎng)絡(luò)AP-CK32KO的默認(rèn)幅度為1.5V否與接收設(shè)備的電平匹配，是否調(diào)整了輸4 分配請(qǐng)按照標(biāo)案圖分配，切勿隨意調(diào)整，新請(qǐng)與相關(guān)溝通5高頻晶振的網(wǎng)絡(luò)X24MO上串接電阻必須保留6低頻(32.768KHz)晶振必須保7下圖的兩個(gè)0R電阻必須使用1%精度的精密電阻/1CPUpackagedatasheet2BypassCappin腳的正下方。AVCC-AP、VRPVRA1VRA2網(wǎng)絡(luò)上的到地電阻和電容必須一點(diǎn)接地，HP-GND需要從耳機(jī)端拉30mil的走線到主控端在以上網(wǎng)絡(luò)VRPVRA1VRA2AVCCAGNDGNDHP HPEARGN大地3優(yōu)先走晶振，晶振電路接近IC，與主控晶振出線PIN距離<300mil4中間接地焊盤建議用“井”字連接，以減小過(guò)孔的阻/1電感感量為1.5uH，注意飽和電流要選擇為最大充電1.5倍，直流電阻小100毫歐2DCDC3的反饋CPU-VDDFB與主控U1BF21腳連接3IRQ的上拉電源采用VCC-RTC43G模塊采用VBAT供電，其它大負(fù)載PS5DC5SET是否確認(rèn)當(dāng)接地時(shí)DCDC5是給DDR3DC5SET懸空時(shí)是給LPDDR265V升壓DCDC必須選用MT36087PMU的ACIN和USBVBUS的電源輸入有集成過(guò)保護(hù)，高于7V時(shí)關(guān)8DCDC1DCDC5除了做反饋用以外，還分別DC5LDO的供電，注DCDC5反饋線30mil，DCDC1反饋線線寬請(qǐng)根據(jù)實(shí)際所接負(fù)載確定。9 的輸出電容的參數(shù)不能隨意修改，可以根據(jù)際情況修改封/1PMU底層地平面處理，給底層盡量完整的地平面，能更有接的方式鋪2VREF的電容要盡量靠近Pin腳，接地點(diǎn)盡量遠(yuǎn)離避免干擾3放在第二層，利用地層DCDC工作時(shí)對(duì)VREF的干擾。4DCDC輸入VIN1-5輸入濾波電容應(yīng)盡量靠近輸入腳，輸入通路最好先經(jīng)過(guò)電容后進(jìn)Pin以達(dá)到更好的5ACIN的線寬6線寬>=120mil7VDD-SYSLXVIN線寬全都必須>=80mil8DCDC1反饋線需要DC1SW供電，線寬請(qǐng)根據(jù)負(fù)載電小確定9DCDC5反饋線需要DC5LDO供電，線寬>=30milLDO輸入線寬>=80mil，輸出線寬根據(jù)負(fù)載電流決定(建30mil以上地線PMU底部的PAD時(shí)，可用較細(xì)線從Pin腳引出，PMU底部需要留一個(gè)完整的地，以便IC散熱，如果條允許的情況下，面積至少預(yù)留DRAM/1CPU端VCC-DRAM與旁路電容相連接的過(guò)孔不少于10個(gè)2DS0CK/DS0CK#之間跨接一0402NC3DS1CK/DS1CK#之間跨接一0402NC4DS0CK/DS0CK#上串接的電阻使用0R5DS1CK/DS1CK#上串接的電阻使用0R6主控端ODT信號(hào)直接連接DRAMODT7主控RESET直接連接DRAMRESET8在主控端和DRAM端的每個(gè)VrefPin都需要一0.1uF9DDR3ZQ阻在主控端和DRAM端都是分別連接，阻值240ohm1/PCB層疊說(shuō)1如上圖所示，分別為6層PCB用的FR41080pp板型厚度為2.8~3mils。建議TOP/BOTTOM與相鄰參考平面間采用1080PP板。走線寬度與間距說(shuō)2數(shù)據(jù)信號(hào)包括：DQMx，DQx，DQSx地址/RAS，ODT，CKE，RST時(shí)鐘信號(hào)包括：CK，CK#1、數(shù)據(jù)信號(hào)（DQSx除外）走線寬度為4mils，間3、地址控制信號(hào)走線寬度為4mils，間距為8milsCK/CK為差分信號(hào)，時(shí)鐘信號(hào)線走線寬度為3 流路徑不能被過(guò)孔反焊盤打斷。過(guò)孔采用8/14mils，NAND/1VPS的上下拉是否有參照相應(yīng)NAND的DATASHEET作處理VPS上下拉處理廠VPS上下拉電阻默認(rèn)均不默認(rèn)均不27nm(k9GBG08U0A):pullOther:24nm:(TC58NVG5D2HTA00,TH58NVG7D2GTA20):pull2NAND必須采通道貼兩片3NANDFLASHBOOT-SEL0BOOT-SEL1的接地電不貼4eMMCNANDBOOT-SEL0懸空，BOOT-SEL1的接地阻貼上/1TSOPeMMClayout2NAND靠近主控?cái)[放，走線與高頻信號(hào)隔開(kāi)3NAND封裝建議按照原廠提供的封裝庫(kù)以兼容NANDFLASH/1鍵數(shù)選擇，根據(jù)需要，直接去掉后面的按2按鍵采用線控按鍵，LRADC0網(wǎng)絡(luò)的采樣范圍為0-2V，在添加按鍵時(shí)保證按鍵按下后LRADC0網(wǎng)絡(luò)電壓范圍為0-2V，任意兩個(gè)按鍵按下時(shí)LRADC0電壓差必須>=0.15V/1AVDD-CSIcamera端電容使用4.7uFAFVCC-CSIcamera1uF2PCLK和MCLK上必須增加NC電容用于提高頭的兼性3/1AVDD-CSI與IOVDD-CSI必須單獨(dú)供電，以保證干2電源比較臟，注意不要與其他敏感電源（如AVDD）3CSI-STBY，CSI-RSTCSI-STBY,CSI-RST,CSI-PWR-EN確保與主控或PMU片連接4Cameraconnector旁地的完5頭模組PIN腳定義：檢查頭模組的PIN定義，是下接觸可選擇，檢查模組金手指接觸面6對(duì)于高像素的模組，可能會(huì)發(fā)熱比較嚴(yán)重， 否則可能會(huì)帶來(lái)畫面變色7MIPI-CSI2需要差分走線，100ohm阻抗8MIPI-CSI2分走線，過(guò)孔最好不超過(guò)2個(gè)9VE的電壓是否與使用頭模組IO電壓保持致,VE電壓根據(jù)模組的電壓調(diào)整CSI的數(shù)據(jù)線和mclk/pclk/hsync、vsync的走線需等長(zhǎng)PCLK上的電容靠主控，電阻靠近CAMERA;MCLK靠CAMERA，電阻靠近主控頭方向以LAYOUT時(shí)，保證頭方向正.保證模具的頭開(kāi)孔位置，與頭插座位置的距離盡量近≤2000mil，防止頭模組FPC過(guò)長(zhǎng)出現(xiàn)問(wèn)題AVDD，IOVDDDVDD的濾波電容，需要接近模組雙頭: LAYOUT時(shí)，請(qǐng)盡量保證兩個(gè)頭的連接器CSI的一CSI-MCLK和CSI-PCLK需要各自包地，較少的換（MCLK2層以內(nèi)，PCLK2層以內(nèi)）Cameraconnector。PCLK和DATA走線長(zhǎng)度保證一致。/1差分線包地，參考平面完2ESD器件靠近插座，見(jiàn)下圖3差分走線過(guò)孔不超過(guò)2個(gè)4按差100歐姆5走線”；差分線對(duì)內(nèi)、對(duì)間盡量等長(zhǎng)，相互誤差約<200mil/1線是否有濾波電路2pin75Ω對(duì)地電阻3根據(jù)方案需要加或不加濾波橋，濾波橋的參數(shù)不要出/1TV信號(hào)線是否2/1HEHONE電路必須采用耦合與直驅(qū)電路雙layout， EARGNDGND2駐極體MIC器件值選取，達(dá)到理想效果，需要按照3在使用金屬外殼時(shí)，耳機(jī)采用耦合電路/1 差分走線包地（如果允以走內(nèi)層寬度mil21、遠(yuǎn)離高速信號(hào)線，如DRM。在高速信號(hào)線相鄰層走線，若要交叉，中間須有“地”層,且在高2、MIC擺放位置遠(yuǎn)離（>=200mil）RF、PA34FB的走線要注意從耳機(jī)的引腳處拉回，并平行，起到反饋的作用，并 分別為30mil10mil5MIC- R119 C227 HS- MIC-HBIASwithdetection 6耦合電路耳機(jī)接地EARGNDGND一點(diǎn)接地EARGND通過(guò)30mil的走線拉到主控端AVCC-AP、VRP、VRA1、VRA2網(wǎng)絡(luò)上的到地電阻和電容一點(diǎn)接地，EARGND需要與以上網(wǎng)絡(luò)的一點(diǎn)接地處連接駐極MICMIMIC電路原理

元件值選C1理想選擇47Uf鉭電容，在考慮成本的情況下，可以選擇10UfR1的選取，不同的MIC需要取不同的值，下面講解具體選擇MICI-VCurve，計(jì)算等效MIC等效FET，選擇工作在saturation有最大的增益，下圖為本人測(cè)試的一款MIC的I-V曲線，從圖中看出，選擇電壓在1V左右的時(shí)候，工作在Saturation區(qū)，此時(shí)MIC的等R=V/I≈4.2kMICI-V畫出等效電路，計(jì)算 VVMIC電為1V,通過(guò)簡(jiǎn)單計(jì)算，可以得到R1選擇為7.2K電I-V取待用的MIC準(zhǔn)備直流可調(diào)穩(wěn)壓電源和把記錄的數(shù)據(jù)，繪制成曲線，找到Saturation區(qū)的位置由于MIC輸出信號(hào)很小，需要經(jīng)過(guò)IC進(jìn)行放大，這樣也就把噪聲同樣放大了，理論上MIC最好放置在IC附近，實(shí)際上，由于模具限制，往往MICIC很遠(yuǎn)，會(huì)引入噪聲，具體布線處理辦法是將MICVMIC的地通過(guò)粗線引ICAGND，由管AGND與系統(tǒng)整個(gè)/1避免其它信號(hào)的串?dāng)_，檢查是否做包地處/12D+/D-上的ESD器件寄生電容小于等于4pF(4pF包括了差3 D+/D-上必須使用共模扼流圈和ESD器件/12USBD+/D-始終保證差分并排走線，拐腳的角度為4531、USBD+/D-差分信號(hào)走線要與其它信號(hào)間距>10mil2、盡量避免D+/-的走線走在器件的下面或者與其他信34在進(jìn)行模塊設(shè)計(jì)的時(shí)候，優(yōu)先考慮USB線位置，并56D+和D-信號(hào)走線不能分/12ESD器件線電容不能大于10pF34CMD信號(hào)線上拉電阻使用10K，電源為VCC-SDMMC5卡檢測(cè)信號(hào)SDC0-DET的上拉電源是否為VA/12走線盡量與高頻信號(hào)隔開(kāi)，數(shù)據(jù)線分組走線，過(guò)孔控3同組SD卡數(shù)據(jù)線走線方向趨勢(shì)保持一 不允許出現(xiàn)份分散走線的方式4將CLK包地；數(shù)據(jù)之間可不包地/1主控GPIO電平是否與3G模組的電平匹配，VB電根據(jù)模組的電2PHINP、PHINN、PHOUTP、PHOUTN網(wǎng)絡(luò)須串接1uF隔直電容3PCM的連接方式主控端basebandPCM- PCM-PCM- PCM-PCM- PCM-PCM- PCM-4UART的連接方式如下主控端basebandUART- UART-UART- UART-UART- UART-UART- UART-/13G容易受干擾，需要嚴(yán)格按照3G模組廠家提供的23G供電必須由VBAT-EXT，3G瞬間電流達(dá)到3A,走線線>240mil3天線走線阻抗匹配控制在50歐姆4USB差分對(duì)阻抗匹配控制在90歐姆53G模塊遠(yuǎn)離其他高速信號(hào)和電源的干擾，并用完整圍6必須增加罩/1WIFI的IO供電是否與主控的模塊接口電源保持一致VG，VG電壓根據(jù)模組的電壓調(diào)整2PCM的連接方式如下： PCM- PCM-PCM- PCM-PCM- PCM-PCM- PCM-3UART的連接方式如下：主控 WIFIUART- UART-UART- UART-UART- UART-UART- UART-/1WIFI天線阻抗控制為50ohm，為了不讓天線變成單向天線層最好都用地線完全。2RF走線注意元件布局盡量緊湊，目的走線盡量走線盡量圓弧或135度角RF單元盡量單點(diǎn)接地，通過(guò)地孔直接和地平面相連接遠(yuǎn)離高頻干做好50R阻抗匹配注意RF通路通過(guò) 孔包地，注意一倍線寬距離/1EMAC應(yīng)用的電路框圖如下2Diffpairs/1當(dāng)使用GigaPHY時(shí)VA=2.5V2GigaPHYRGMII/1PHY收發(fā)器數(shù)據(jù)差分信號(hào)TX+/TX-，RX+/RX-是否放匹配電阻（49.9歐姆）PHY的引腳2時(shí)鐘信號(hào)（TXC/RXC）與數(shù)據(jù)信號(hào)距離（不小于20mils3PHY與A31的MAC接口的走線距離不得大于150mm4800mil小間距50mil)5PHY到RJ45的走線距離不得大于120mm6MDI四組信號(hào)做成100歐阻抗的差分走線,盡量不用過(guò)孔線7過(guò)800mil,四組差分對(duì)與對(duì)間的距離不小于30mil8為保證更好的阻抗匹配49.9R電阻要盡量靠近網(wǎng)絡(luò)變壓端相應(yīng)PIN腳放置，并盡量避免過(guò)孔和換層PCB/12一個(gè)H（電源和地之間的介質(zhì)厚度為單位，若內(nèi)20H則可以將70%的電場(chǎng)限制在接地邊沿內(nèi)；內(nèi)縮100H則可以將8%的電場(chǎng)限制在內(nèi)。一般四層板電源層內(nèi)縮80mil-100mil宜。ThisistheoriginalworkandcopyrightedpropertyofAllwinnerTechnology(“Allwinner”).Reproductioninwholeorinpartmustobtainthewritt