實驗一晶體管共射極單管放大器

實驗一晶體管共射極單管放大器一、實驗目的.掌握放大器靜態(tài)工作點的調試方法，學會分析靜態(tài)工作點對放大器性能的影響。.掌握放大器電壓放大倍數(shù)、輸入電阻、輸出電阻及最大不失真輸出電壓的測試方法。.熟悉常用電子儀器及模擬電路實驗設備的使用。二、實驗原理圖1—1為電阻分壓式工作點穩(wěn)定單管放大器實驗電路圖。它的偏置電路采用Rb2和Rbi組成的分壓電路，并在發(fā)射極中接有電阻Re，以穩(wěn)定放大器的靜態(tài)工作點。當在放大器的輸入端加入輸入信號Ui后，在放大器的輸出端便可得到一個與Ui相位相反，幅值被放大了的輸出信號Uo,從而實現(xiàn)了電壓放大。LL"圖1-1共射極單管放大器實驗電路在圖1—1電路中，當流過偏置電阻Rbi和Rb2的電流遠大于晶體管T的基極電流1b時(一般5?10倍)，則它的靜態(tài)工作點可用下式估算，Ucc為供電電源，此為+12V。U4(Rbl/Rbl+Rb2)UccIe=Ub—Ube/Re=IcUce=UCC—Ic(Rc+Re)電壓放大倍數(shù)Av=—P(Rc//Rl/Fbe)輸入電阻Ri=Rbl//Rb2//rbe輸出電阻 RO^RC放大器靜態(tài)工作點的測量與調試1)靜態(tài)工作點的測量測量放大器的靜態(tài)工作點，應在輸入信號Ui=0的情況下進行，即將放大器輸入端與地端短接，然后選用量程合適的數(shù)字萬用表，分別測量晶體管的集電極電流Ic以及各電極對地的電位Ub、Uc和Ue。一般實驗中，為了避免斷開集電極，所以采用測量電壓，然后算出Ic的方法。例如,只要測出Ue，即可用Ic七Ie=UE/RE算出Ic(也可根據(jù)Ic=(Ucc—Uc)/Rc,由Uc

確定Ic）>同時也能算出Ube=Ub—Ue,Uce=Uc—Ue。，2）靜態(tài)工作點的調試放大器靜態(tài)工作點的調試是指對三極管集電極電流1c（或Uce）調整與測試。靜態(tài)工作點是否合適，對放大器的性能和輸出波形都有很大的影響。如工作點偏高，放大器在加入交流信號以后易產(chǎn)生飽和失真，此時uo的負半周將被削底，如圖1—2（a）所示，如工作點偏低則易產(chǎn)生截止失真，即uo的正半周被縮頂（一般截止失真不如飽和失真明顯），如圖1—2（b）所示。這些情況都不符合不失真放大的要求。所以在選定工作點以后還必須進行動態(tài)調試，即在放大器的輸入端加入一定的W，檢查輸出電壓uo的大小和波形是否滿足要求。如不滿足，則應調節(jié)靜態(tài)工作點的位置。（a）飽和失真圖1-2靜態(tài)工作點對Uo波形失真的影響改變電路參數(shù)Ucc，&■，Rb（Rb>.Rb2）都會引起靜態(tài)工作點的變化，如圖1—3所示,但通常多采用調節(jié)偏電阻Rb2的方法來改變靜態(tài)工作點，如減小Rb2,則可使靜態(tài)工作點提比箋IrJ守o最后還要說明的是，上面所說的工作點“偏高”或“偏低”不是絕對的，應該是相對信號的幅度而言，如信號幅度很小，即使工作點較高或較低也不一定會出現(xiàn)失真。所以確切的說，產(chǎn)生波形失真是信號幅度與靜態(tài)工作點設置配合不當所致。如須滿足較大信號的要求,靜態(tài)工作點最好盡量靠近交流負載線的中點。圖1—3電路參數(shù)對靜態(tài)工作點的影響2.圖1—3電路參數(shù)對靜態(tài)工作點的影響2.放大器動態(tài)指標測試放大器動態(tài)指標測試包括電壓放大倍數(shù)、輸入電阻、輸出電阻、最大不失真輸出電壓（動態(tài)范圍）和通頻帶等。1）電壓放大倍數(shù)Av的測量Ui，在輸出電壓U。不失真的情況下,1）電壓放大倍數(shù)Av的測量Ui，在輸出電壓U。不失真的情況下,Av=Uo/Ui2）輸入電阻Ri的測量為了測量放大器的輸入電阻，按圖14電路在被測放大器的輸入端與信號源之間串入一已知電阻R,在放大器正常工作的情況下，用萬用表交流檔測出Us和U"則根據(jù)輸入電阻的定義可得：U；UU

R,=—=771-=- -/?/, ”Us—U,測量時應注意：1）測量R兩端電壓Ur時必須分別測出Us和U"然后按Ur=Us-U求出Ur值。2）電阻R的值不宜取得過大或過小，以免產(chǎn)生較大的測量誤差，通常取R與風為同一數(shù)量級為好，本實驗可取R=l-2Kfto3）輸出電阻Ro的測量按圖1—4電路，在放大器正常工作條件下，測出輸出端不接負載Rl的輸出電壓U。和接入負載后輸出電壓Ul，根據(jù)Ul=（Rl/Ro+Rl）Uo即可求出Ro-（———1）R,力在測試中應注意，必須保持Rl接入前后輸入信號的大小不變。圖1—4輸入、輸出電阻測量電路4）最大不失真輸出電壓Uolp的測量（最大動態(tài)范圍）如上所述，為了得到最大動態(tài)范圍，應將靜態(tài)工作點調在交流負載線的中點。為此在放大器正常工作情況下，逐步增大輸入信號的幅度，并同時調節(jié)Rw（改變靜態(tài)工作點），用示波器觀察U。，當輸出波形同時出現(xiàn)削底和縮頂現(xiàn)象（如圖1—5）時，說明靜態(tài)工作點已調在交流負載線的中點。然后反復調整輸入信號，使波形輸出幅度最大，且無明顯失真時，用萬用表交流檔測出U。（有效值），則動態(tài)范圍等于或用示波器直接讀出Uopt來。|Av|圖1—5靜態(tài)工作點正常，輸入 圖1—6幅頻特性曲線5）放大器頻率特性的測量放大器的頻率特性是指放大器的電壓放大倍數(shù)Av與輸入信號頻率f之間的關系曲線。單管阻容耦合放大電路的幅頻特性曲線如圖1—6所示：A?為中頻電壓放大倍數(shù)，通常規(guī)定電壓放大倍數(shù)隨頻率變化下降到中頻放大倍數(shù)的1/V2倍，即0.707Avm所對應的頻率分別稱為下限頻率九和上限頻率fH則通頻帶 fBw=firfi.放大器的幅頻特性就是測量不同頻率信號時的電壓放大倍數(shù)Av.為此可采用前述測Av的方法，每改變一個信號頻率，測量其相應的電壓放大倍數(shù)，測量時要注意取點要恰當，在低頻段與高頻段耍多測幾點，在中頻可以少測幾點。此外，在改變頻率時，要保持輸入信號的幅度不變，且輸出波形不能失真。三.實驗儀器1.模電實驗箱： 2.雙蹤示波器；3.數(shù)字萬用表；4.信號發(fā)生器。四.實驗內(nèi)容及步驟.在實驗箱的晶體管系列模塊中，按圖1—1所示連接電路。檢查無誤后打開直流電源開關。.測量靜態(tài)工作點靜態(tài)工作點測量條件：輸入A點接地即使Ui=O.在步驟1連線基礎上，打開直流開關，調節(jié)Rw，使Ic=2.0mA（即U0=2.4V）,用萬用表測量U”Ue＞氏、%值。記入12—K表1—1Ic=2.0mA測量值計算值Ub（V）Ue(V)Uc(V)%(KQ)Ute(V)U.(V)k(mA).測量電壓放大倍數(shù)動態(tài)工作店測量條件：斷開A點接地的線，把輸入信號連接到A點，信號發(fā)生器調節(jié)一個頻率為IKHz、15mV的正弦波作為輸入信號Ui。同時用雙蹤示波器觀察放大器輸入端電壓和輸出電壓U。的波形，在U。波形不失真的條件下用萬用表交流檔測量表1一2中三種情況下的輸出電壓U。，并用雙蹤示波器觀察其中一組UO、Ui波形的相位關系，記入表1—2。表1—2Ic=2.0mAUi=15mV(有效值)Rc(KQ)Rl(KC)Uo(V)AvUi波形uo波形2.4co1J1.2oo2.42.4注意：由于晶體管元件參數(shù)的分散性，定量分析時所給Ui為15mV不一定適合，具體情況需要根據(jù)實際給適當?shù)腢值，以后不再說明。切記萬用表交流檔測量都是有效值，而示波器觀察的都是峰峰值。.測量最大不失真輸出電壓在步驟3的Rc=2.4K。Rl=2.4KC連線條件下，同時調節(jié)輸入信號的幅度和電位器Rw，用示波器觀察Uop-pUo峰峰值、用萬用表交流檔測量Ui、U。值，記入表1-5。表1—5R(=2.4KHRl=2.4KQIc(mA)Uim（mV）有效值Uom（V）有效值U°p_p峰峰值.測量輸入電阻和輸出電阻按圖1—4所示，取R=2K,置Rc=2.4KC,Rl=2.4KH,Ic=2.0mA?1）輸入電阻在輸入端輸入fHKHz、峰峰值為50mV的正弦信號，在輸出電壓U。不失真的情況下,用萬用表交流檔測出Us和U”記入表1—6,算出Ri。

表1—6Us(V)Ui(V)u?二產(chǎn)）2）輸出電阻輸入條件同上，保持Us不變，測量輸出斷開Rl，測量輸出電壓Uo,MillRoo表1—7U0(V)Ul(V)un.Ro=( 1)RlUl五.實驗報告總結及要求.整理測量結果，并把實測的靜態(tài)工作點、電壓放大倍數(shù)、輸入電阻、輸出電阻之值與理論計算值比較，分析產(chǎn)生誤差原因。.總結％,心及靜態(tài)工作點對放大器電壓放大倍數(shù)、輸入電阻、輸出電阻的影響。.當調節(jié)偏置電阻Rb2,使放大器輸出波形出現(xiàn)飽和或截止失真時，晶體管的管壓降UcE怎樣變化？.測試中，如果將函數(shù)信號發(fā)生器、示波器中任一儀器的二個測試端子接線換位（即各儀器的接地端不再連在一起），將會出現(xiàn)什么問題？實驗二集成運算放大器的基本應用模擬運算電路實驗目的1.研究由集成運算放大器組成能；2.了解運算放大器在實際應用時應考慮的一些問題。二.實驗原理運算放大器是具有兩個輸入端、?個輸出端的高增益、高輸入阻抗的多級直接耦合放大電路。在它的輸出端和輸入端之間加上反饋網(wǎng)絡，則可實現(xiàn)不同的電路功能。本實驗采用的集成運放型號為UA741,引腳排列如圖2—1所示。它是八腳雙列直插式組件，2為反相輸入端：3為同相輸入端：4為負電源端：7為正電源端：6為輸出端：1和5為外接調零電位器的兩個端子：8為空腳。R110K2R2qRF100KUo圖2-1 UA741的管腳圖圖2-2反相比例運算電路.調零及消振集成運放在作運算使用前，應短路輸入端，調節(jié)調零電位器使輸出用壓為零。調零時應注意：必須在閉環(huán)條件下進行且輸出端應用小量程電壓擋。運放如不能調零，應檢查電路接線是否正確，如輸入端是否短接或輸入不良、電路有沒有閉環(huán)等。若經(jīng)檢查接線正確、可靠且仍不能調零，則可懷疑集成運放損壞或質量不好。由于運算放大器內(nèi)部晶體管的極間電容和其他寄生參數(shù)的影響，很容易產(chǎn)生自激振蕩，破壞正常工作。因此，在使用時要注意消振。通常是外接RC消振電路或消振電容。目前大多數(shù)集成運放內(nèi)部電路已設置消振的補償網(wǎng)絡,如uA741、OP-O7D等。.基本運算電路(1)反相比例運算電路——電路如圖2-2所示。對于理想運放，該電路的輸出電壓與輸入電壓之間的關系為： Uo=-(Rp/Rl)Ui為了減小輸入級偏置電流引起的運算誤差，在同相輸入端應接入平衡電阻R2=R"/Rf。(2)同相比例運算電路——電路如圖2-3所示。對于理想運放，該電路的輸出電壓與輸入電壓之間的關系為：UO=(l+RF/Rl)Ui：平衡電阻R2=Ri//Rf。圖2—3(b)為同相比例運算電壓跟隨器電路。⑹電壓跟隨器(a)同相比例運算⑹電壓跟隨器(a)同相比例運算圖2—3同相比例運算電路(3)反相加法電路實現(xiàn)模擬信號按比例進行代數(shù)相加是信號運算中經(jīng)常遇到的一個問題。完成這個運算有反相加法器和同相加法器電路。圖2—4為反向加法器電路n個模擬信號Vii,Vin分別通過電阻R1,…,Rn加到運放的反相輸入端，這時輸出電壓為：RfRrUo— Uj2)R3=R1〃R2〃Rf若Ri=R2"?=Rn,則上式可簡化為:V0=一~票(V“+Vi2+…+%)RI10KUile—i i—,R210KU1262KRT_10KUoR3圖2—4反相加法運算電路圖2—5同相加法運算電路圖2—5所示為同相加法器，這時可利用疊加原理，先求得輸入信號在同相輸入端的信號，然后按同相放大求出輸出電壓。對該電路輸出電壓為：,r(y,RfR3/ZR4.,T.,R2/ZR4TT.1Vo=v+rT)k心(R3/ZR4)V“欣欣砥TV12，(4)差動放大電路(減法運算)。減法器實際上就是差動放大電路，是集成運放在兩個輸入端同時輸入信號的情況下，在輸出端得到兩個模擬相減的信號，電路如圖2—6所示。當運算放大器開環(huán)增益足夠大時，輸出電壓為.對于圖2—6的減法運算算電路，當Ri=R2.R3=Rf時，有：圖2-6減法運算電路(5)積分運算電路。反相積分電路如圖2—7所示。在理想化條件下，輸出電壓U。等于：%")=-2也力+心⑼式中，Uc(O)是t=0時刻電容C兩端的電壓值，即初始值。，如果ui(t)是幅值為E的階躍電壓，并設uc(0)=0,則：(70(/)= [Edt=——t即輸出電壓uo(t)隨時間增長而線性下降。顯然R1C的數(shù)值越大，大，達到給達到給定的Uo值所需的時間就越長。枳越長。積分輸出電壓所能達到的最大值受集成運放最大輸出范圍的限制。Rf1M圖2—7積分運算電路三.實驗設備.函數(shù)信號發(fā)生器：.雙蹤示波器；.數(shù)字萬用表；.ZYE2201C1實驗箱。四.實驗內(nèi)容與步驟.反相比例運算(1)按圖2—2所示連接實驗電路，打開直流電源開關。(2)輸入f=500Hz,Ui=0.5V的正弦交流信號，用數(shù)字萬用表交流擋測量相應的Uo,并用示波器觀Uo和Ui的相位關系，記入表2—1中。表2-1Ui=0.5V、f=500Hz反相比例運算數(shù)據(jù)Ui(V)Uo(V)Ui波形Uo波形AvJi 4實測值計算值A.同相比例運算(1)按圖2-3(a)所示連接實驗電路，(2)輸入f=500Hz,Ui=0.5V的正弦交流信號，用數(shù)字萬用表交流擋測量相應的Uo,并用示波器觀察Uo和Ui的相位關系，記入表2—2中。

將圖2-3(a)改為2—3(b)電路重復內(nèi)容(2)記入表2—2中。表2—2 Ui=0.5V,/=500Hz同相比例運算數(shù)據(jù)Ui(V)Uo(V)Ui波形U0波形Av實測值計算值同相比例JLJL..電爪跟隨iLiL A..反相加法運算電路1)輸入信號采用直流信號源，圖2—8(b)所示電路為簡易直流信號源，調整電位器Rpi和Rp2阻值即可改變Vii、Vi2電壓的大小。圖2-8簡易可調直流信號源2)按圖2--4連接電路，輸入表2—3中V"、丫立電壓，測試輸出電壓Vo,記錄數(shù)據(jù)于表2—3中，分析測試結果。表2—3vit(V)11-1Vi2(V)111V0(V).同相加法器按圖2—5連接電路，輸入信號V”、Vi2直流信號，測試輸出電壓Vo,記入表2—4中。表2—4Vil(V)11-1Vi2(V)一11-1V0(V).減法運算（1）按圖2—6所示連接實驗電路。（2）輸入信號Vu、Vi2直流信號，用數(shù)字萬用表直流電壓擋測量5組電壓Vn、7.及輸出電Vb,記入表2—5中。表2—5減法運算數(shù)據(jù)Vi1（V）11-1Vi2（V）-11-1Vo(v).積分運算電路1）按積分電路如圖2—7所示正確連接。2）調信號發(fā)生器頻率約為500Hz,峰峰值為IV的方波作為輸入信號U”打開直流開關,輸出端接示波器，可觀察到輸出積分電路三角波波形，并記入表2—6中。表2—6Ui=l（Vp-p）f=500HzUi(Vp-p)i1UoVp-p)iL..注意事項.為了提高運算精度，首先應對輸出直流電位進行調零，即保證在零輸入時運放輸出為零。.輸入信號采用交流或直流均可，但在選取信號的頻率和幅度時，應考慮運放的頻率響應和輸出幅度（土12V）的限制.實驗所用直流電源為土12V,勿將電源正負接反，否則會損壞運放器件。.預習要求復習集成運放線性應用部分的內(nèi)容，并根據(jù)實驗電路參數(shù)計算各哇算各電路輸出電壓論值。.思考題.在減法運算電路中，如U,和Ui2均采用直流信號，并選定Ui2=lV,當考慮到運算放大器的最大輸出幅度（土12V）時，|Ui2-Uii|的大小不應超過多少伏？.在積分電路中，R=10kQ,C=0.luF,求時間常數(shù)。假設Ui=0.5V,問要使輸出電壓Uo達到5V,需要多長時間？（設班uc（0）=0）八.實驗報告要求.整理實驗數(shù)據(jù)，畫出波形圖（注意波形間的相位）.將理論計算結果和實測數(shù)據(jù)相比較，分析產(chǎn)生誤差的原因。.回答思考題要求的問題。實驗三 負反饋放大器一.實驗目的.加深理解放大器中負反饋的基本概念；.了解負反饋對放大器放大倍數(shù)的影響。二.實驗原理負反饋在電子電路中有著非常廣泛的應用，雖然它使放大器的放大倍數(shù)降低，但能多方面改善放大器的動態(tài)指標，如穩(wěn)定放大倍數(shù)，改變輸人、輸出電阻，減小非線性失真和展寬通頻帶等。因此，幾乎所有的實用放大器都帶有負反饋。負反饋放大器有四種組態(tài)，即電壓串聯(lián)，電壓并聯(lián)，電流串聯(lián)，電流并聯(lián)。本實驗用集成運算放大器電路聯(lián)接成負反饋電路，以電壓串聯(lián)負反饋為例，分析負反饋對放大器性能指標的影響。實驗電路如圖3—1所示。圖中兩級反相比例運算電路組成基本放大器，再由R7和R8引入電壓串聯(lián)負反饋，反饋系數(shù)為f=UF=^3U0RrbRj+Rs當可變電阻Rs的阻值調整到零時rUFR3F= 二 Uo根據(jù)反相比例運算電路電壓放大倍數(shù)的計算式，可求得基本放大器的電壓放大倍數(shù)Au=R2Rs/RiR4負反饋放大器閉環(huán)電壓放大倍數(shù)計算公式為AufUo/Ui=Au/l+AuF式中1+A。F稱為反饋深度。若A。F》1,則為深度負反饋，此時Auf^l/F對于圖3—1的實驗電路，當可變電阻R8的阻值調整到零時，其閉環(huán)電壓放大倍數(shù)也可按深度負反饋近似計算，即AuF2R3+R7/R3圖3-1的實驗電路既可放大直流信號，也可放大交流信號。限于課時，僅對其交流放大進行實驗。.實驗儀器ZYE2201C1實驗箱：2.雙蹤示波器；3.數(shù)字萬用表：4.信號發(fā)生器。.實驗內(nèi)容及步驟實驗電路如圖3—1所示，接通±12V電源后，按以下步驟進行：.靜態(tài)測量輸入端對地短接，用數(shù)字萬用表表直流擋測量運算放大器A1和A2的同相輸入端、反相輸入端和輸出端的對地的直流電壓，記人表3—1,表3T.運算放大器Ai運算放大器A2v+（v）v-（v）Voi(V)V+（V）V-(V)VO2(V).動態(tài)測量用信號發(fā)生器給實驗電路輸入端輸入Ui=10mV,頻率fHKHz的正弦信號，并用雙蹤示波器觀察信號的放大情況，然后進行以下內(nèi)容的動態(tài)測量。1）斷開反饋網(wǎng)絡元件R7或R8,用數(shù)字萬用表交流擋測量放大器第一級和第二級輸出電壓Uoi和Uo,并由Ui、Uoi和Uo計算出Aui、Au2和Au,將實驗數(shù)據(jù)記人表3—2。表3—2Ui=10mVUoi(V)Uo(V)AuiAu2Au理論值實測值相對誤差（％）2）負反饋元件R7和R8,用數(shù)字萬用表交流擋分別測量取R8=0、R7240KQ時第一級和第二級輸出的交流電壓的有效值Uoi、Uo和Uf,3）取Rk=240K、R7=240K時第一級和第二級輸出的交流電壓的有效值Uoi、Uo和Uf并由此計算出相應的Auif、Au2f和Au2和F,將實驗數(shù)據(jù)記人表3—3。表3—3測試條件數(shù)據(jù)來源Uoi(V)Uo(V)UF(mV)AuifAu2FAuFUi=30mV理論值R8=0,Rt=240K實測值Ui=30mV理論值R8=240KR7=240K實測值.預習要求.復習理論教材有關運算放大器運算電路和放大電路中的負反饋方面的內(nèi)容。理解實驗原理中對本實驗電路各理論值計算式的推導方法。.預習實驗任務與步驟，初步了解基本的實驗方法。.實驗思考題.組成本實驗電路的同相比例運算電路屬于哪種組態(tài)的負反饋放大器？.何為反饋深度？滿足什么條件為深度負反饋？.實驗報告要求.完成表表3—2和表表3—3有關理論值、實驗值和相對誤差的計算。.總結實驗結論，并分析產(chǎn)生誤差的原因。實驗四 集成與非門電路邏輯功能及應用.實驗目的.學會測試與非門的邏輯功能。.初步學會用集成與非門搭接其他邏輯功能門電路的方法。.以74LS00,74LS20等集成電路為例學習一般數(shù)字電路的管腳圖和使用方法。.實驗原理集成與非門是一種應用廣泛的門電路，它除了能夠完成自身具有的與非邏輯關系外，還能搭出具有其他邏輯功能的門電路，例如非、與、或等邏輯門。.集成與非門及邏輯功能測試圖4—1所示是74LSOO（2輸入4與非門）和74LS10（4輸入2與非門）的外引線排列圖。由圖可見，在一塊集成電路中，可以同時有幾個不同輸入端的與非門電路。（a）74LS00（四2輸入與非門）（b）74LS20（4輸入2與非門）圖4-1與非門外引線排列圖.用集成與非門構成其他邏輯功能的門電路將若干個與非門按一定規(guī)律組合，即可構成具有其他邏輯功能的門電路。將與非門輸入端連在一起作為一個輸入端使用就構成非門。將與非門輸出（AB）作為非門的輸入，經(jīng)非門輸出后就構成與門（丫=在=知）。將兩個非門輸出區(qū)豆），作為與非門的輸入，經(jīng)與非門輸出后就構成或門（Y=A-B=A+B）。.實驗設備與器件.數(shù)電實驗箱。.數(shù)字萬用表。.74LS00,74LS20,10K電位器。.實驗內(nèi)容.與非門邏輯功能的測試按圖4-2接線，接好電源和地，A、B接邏輯開關（邏輯開關結構可參見圖4-3）,Y接發(fā)光二極管。將實驗結果記錄于表4—1中。

表4-1 與非門邏輯功能表轉IA輸出ABcDY(LED)00001000010011000010101011101111.與非門組成其他邏輯門(1)組成非門并測試其邏輯功能按圖4-3接線，A接邏輯開關，丫接發(fā)光二極管。將實驗結果記錄在表4一2中。表4-2 與非門邏輯功能表1AB-c-D-邏輯開關邏輯開關圖4-2與非門邏輯功能測試圖1AB-c-D-邏輯開關邏輯開關圖4-2與非門邏輯功能測試圖圖4—3組成非門邏輯圖輸入端輸出端丫(LED)01(2)組成與門并測試其邏輯功能按圖4—4接線，按圖4—4接線，A,B接邏輯開關，丫接發(fā)光二極管。將實驗結果記錄于表4—3中。圖4-4組成與門邏輯圖邏輯開X邏輯開一天300Q表4-3 與門邏輯功能測試表邏輯開X邏輯開一天300Q輸入輸出ABY(LED)00011011(3)組成或門并測試其邏輯功能按圖4-5接線，A,B接邏輯開關，丫接發(fā)光二極管。將實驗結果記錄于表4—4中。表4—4 與門邏輯功能測試表輸入輸出ABY(LED)00011011圖4—5組成或門邏輯圖五.注意事項LTTL集成電路的電源電壓是SV。注意在拔插、焊接集成電路時要切斷電源，以避免損壞集成電路。.兩個或更多個TTL與非門組成邏輯電路時，其輸出端不允許并聯(lián)，否則將破壞正常的邏輯關系。.TTL與非門多余輸入端可以懸空，也可以與已用的輸入端并聯(lián)使用，還可以通過一個2k電阻接+5V電源。六.實驗報告.抄錄74LS00、74LS20管腳圖。.記錄、整理實驗數(shù)據(jù)，總結“與非門”.“與非門”不用的輸入端應如何處理？.“與非門”的一個輸入端計數(shù)脈沖，其余輸入端應是什么狀態(tài)才能允許計數(shù)脈沖？七.TTL集成電路使用規(guī)則.接插集成塊時，要認清定位標記，不得插反。.電源電壓使用范圍為+4.5V?+5.5V之間，實驗中要求使用Vcc=+5V。電源極性絕對不允許接錯。.閑置輸入端處理方法(1)懸空，相當于正邏輯“1”，對于一般小規(guī)模集成電路的數(shù)據(jù)輸入端，實驗時允許懸空處理。但易受外界干擾，導致電路的邏輯功能不正常。因此，對于接有長線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復雜電路，所有控制輸入端必須按邏輯要求接入電路，不允許懸空。(2)直接接電源電壓Vcc(也可以串入一只1?10KQ的固定電阻)或接至某一固定電壓(+2.4WVW4.5V)的電源匕或與輸入端為接地的多余與非門的輸出端相接。(3)若前級驅動能力允許，可以與使用的輸入端并聯(lián)。.輸入端通過電阻接地，電阻值的大小將直接影響電路所處的狀態(tài)。當RW680Q時，輸入端相當于邏輯“0”；當R24.7KQ時，輸入端相當于邏輯“1”。對于不同系列的器件,要求的阻值不同。.輸出端不允許并聯(lián)使用(集電極開路門(0C)和三態(tài)輸出門電路(3S)除外)。否則不僅會使電路邏輯功能混亂，并會導致器件損壞。.輸出端不允許直接接地或直接接+5V電源，否則將損壞器件，有時為了使后級電路獲得較高的輸出電平，允許輸出端通過電阻R接至Ke,一般取R=3?5.1KQ。實驗五觸發(fā)器及其應用實驗目的.掌握基本RS、JK、D和T觸發(fā)器的邏輯功能.掌握集成觸發(fā)器的邏輯功能及使用方法.熟悉觸發(fā)器之間相互轉換的方法二.實驗原理觸發(fā)器具有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下,可以從一個穩(wěn)定狀態(tài)翻轉到另一個穩(wěn)定狀態(tài)，它是一個具有記憶功能的二進制信息存貯器件，是構成各種時序電路的最基本邏輯單元。.基本RS觸發(fā)器圖5—1為由兩個與非門交叉耦合構成的基本RS觸發(fā)器，它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器。基本RS觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱G為置“1"端，因為G=o（r=d時觸發(fā)器被置"1”；R為置“o”端，因為R=o（s=i）時觸發(fā)器被置“0"，當G=n=i時狀態(tài)保持；G=R=0時，觸發(fā)器狀態(tài)不定，應避免此種情況發(fā)生，表5-1為基本RS觸發(fā)器的功能表?；綬S觸發(fā)器。也可以用兩個“或非門”組成，此時為高電平觸發(fā)有效。_ 表5—1輸入輸入輸出SRQlrt產(chǎn)0110100111Q?004>巾圖5—1范本RS觸發(fā)疑.JK觸發(fā)器在輸入信號為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強的一種觸發(fā)器。本實驗采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號如圖5—2所示。JK觸發(fā)器的狀態(tài)方程為Qn+1=jQn+KQnJ和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個或兩個以上輸入端時，組成“與”的關系。Q與0為兩個互補輸出端。通常把Q=0、0=1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q=l,0=0定為“1”狀態(tài)。

16|15|14113|"I11|io|"VccIRd2Rd2CP2K2J2Sd2Q) 74LS112圖5—274LS112雙JK觸發(fā)器引腳排列及邏輯符號下降沿觸發(fā)JK觸發(fā)器的功能如表5-2表5—2輸A輸出SdRdCPJKqE01XXX1010XXXu100XXX*小11100q1111010111010111111/Q?11tXX6*注：X一任意態(tài) 1一高到低電平跳變f-低到高電平跳變（/（祗）—現(xiàn)態(tài) （牛+1）一次態(tài) 小一不定態(tài)JK觸發(fā)器常被用作緩沖存儲器，移位寄存器和計數(shù)器。3.D觸發(fā)器1CPIK1JISdIQIQ2QGNDA2I3|4|5|6|7|8|在輸入信號為單端的情況下，D觸發(fā)器用起來最為方便，其狀態(tài)方程為Qn+'=Dn,其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器,觸發(fā)器的狀態(tài)只取決于時鐘到來前D端的狀態(tài)，D觸發(fā)器的應用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號可供各種用途的需要而選用。如雙D74LS74,四D74LS175、六D74LS174等。圖5—3為雙D74LS74的引腳排列及邏輯符號。功能如表5—3。1J-1J-2]~3]~4]~5|~6|~7| SdDCPRd圖5—374LS74引腳排列及邏輯符號表5-3 表5―4輸入輸出 輸入輸出SDRdCPDQn+1Qn" %RdCPTQn+,01XX10 o1XX110XX0110XX000XX小_110Qn11t110 111Qn11t001 111XQnQ"4.觸發(fā)器之間的相互轉換在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、k兩端連在?起，并認它為T端，就得到所需的T觸發(fā)器。如圖5—4(a)所示，其狀態(tài)方程為：Qn+1=TQn+TQn圖5—4JK觸發(fā)器轉換為T、T，觸發(fā)器T觸發(fā)器的功能如表5—4。由功能表可見，當T=0時，時鐘脈沖作用后，其狀態(tài)保持不變；當T=1時，時鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉。所以，若將T觸發(fā)器的T端置“1”，如圖5—4(b)所示，即得T，觸發(fā)器。在r觸發(fā)器的CP端每來一個CP脈沖信號，觸發(fā)器的狀態(tài)就翻轉一次，故稱之為反轉觸發(fā)器，廣泛用于計數(shù)電路中。同樣，若將D觸發(fā)器0端與D端相連，便轉換成T，觸發(fā)器。如圖5—5所示。JK觸發(fā)器也可轉換為D觸發(fā)希，如圖5—6。圖5-5D轉成T， 圖5—6JK轉成D三.實驗設備與器件.+5V直流電源（實驗箱上）：.雙蹤示波器；.連續(xù)脈沖源（信號發(fā)生器）；.邏輯電平開關（實驗箱上）；.邏輯電平顯示器（實驗箱上）：.74LS112, 74LS74。四.實驗內(nèi)容.測試基本RS觸發(fā)器的邏輯功能按圖5—1,用兩個與非門組成基本RS觸發(fā)器，輸入端R、S接邏輯開關的輸出插口,輸出端Q、0接邏輯電平顯示輸入插口，按表5—7要求測試，記錄之。表5-7RSQ11-00-11—010-100.測試雙JK觸發(fā)器74LS112邏輯功能（1）測試Rd、的復位、置位功能任取一只JK觸發(fā)器，Rd、Gd、J、K端接邏輯開關輸出插口，CP端接單次脈沖源，Q、0端接至邏輯電平顯示輸入插口。要求改變Rd，Sd（J、K、CP處于任意狀態(tài)），并在Rd=0（SD=1）或Wd=0（Rd=1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、G狀態(tài)。自擬表格并記錄之。（2）測試JK觸發(fā)器的邏輯功能按表5—8的要求改變J、K、CP端狀態(tài)，觀察Q、0狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的下降沿（即CP由1-0）,記錄之。（3）將JK觸發(fā)器的J、K端連在一起，構成T觸發(fā)器。在CP端輸入1HZ連續(xù)脈沖，觀察Q端的變化。在CP端輸入1KHZ連續(xù)脈沖，用雙蹤示波器觀察CP、Q、0端波形，注意相位關系，描繪之。

表5-8J KCPQn+IQ"=0Qn=l0 0Of11-00 1()f11-*01 0Of11-011Of1-03.測試雙D觸發(fā)器74LS74的邏輯功能(1)測試Rd、4d的復位、置位功能測試方法同實驗內(nèi)容2、1),自擬表格記錄。(2)測試D觸發(fā)器的邏輯功能按表5—9要求進行測試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的上升沿(即由0-1),記錄之。表5—9DCPQn+1Qn=0Qn=l0o-*l1-0I0-11^0(3)將D觸發(fā)器的0端與D端相連接，構成T觸發(fā)器。測試方法同實驗內(nèi)容2、3),記錄之。五.實驗預習要求1.復習有關觸發(fā)器內(nèi)容 2.列出各觸發(fā)器功能測試表格六.實驗報告1.列表整理各類觸發(fā)器的邏輯功能。2.總結觀察到的波形，說明觸發(fā)器的觸發(fā)方式。3.體會觸發(fā)器的應用。4.利用普通的機械開關組成的數(shù)據(jù)開關所產(chǎn)生的信號是否可作為觸發(fā)器的時鐘脈沖信號？為什么？是否可以用作觸發(fā)器的其它輸入端的信號？又是為什么？實驗六計數(shù)器及其應用實驗目的.學習用集成觸發(fā)器構成計數(shù)器的方法；.掌握中規(guī)模集成計數(shù)器的使用及功能測試方法；.運用集成計數(shù)計構成1/N分頻器二.實驗原理計數(shù)器是一個用以實現(xiàn)計數(shù)功能的時序部件，它不僅可用來計脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運算以及其它特定的邏輯功能。計數(shù)器種類很多。按構成計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來分，有同步計數(shù)器和異步計數(shù)器。根據(jù)計數(shù)制的不同，分為二進制計數(shù)器，十進制計數(shù)器和任意進制計數(shù)器。根據(jù)計數(shù)的增減趨勢，又分為加法、減法和可逆計數(shù)器。還有可預置數(shù)和可編程序功能計數(shù)器等等。目前，無論是TTL還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計數(shù)器。使用者只要借助于器件手冊提供的功能表和工作波形圖以及引出端的排列，就能正確地運用這些器件。1、用D觸發(fā)器構成異步二進制加/減計數(shù)器圖6-1是用四只D觸發(fā)器構成的四位二進制異步加法計數(shù)器，它的連接特點是將每只d觸發(fā)器接成r觸發(fā)器，再由低位觸發(fā)器的0端和高一位的cp端相連接。圖6一1四位二進制異步加法計數(shù)器若將圖5-1稍加改動，即將低位觸發(fā)器的Q端與高一位的CP端相連接，即構成了一個4位二進制減法計數(shù)器。2、中規(guī)模十進制計數(shù)器74LS192是同步十進制可逆計數(shù)器，具有雙時鐘輸入，并具有清除和置數(shù)等功能，其引腳排列及邏輯符號如圖6-2所示。圖中而一置數(shù)端CPu一加計數(shù)端CPd一減計數(shù)端團一非同步進位輸出端 麗一非同步借位輸出端Do、D】、D2、D3一計數(shù)器輸入端Qo>Qi、Q2、Qj—數(shù)據(jù)輸出端 CR一清除端

圖6—2CC40192引腳排列及邏輯符號74LS192（同CC40192,二者可互換使用）的功能如表6—1,說明如下：表6—1輸 入輸 出CRLDCPuCPd5d2D,DoQ3Q：QiQo1XXXXXXX000000XXdcbadcba011XXXX加計數(shù)011fXXXX減計數(shù)當清除端CR為高電平“1”時，計數(shù)器直接清零：CR置低電平則執(zhí)行其它功能。VUL>VUL>當CR為低電平，置數(shù)端LD也為低電平時，數(shù)據(jù)直接從置數(shù)端D。、5、D2、D3置入計數(shù)器。當CR為低電平，而為高電平時，執(zhí)行計數(shù)功能。執(zhí)行加計數(shù)時，減計數(shù)端CPd接高電平，計數(shù)脈沖由CPu輸入：在計數(shù)脈沖上升沿進行8421碼十進制加法計數(shù)。執(zhí)行減計數(shù)時，加計數(shù)端CPu接高電平，計數(shù)脈沖山減計數(shù)端CPd輸入，表6—2為8421碼十進制加、減計數(shù)器的狀態(tài)轉換表。表A2 加計數(shù) -輸入脈沖數(shù)0123456789輸出Q3q2QiQo減計數(shù)QoQiQaQj—co BO而_|—co BO——LDCC4O192(1)LD一cPuTCLl-圖6-374LS192同步十進制可逆計數(shù)器

3.計數(shù)器的級聯(lián)使用一個十進制計數(shù)器只能表示0?9十個數(shù)，為了擴大計數(shù)器范圍，常用多個十進制計數(shù)器級聯(lián)使用。同步計數(shù)器往往設有進位（或借位）輸出端，故可選用其進位（或借位）輸出信號驅動下一級計數(shù)器。圖6-4是由CC40192利用進位輸出而控制高一位的CPu端構成的加數(shù)級聯(lián)圖。QoQ1Q2QQoQ1Q2QsCPu >CC4O192(1)DoDiD2E)3沖CPu圖6-4CC40192級聯(lián)電路圖6-5是一個特殊12進制的計數(shù)器電路方案。在數(shù)字鐘里，對時位的計數(shù)序列是1、2、…11,12、1、…是12進制的，且無0數(shù)。如圖所示，當計數(shù)到13時，通過與非門產(chǎn)生一個復位信號，使CC40192Q）（時十位）直接置成0000,而CC40192。），即時的個位直接置成0001,從而實現(xiàn)了1一12計數(shù)。CPu“1" CPuCPu“1" CPu圖6-5特殊12進制計數(shù)器三.實驗設備與器件.+5V直流電源（實驗箱上）：.雙蹤示波器；.連續(xù)脈沖源（信號發(fā)生器）；.邏輯電平開關（實驗箱上）；.邏輯電平顯示器（實驗箱上）；.74LS74X2,74LS192X2.74LS10,四.實驗內(nèi)容.用74LS74D觸發(fā)器構成4位二進制異步加法計數(shù)器。（1）按圖6—1接線，Rd接至邏輯開關輸出插口，將低位CP。端接單次脈沖源，輸出端Q3、Q2、Q3、Qo接邏輯電平顯示輸入插口，各Sd接高電平“1”。(2)清零后，逐個送入單次脈沖，觀察并列表記錄Q3-Qo狀態(tài)。(3)將單次脈沖改為1HZ的連續(xù)脈沖，觀察Q3?Qo的狀態(tài)。(4)將1Hz的連續(xù)脈沖改為IKHz,用雙蹤示波器觀察CP、Q3、Q2、Qi>Qo端波形，描繪之。5)將圖6—1電路中的低位觸發(fā)器的Q端與高一位的CP端相連接，構成減法計數(shù)器，按實驗內(nèi)容2),3),4)進行實驗，觀察并列表記錄Q3?Qo的狀態(tài)。.按圖6-3電路連接電路74LS192同步十進制可逆計數(shù)器的邏輯功能計數(shù)脈沖由單次脈沖源提供，清除端CR、置數(shù)端而、數(shù)據(jù)輸入端D3、D2、5、D。分別接邏輯開關，輸出端Q3、Q2、Qi、Qo接實驗設備的一個譯碼顯示輸入相應插口A、B、C、D；面和面接邏輯電平顯示插口。按表6—1逐項測試并判斷該集成塊的功能是否正常。(1)清除令CR=1,其它輸入為任意態(tài)，這時Q3Q2QiQo=OOOO。清除功能完成后，置CR=O(2)置數(shù)CR=0,CPu，CPD任意，數(shù)據(jù)輸入端輸入任意一組二進制數(shù)，令E5=0,觀察計數(shù)器輸出端Q3Q2Q1QQ輸出狀態(tài)，予置功能是否完成，此后置而=1。(3)加計數(shù)CR=0,LD=CPD=1,CPu接連續(xù)脈沖源。清零后連續(xù)脈沖源，觀察輸出端Q3Q2Q1Q0輸出狀態(tài)顯示是否按8421碼十進制狀態(tài)轉換表進行，(4)減計數(shù)CR=0,LD=CPu=1,CPd接連續(xù)脈沖源。參照3)進行實驗。.圖6—4所示，用兩片CC40192組成兩位十進制加法計數(shù)器，輸入1Hz連續(xù)計數(shù)脈沖，進行由00—99累加計數(shù)，記錄之。.將兩位十進制加法計數(shù)器改為兩位十進制減法計數(shù)器，實現(xiàn)由99—00遞減計數(shù)，記錄之。.按圖6—5進行實驗，記錄之。.實驗預習要求.復習有關計數(shù)器部分內(nèi)容.繪出各實驗內(nèi)容的詳細線路圖.擬出各實驗內(nèi)容所需的測試記錄表格.查手冊，給出并熟悉實驗所用各集成塊的引腳排列圖.實驗報告.畫出實驗線路圖，記錄、整理實驗現(xiàn)象及實驗所得的有關波形。對實驗結果進行分析。.總結使用集成計數(shù)器的體會。

實驗七單相橋式半控