嵌入式系統(tǒng)習題庫

嵌入式系統(tǒng)習題庫嵌入式系統(tǒng)習題庫嵌入式系統(tǒng)習題庫資料僅供參考文件編號：2022年4月嵌入式系統(tǒng)習題庫版本號：A修改號：1頁次：1.0審核：批準:發(fā)布日期：1.什么是馮諾依曼結構什么是哈佛結構STM32采用的是什么結構為何要采用這種結構答：哈佛結構是一種將程序指令存儲和數據存儲分開的存儲器結構。中央處理器首先到程序指令存儲器中讀取程序指令內容，解碼后得到數據地址，再到相應的數據存儲器中讀取數據，并進行下一步的操作（通常是執(zhí)行）。馮·諾伊曼結構也稱普林斯頓結構，是一種將程序指令存儲器和數據存儲器合并在一起的存儲器結構。程序指令存儲地址和數據存儲地址指向同一個存儲器的不同物理位置，因此程序指令和數據的寬度相同。STM32采用的是哈弗結構。原因是哈弗結構在一個機器周期內處理器可以并行獲得執(zhí)行字和操作數，提高了執(zhí)行速度。STM32采用的是32位處理器核Cortex-M3,各種寄存器是主要的編程對象。Cortex-M3的CPU是司令部，是大腦?？偩€矩陣具有仲裁功能，，由4個主動部件和4個被動部件組構成閃存FLASH通過FLASH端口連接CPU，FLASH有兩條路到CPU，一條是傳送指令的ICODE總線，另一條是傳送數據的DCODE總線。RCC全稱是復位和時鐘控制（RESETandCLOCKCONTROL）,它是高速設備，連接在AHB總線上。低速APB1外設的速度上限是36Mbit/s,APB2的速度上限是72Mbit/s,(注意bit和BYTE的區(qū)別)。嵌套向量中斷控制器（NVIC）負責中斷控制，提供可屏蔽、可嵌套、動態(tài)優(yōu)先級的中斷管理。閃存地址重載及斷點（FPB），實現硬件斷點以及代碼空間到系統(tǒng)空間的映射。28．STM32系列ARMCortex-M3芯片支持三種復位形式，分別為系統(tǒng)復位、電源復位和備份區(qū)域復位。STM32的所有端口都有外部中斷能力。當使用外部中斷線時，相應的引腳必須配置成輸入模式。STM32具有單獨的位設置或位清除能力。這是通過GPIOX_BSRR和GPIOX_BRR寄存器來實現的。ST公司還提供了完善的通用IO接口庫函數，其位于，對應的頭文件為。STM32的EXTI線16連接到 PVD輸出。STM32的EXTI線17連接到RTC鬧鐘事件。17．STM32的EXTI線18連接到USB喚醒事件。簡述STM32的時鐘源，給出典型的晶體振蕩參考電路。（P17-18頁）STM32通用定時器TIM的16位計數器可以采用三種方式工作，分別為向上計數模式、向下計數模式和中央對齊模式。STM32的GPIO寄存器包括哪些寄存器若STM32的PA端口作為數據端口，那么輸入輸出的數據應該存放在哪些寄存器中（P21頁）13.下列哪項不是ADC轉換器的主要技術指標（）（A）分辨率（B）頻率（C）轉換速率（D）量化誤差14.每個I/O端口位可以自由的編程，盡管I/O端口寄存器必須以（）的方式訪問。（A）16位字（B）16位字節(jié)（C）32位字節(jié)（D）32位字15.（A）寄存器的目的就是用來允許對GPIO寄存器進行數據的讀/修改操作（A）GPIOX_BSRR和GPIOX_BRR（B）GPIOX_CRL和GPIOX_CRH（C）GPIOX_BSRR和GPIOX_LCKR（D）GPIOX_IDR和GPIOX_ODR處理器采用的架構是（）（A）ARMv7（B）ARMv8（C）ARMv9D）ARMv1117.以下對STM32集成A/D的特性描述不正確的是（B）（A）12位精度（B）單一轉換模式（C）按通道配置采樣時間（D）數據對齊方式與內建數據一致系列正式發(fā)布的版本是（A）（A）Cortex-M3（B）Cortex-M4（C）Cortex-M6（D）Cortex-M8轉換過程正確的是（A）（A）采樣—量化—編碼（B）量化—采樣—編碼（C）采樣—編碼—量化（D）編碼—采樣—量化20.和PC系統(tǒng)機相比嵌入式系統(tǒng)不具備以下哪個特點（C）。A、系統(tǒng)內核小 B、專用性強C、可執(zhí)行多任務 D、系統(tǒng)精簡Cortex-M3不可以通過（D）喚醒CPU。A．I/O端口 B．RTC鬧鐘C．USB喚醒事件 D．PLL嵌套向量中斷控制器(NVIC)具有（A）個可編程的優(yōu)先等級。A．16 B．43C．72 D．36的外部中斷/事件控制器（EXTI）支持（C）個中斷/事件請求。A．16 B．43C．19 D．3624.中斷屏蔽器能屏蔽（B）（A）所有中斷和異常（B）除了NMI外所有異常和中斷（C）除了NMI、異常所有其他中斷（D）部分中斷25.關于中斷嵌套說法正確的是（B）（A）只要響應優(yōu)先級不一樣就有可能發(fā)生中斷嵌套（B）只要搶占式優(yōu)先級不一樣就有可能發(fā)生中斷嵌套（C）只有搶占式優(yōu)先級和響應優(yōu)先級都不一才有可能發(fā)生中斷嵌套（D）以上說法都不對26.向量中斷控制器最多可支持（C）個IRQ中斷（A）127（B）128（C）240（D）25527.每個通用I/O端口有（）個32位的配置寄存器，（）個32位的數據寄存器，（）個32位的置位/復位寄存器，（）個16位的復位寄存器，（）個32位的鎖定寄存器（A）2,1,2,1，1（B）2,2,1,1,1（C）2,2，2,1,1（D）2,2,1,2,128.固件庫中的功能狀態(tài)（FunctionalState）類型被賦予以下兩個值（A）（A）ENABLE或者DISABLE（B）SET或者RESTE（C）YES或者NO（D）SUCCESS或者ERROR29.固件庫中的標志狀態(tài)（FlagStatus）類型被賦予以下兩個值（C）（A）ENABLE或者DISABLE（B）SUCCESS或者ERROR（C）SET或者RESTE（D）YES或者NO是（A）（A）脈沖寬度調制（B）脈沖頻率調制（C）脈沖幅度調制（D）脈沖位置調制的外部中斷/事件控制器（EXTI）由19個產生事件/中斷要求的邊沿檢測器組成。每個輸入線可以獨立地配置輸入類型（脈沖或掛起）和對應的觸發(fā)事件（上升沿或下降沿或者雙邊沿都觸發(fā)）。每個輸入線都可以被獨立的屏蔽。掛起寄存器保持著狀態(tài)線的中斷要求。SPI通過4個引腳與外部器件相連：MISO/MOSI/SCK/NSSI2C總線的兩個引腳：SDA/SCL,SDA是串行數據總線，SCL是串行始終總線。將PD端口的4位引腳輸出低電平：GPIOD->BRR=1<<4，輸出高電平GPIOD->BSRR=1<<4.綜合設計1：如下圖，利用STM32的GPIO接口及其操作，采用兩種方式來實現4個LED按照LED1、LED2、LED3、LED4的順序循環(huán)顯示。硬件連接圖如圖所示。（提示：一種方式為使用GPIO_Write（）函數對PB端口整體操作，一種方式為使用GPIO_SetBits（）和GPIO_ResetBits（）對PB的單個管腳操作）。端口、時鐘、中斷的初始化配置函數GPIO_Configuration()、NVIC_Configuration()、RCC_Configuration()均給出，延時函數統(tǒng)一為delayms(