數字頻率合成器報告論文

..XX信息職業(yè)技術學院電子產品設計報告作者趙小平學號38系部電子信息學院專業(yè)電子信息工程技術題目數字頻率合成器的設計指導教師李震濤完成時間：2014年10月5日目錄TOC\o"1-2"\u1摘要 2數字頻率合成器的設計3數字頻率合成器的組成及工作原理 3.1數字頻率合成器的組成 3.2鎖相環(huán)的工作原理 3.3參考振蕩器的工作原理 3.4可變分頻器和分頻比控制器的工作原理 3.5消抖動電路的工作原理 3.6數碼顯示電路的工作原理 4數字頻率合成器的設計任務和性能指標 5頻率合成器的調試 5.1晶體振蕩器與4000分頻電路調試 5.2消抖動電路和預置分頻電路的安裝和調試 5.3鎖相環(huán)電路和可變分頻電路安裝和調試 5.4頻率合成器總體電路調試說明 結論參考文獻〔第4章數字頻率合成器的設計〔8課時PPT 〔《電子技術基礎—數字部分》華中理工大學教研室編康華光主編附錄一：數字頻率合成器原理圖附錄二：頻率合成器元器件清單1摘要數字頻率合成被廣泛應用于通信,雷達,導航等領域。例如：在雷達領域應用于捷變頻雷達、有源相控陣雷達、低截獲概率雷達；在通信領域應用于跳頻通信、擴頻通信；在電子對抗領域應用于干擾和反干擾；在儀器儀表領域應用于各種信號源的合成、任意波形發(fā)生器、產品測試、沖擊和振動等。2數字頻率合成器的設計任務：利用鎖相環(huán)和中小規(guī)模集成電路設計并制作一個數字頻率合成器,設計要求如下：1、設計指標：〔1要求頻率合成器輸出的頻率范圍；〔2頻率間隔為；〔3基準頻率采用晶體振蕩頻率,要求用數字電路設計,頻率穩(wěn)定度應優(yōu)于；〔4數字顯示輸出頻率；〔5頻率調節(jié)采用計數方式,電路設計中要求有消抖動設計。2、設計要求：〔1要求設計出數字鎖相式頻率合成器的電路?！?數字鎖相式頻率合成器的各部分參數計算和器件選擇。〔3數字鎖相式頻率合成器的仿真與調試。3、制作要求：自行裝配和調試,并能發(fā)現問題解決問題。測試主要參數：包括晶體振蕩器輸出頻率；1/M分頻器輸出頻率；1/N可編程分頻器的測試；鎖相環(huán)的捕捉帶和同步帶測試。4、設計報告的撰寫寫出設計與制作的全過程,具體要求詳見4.4電子產品設計報告的撰寫。3數字頻率合成器的組成及工作原理：頻率合成器是現代通信設備的重要組成部分,頻率合成技術是將一個高穩(wěn)定度和高準確度的基準頻率經過四則運算,產生同樣穩(wěn)定度和準確度的任意頻率。鎖相式頻率合成器,其優(yōu)點是可以實現任意頻率和帶寬的頻率合成,具有極低的相位噪聲和雜散。是目前應用最為廣泛的一種頻率合成方法。3.1數字頻率合成器的組成數字鎖相式頻率合成器根據信道間隔和工作頻率可分為直接式頻率合成器和吞脈沖式頻率合成器。1、直接式頻率合成器典型的直接式頻率合成器組成框圖如圖4-1所示。它由參考振蕩器、參考分頻器、鑒相器〔PD、環(huán)路濾波器〔LF、壓控振蕩器〔VCO和可編程分頻器等部分組成。；2、吞脈沖式頻率合成器吞脈沖式頻率合成器也稱變模分頻頻率合成器。在直接式頻率合成器中,VCO的輸出頻率是直接加在可編程分頻器上的。目前可編程分頻器還不能工作到很高的頻率,這就限制了這種合成器的應用。加前置分頻器后固然能提高合成器的工作頻率,但這是以降低頻率分辨力為代價的。若以減小參考頻率的辦法來維持原來的頻率分辨力,這又將造成轉換時間的加長。最好的辦法在不改變頻率分辨力的同時提高合成器輸出頻率的有效方法之一是采用變模分頻器,也稱吞脈沖技術。它的工作速度雖不如固定模數的前置分頻器那么快,但比可編程分頻器要快得多。吞脈沖式頻率合成器組成框圖如圖4-2所示。3.2鎖相環(huán)路的工作原理鎖相環(huán)〔PLL是一個相位誤差控制系統(tǒng),利用反饋控制原理實現頻率及相位的同步技術。鎖相環(huán)通過比較輸入信號和壓控振蕩器輸出頻率之間的相位差,產生誤差控制電壓來調整壓控振蕩器的頻率,以達到與輸入信號同頻。1、鎖相環(huán)路的組成鎖相環(huán)路的基本組成框圖如圖4-3所示。它由鑒相器〔PD、環(huán)路濾波器〔LF和壓控振蕩器〔VCO三部分組成。其中,PD和LF構成反饋控制器,而VCO就是它的控制對象?！?鑒相器〔PD 鑒相器的組成框圖如圖4-4所示,它是一個相位比較裝置。它把輸入信號和壓控振蕩器的輸出信號的相位進行比較,產生對應于兩信號相位差的誤差電壓。；〔2環(huán)路濾波器〔LF在鎖相環(huán)路中,環(huán)路濾波器實際上就是一個低通濾波器,其作用是濾出除鑒相器輸出的誤差電壓中的高頻分量和干擾分量,得到控制電壓,常用的環(huán)路濾波器有RC低通濾波器、無源比例積分濾波器及有源比例積分濾波器等?！?壓控振蕩器〔VCO壓控振蕩器是振蕩頻率受控制電壓控制的振蕩器。實際上是一種電壓-頻率變換器?？梢酝ㄟ^改變控制電壓來改變壓控振蕩器的頻率。壓控振蕩器頻率隨控制電壓變化的曲線稱為壓控特性曲線。壓控特性曲線一般為非線性,如圖4-9所示。2、鎖相環(huán)路的基本特性〔1捕捉與鎖定特性若鎖相環(huán)路原本處于失鎖狀態(tài),由于環(huán)路的調節(jié)作用,最終進入鎖定狀態(tài),這一過程,稱環(huán)路捕捉過程。在沒有干擾的情況下,環(huán)路一經鎖定,其輸出信號頻率等于輸入信號頻率?！?自動跟蹤特性若環(huán)路原本處于鎖定狀態(tài),由于溫度或電源電壓的變化,使VCO輸出頻率變化,或者輸入信號頻率變化,通過環(huán)路自動相位控制作用,使VCO相位〔頻率不斷跟蹤輸入信號的相位〔頻率,這個過程稱跟蹤過程,或同步過程?！?鎖相環(huán)路的捕捉帶與同步帶環(huán)路能捕捉的最大起始頻差范圍稱捕捉帶或捕捉范圍,記作ΔfP。環(huán)路所能跟蹤的最大頻率范圍稱同步帶,記作ΔfH。當f0＞fP時,環(huán)路將不能鎖定。當f0＞fH時,環(huán)路將不能跟蹤。一般有fH＞fP。3、常用集成鎖相環(huán)路CD4046簡介CD4046是通用的CMOS鎖相環(huán)集成電路,其特點是電源電壓范圍寬〔為3V－18V,輸入阻抗高<約100MΩ>,動態(tài)功耗小,在中心頻率f0為10kHz下功耗僅為600μW,屬微功耗器件。CD4046是帶有RC型VCO的鎖相環(huán)路,屬于低頻鎖相環(huán)路。采用16腳雙列直插式,圖4-11為CD4046的內部功能框圖和構成鎖相頻率合成器時的外圍元件連接圖。從圖中可以看出,CD4046主要由相位比較Ⅰ、Ⅱ、壓控振蕩器〔VCO、線性放大器、源跟隨器、整形電路等部分構成。芯片內含有一個低功耗、高線性VCO,兩個工作方式不同的鑒相器PDI和PDII,A1為PDI和PDII的公用輸入基準信號放大器,源跟隨器A2與VCO輸入端相連是專門作FM解調輸出之用的,此外還有一個6V左右的齊納穩(wěn)壓管。CD4046的內部功能框圖各引腳功能如下：1腳相位輸出端,環(huán)路入鎖時為高電平,環(huán)路失鎖時為低電平。2腳相位比較器Ⅰ的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端,高電平時禁止,低電平時允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負端和正端。9腳壓控振蕩器的控制端。10腳解調輸出端,用于FM解調。11、12腳外接振蕩電阻。13腳相位比較器Ⅱ的輸出端。14腳信號輸入端。15腳內部獨立的齊納穩(wěn)壓管負極?！?鑒相器PDI和PDIICD4046芯片內的鑒相器PDI是一個數字邏輯異或門,由于CMOS門輸出電平在0～VDD之間變化。所以只要用簡單的積分電路就可以取出平均電平,因而使鎖項環(huán)路的捕捉范圍加大。該鑒相器主要應用在調頻波的解調電路中。PDII是一個由邊沿控制的數字比相器和互補CMOS輸出結構組成的三態(tài)輸出式鑒相器。由于數字比相器僅在ui和uv的上跳邊沿起作用,因而該鑒相器能接收任意占空比的輸入脈沖,即非常窄的脈沖。PDII的工作過程可用圖4-12所示波形圖來表示。14腳ui信號出現上跳變時,13腳也上跳輸出高電平,3腳uv信號出現上跳變時,13腳下跳輸出低電平；ui、uv同時觸發(fā)時,13腳呈現高阻狀態(tài)。因此,PDII可以使uv和ui嚴格同步,它常被應用在鎖相頻率合成器中。采用PDII的鎖項環(huán)其鎖定范圍等于捕捉范圍,與環(huán)路濾波器關系不大?！?壓控振蕩器VCOCD4046內部的VCO是一個電流控制型振蕩器,其振蕩頻率與控制電壓Ud之間的關系可以用下式表示：式中VGS為耗盡型NMOS三極管的源柵間導通壓降,約0.5左右,VDS為耗盡型PMOS管的漏源飽和壓降,約為1V左右。式中的第二項為常數項,也就是VCO的最低振蕩頻率fomin。當R4的增大到12腳開路時,fomin減小至零。式中第一項為Ud的函數,當R3＞10k時。f0與Ud基本呈直線性關系。VCO的fomin與Ct及R4的關系可用圖4-13所示曲線表示。由圖中可知,若已知fomin、VDD,且確定R4以后,就可以從圖中曲線查得所需Ct值。當Ud=VDD時,VCO維持在最高振蕩頻率fomax已知fomin、fomax和Ct以后,就可以由上式中求得R3值。實踐中,為微調f0的范圍,R3往往采用一只固定電阻和一只可調電阻相串聯(lián)。3.3參考振蕩器的工作原理參考振蕩器可采用門電路〔74LS系列或CD系列與標稱石英晶體構成振蕩器。石英晶體振振器的電路符號、等效電路、電抗曲線如圖4-14所示。從石英晶體諧振器的電抗特性可以看出,在串、并聯(lián)諧振頻率之間很狹窄的工作頻帶內,它呈電感性。因而石英振蕩器可以工作于感性區(qū),也可以工作于串聯(lián)諧振頻率上,但不能使用容性區(qū)。根據晶體在振蕩電路中的不同作用,振蕩電路可分為兩類：一類是石英晶體在電路中作為等效電感元件使用,這類振蕩器稱為并聯(lián)型晶體振蕩器；另一類是把石英晶體作為串聯(lián)諧振元件使用,使它工作于串聯(lián)諧振頻率上,稱為串聯(lián)型晶體振蕩器。3.4參考分頻器的工作原理1、二-五-十進制計數器74390邏輯符合和邏輯功能圖4-17中的計數器為二－五－十進制異步計數器,在一片74LS390集成芯片中封裝了2個二－五－十進制的異步計數器。所謂二－五－十進制異步計數器是由一個二進制計數器和一個五進制計數器組合而成的,每個二－五－十進制分別有各自的清零端CLR。如需實現十進制計數器功能應將Q0與CP1相連或將Q3與CP0相連。這兩種連接方式是構成的十進制計數器計數的結果相同,但其編碼結果不同,2、由兩片74390計數器構成4000分頻器電路,產生1KHz基準參考信號。電路接線圖如圖4-19所示。圖中輸入信號為4MHz方波信號,輸出為1KHz方波信號。4.2.5可變分頻器和分頻比控制器的工作原理1、可逆計數器CD4510CD4510是4位加/減法的十進制計數器,計數器的方向由控制輸入端U/D控制。當U/D為高電平時,則為加法計數器,當U/D為低電平時,則為減法計數器。2、用CD4510設計99分頻器3、1～99分頻比控制器電路的設計3.5消抖動電路的工作原理基本RS觸發(fā)器雖然電路簡單,但具有廣泛的用途。圖4-24〔a是在時序電路中廣泛應用的消抖動開關電路的原理電路。3.6數碼顯示電路的工作原理數碼顯示電路：由共陰極七段數碼器LC5011和顯示譯碼器CD4511構成。4數字頻率合成器的設計1、首先,根據課題給定的設計指標要求,確定系統(tǒng)設計框圖。由于系統(tǒng)工作頻率較低,因此可以選擇直接式頻率合成方案。2、然后,根據系統(tǒng)框圖,確定各個單元電路的結構,并進行元器件選擇和參數計算?！?集成鎖相環(huán)路PLL及外接振蕩元器件根據設計指標要求,集成鎖相環(huán)路可選為CD4046,它包含PD和VCO,最高工作頻率為1.4MHz,滿足設計要求。CD4046的內部組成框圖及外接元件電路如圖4-11所示。作為頻率合成器時,3、4端之間應插入可變分頻器N。根據設計要求,有fomax=99kHz,fomin=1kHz。CD4046內部的VCO是一個電流控制型振蕩器,查資料,其振蕩頻率與控制電壓Ud的關系式中VGS為耗盡型NMOS三極管的源柵間導通壓降,約0.5V左右,VDS為耗盡型PMOS管的漏源飽和壓降,約為1V左右。式中的第二項為常數項,也就是VCO的最低振蕩頻率fomin。取電源電壓VDD=5V。取Ct=100pF,如f=1KHz,則R4=3.3MΩ,但VCO頻率范圍應小于1KHz,取R4=22MΩ。當Ud=VDD時,VCO維持在最高振蕩頻率fomax因此可得：〔2參考頻率和環(huán)路濾波器設環(huán)路濾波器的上限截止頻率為fH,從濾波的角度考慮,應有fR=<5～10>fH。若選簡單RC低通濾波器,則有：取fR=1×103=10fH=10/<2RC>,則RC=1/<200>≈1.6〔ms。若取C=0.033F,則R≈48.48〔k。最終取R1=51k。這里選RC比例積分濾波器作環(huán)路濾波器,R2＜＜R1,則取C=0.033F,R1=51k,R2=5.1k?！?參考振蕩器振蕩器電路選用晶體振蕩電路,不使電路具有更高的Q值,以提高頻率的穩(wěn)定性。又由于CMOS電路輸入阻抗極高,選用CMOS與非門構成參考振蕩器。為適應低電壓工作條件,采用74HC系列。Rf為反饋電阻,它的作用是保證在靜態(tài)時,非門U1能工作在其電壓傳輸特性的轉折區(qū)—線性放大區(qū),構成使反相器成為具有很強放大能力的放大電路,Rf常取10-100M,較高的反饋電阻有處于提高振蕩頻率的穩(wěn)定性,選Rf=22M。晶體、C1、C2構成π型選頻反饋網絡,電路只能在晶體諧振頻率處產生振蕩,反饋系數由C1、C2之比決定。根據晶體外接電容的要求,可選C1=C2=24pF。晶體XTAL的頻率選4.096MHz〔該頻率點附近的頻率穩(wěn)定度較高。即U1與Rf、晶體、C1、C2構成電容三點式振蕩電路,產生一個近似正弦波的波形。U2是整形緩沖用反相器,經U2整形后,輸出變?yōu)榫匦尾?同時U2可以隔離負載對振蕩電路的影響?！?參考分頻器現在要將4MHz的參考振蕩頻率分頻為1kHz,因此分頻比R=4000〔=10×10×10×4,即用3個十進制計數器和1個四進制計數器級聯(lián)來實現。通常實現分頻器的電路是計數器電路,因此可以選74LS390為參考分頻器?！?可變分頻器由于最大可變分頻比N=99,且輸出方式為十進制方式,因此,可變分頻器N應選初始值可預置的十進制計數器。需要兩級這樣的計數器可選2片CD4510作為可變分頻器。CD4510是初始值可預置BCD碼加減法計數器,要實現f從1-99KHz,分頻比N為1-99,采用預置端和清零端來做N進制計數器。預置數就采用分頻比控制計數器個位和十位輸出的數據。如果采用加法,如預置數為60~99復位置數,這時N=99-60+1=40進制,不符合設計要求,顯示頻率就與鎖相環(huán)路實際輸出的信號頻率不同。由于初始值輸入端數據同時也作為VCO輸出結果譯碼顯示的輸入數據,考慮到二者的一致性,計數器應選減法計數器。這樣數碼管顯示的值就是輸出信號的頻率?！?分頻比控制計數器及消抖動電路分頻比控制計數器是用來產生可變分頻器所需要的分頻比N。選用1片74L390〔含兩級十進制計數器構成頻率調節(jié)電路,另用一開關電路來控制計數脈沖的通斷。另外,通常使用的開關是由機械觸點實現開關的閉合和斷開,由于機械觸點存在彈性,閉合后會產生反彈,為了得到穩(wěn)定的信號,增加消抖動電路。消抖動電路可以用RS觸發(fā)器或者門電路〔如74LS00構成?！?顯示譯碼器和數碼顯示器顯示電路用來顯示輸出頻率數值,由于fi=1KHz,N分頻后fo=Nfi=N〔KHz,因此分頻比N即為此數值〔單位：kHz,故可將可變分頻器初始值數據作為譯碼器輸入數據。分頻比控制計數器個位和十位輸出的數據同時也是譯碼器的輸入數據。顯示器件可以選用LED共陰極數碼管,顯示譯碼器選用CD4511與之配合。3、在完成電路的初步設計后,再對電路進行仿真調試,目的是為了觀察和測量電路的性能指標并調整部分元器件參數,從而達到各項指標的要求。5頻率合成器的調試5.1晶體振蕩器與4000分頻電路調試1.指標要求：晶體振蕩器和4000分頻電路相連應輸出1KHz的方波信號。2.測試儀器：＋5V直流穩(wěn)壓電源1臺雙蹤示波器1臺頻率計1臺3.測試步驟1>對照原理圖,檢查焊接電路是否正確。圖4-1晶體振蕩器和4000分頻測試電路2>焊接正確無誤后,按照接線圖,連接測試儀器3>打開電源,打開頻率計電源,將頻率計調至0000.00Hz頻率計應顯示1000.xxHz。4>若不正確,用示波器監(jiān)測晶體振蕩器輸出有無信號。分步檢查電路。5>測試正確后,關閉電源。5.2消抖動電路和預置分頻電路的安裝和調試：1.指標要求：分別按動開關置數,按動個位開關1～9下,個位數碼管應有顯示相應數字,74LS390輸出應有相應輸出。同理十位數測試方法相同。2.測試儀器：+5V直流穩(wěn)壓電源1臺雙蹤示波器1臺頻率計1臺3.測試步驟：1>對照原理圖,檢查焊接電路是否正確。圖4-2消抖動電路和預置分頻電路2>焊接正確無誤后,按照接線圖,連接測試儀器。3>打開電源,分別按動K1、K2,數碼管應有相應顯示。4>若不正確,分別檢查數碼管電路、消抖動電路、74LS390計數器電路。5>測試正確后,關閉電源。5.3鎖相環(huán)電路和可變分頻電路安裝和調試：1.指標要求：1>可變分頻器可根據預置頻率的不同,將輸入信號〔cpN分頻。2>在鎖相環(huán)的輸出端〔4腳可測得所設置方波信號的頻率〔1k～99k。2.測試儀器：＋5V直流穩(wěn)壓電源1臺雙蹤示波器1臺數字萬用表1只頻率計1臺3.測試步驟：1對照原理圖,檢查焊接電路是否正確。2焊接正確無誤后,按照接線圖,連接測試儀器。3>打開電源,分別按動K1、K2,數碼管應有相應顯示。4>用示波器和頻率計監(jiān)測鎖相環(huán)CD4046的4腳應為所設置的頻率,且輸出1腳應為高電平。5>若測試不正確,繼續(xù)測試CD4510預分頻電路的輸入信號頻率和輸出信號圖4-3可變分頻電路頻率。6>測試正確后,關閉電源。5.4頻率合成器總體電路調試說明：1.指標要求：1輸出頻率范圍：fo=1kHz～99kHz；2頻率間隔：f=1kHz；3基準頻率采用晶體振蕩頻率,頻率穩(wěn)定度應優(yōu)于10的-4次方；4數字顯示頻率；5頻率調節(jié)采用計數方式。2.測試儀器：+5V直流穩(wěn)壓電源1臺雙蹤示波器1