電平標準分類

電平標準分類電平標準分類電平標準分類V:1.0精細整理，僅供參考電平標準分類日期：20xx年X月電平標準分類要了解邏輯電平的內(nèi)容，首先要知道以下幾個概念的含義：

1：輸入高電平（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高于Vih時，則認為輸入電平為高電平。

2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低于Vil時，則認為輸入電平為低電平。

3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大于此Voh。

4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此Vol。

5：閥值電平(Vt)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉(zhuǎn)動作時的電平。它是一個界于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平>Vih，輸入低電平<Vil，而如果輸入電平在閾值上下，也就是Vil～Vih這個區(qū)域，電路的輸出會處于不穩(wěn)定狀態(tài)。

對于一般的邏輯電平，以上參數(shù)的關(guān)系如下：

Voh>Vih>Vt>Vil>Vol。

6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。

7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。

8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。

9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。

門電路輸出極在集成單元內(nèi)不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發(fā)射極開路（OE），使用時應(yīng)審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對于集電極開路（OC）門，其上拉電阻阻值RL應(yīng)滿足下面條件：

（1）：RL<（VCC－Voh）/（n*Ioh＋m*Iih）

（2）：RL>（VCC－Vol）/（Iol＋m*Iil）

其中n：線與的開路門數(shù)；m：被驅(qū)動的輸入端數(shù)。

：常用的邏輯電平

·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。

·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5VTTL和5VCMOS）、系列，系列和系列。

·5VTTL和5VCMOS邏輯電平是通用的邏輯電平。

·及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。

·低電壓的邏輯電平還有和兩種。

·ECL/PECL和LVDS是差分輸入輸出。

·RS-422/485和RS-232是串口的接口標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。一個有關(guān)于電壓的標準相對于內(nèi)存而言DDR內(nèi)存采用的是支持電壓的SSTL2標準而對于比較老一些的SDRAM內(nèi)存來說它支持的則是V的LVTTL標準.現(xiàn)在常用的電平標準有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標準以及使用注意事項。TTL：Transistor-TransistorLogic三極管結(jié)構(gòu)。Vcc：5V；VOH>=；VOL<=；VIH>=2V；VIL<=。因為與5V之間還有很大空閑，對改善噪聲容限并沒什么好處，又會白白增大系統(tǒng)功耗，還會影響速度。所以后來就把一部分“砍”掉了。也就是后面的LVTTL。LVTTL又分、以及更低電壓的LVTTL(LowVoltageTTL)。LVTTL：Vcc：；VOH>=；VOL<=；VIH>=2V；VIL<=。LVTTL：Vcc：；VOH>=；VOL<=；VIH>=；VIL<=。更低的LVTTL不常用就先不講了。多用在處理器等高速芯片，使用時查看芯片手冊就OK了。TTL使用注意：TTL電平一般過沖都會比較嚴重，可能在始端串22歐或33歐電阻；TTL電平輸入腳懸空時是內(nèi)部認為是高電平。要下拉的話應(yīng)用1k以下電阻下拉。TTL輸出不能驅(qū)動CMOS輸入。CMOS：ComplementaryMetalOxideSemiconductorPMOS+NMOS。Vcc：5V；VOH>=；VOL<=；VIH>=；VIL<=。相對TTL有了更大的噪聲容限，輸入阻抗遠大于TTL輸入阻抗。對應(yīng)LVTTL，出現(xiàn)了LVCMOS，可以與的LVTTL直接相互驅(qū)動。LVCMOS：Vcc：；VOH>=；VOL<=；VIH>=；VIL<=。（VIH是指高電平的電壓值，VIL是指第一個輸入電壓信號）LVCMOS：Vcc：；VOH>=2V；VOL<=；VIH>=；VIL<=。CMOS使用注意：CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當輸入或輸入管腳高于VCC一定值(比如一些芯片是時，電流足夠大的話，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。ECL：EmitterCoupledLogic發(fā)射極耦合邏輯電路(差分結(jié)構(gòu))Vcc=0V；Vee：；VOH=；VOL=；VIH=；VIL=。速度快，驅(qū)動能力強，噪聲小，很容易達到幾百M的應(yīng)用。但是功耗大，需要負電源。為簡化電源，出現(xiàn)了PECL(ECL結(jié)構(gòu)，改用正電壓供電)和LVPECL。PECL：Pseudo/PositiveECLVcc=5V；VOH=；VOL=；VIH=；VIL=LVPELC：LowVoltagePECLVcc=；VOH=；VOL=；VIH=；VIL=ECL、PECL、LVPECL使用注意：不同電平不能直接驅(qū)動。中間可用交流耦合、電阻網(wǎng)絡(luò)或?qū)Ｓ眯酒M行轉(zhuǎn)換。以上三種均為射隨輸出結(jié)構(gòu)，必須有電阻拉到一個直流偏置電壓。(如多用于時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作后直流電平都在左右。)前面的電平標準擺幅都比較大，為降低電磁輻射，同時提高開關(guān)速度又推出LVDS電平標準。LVDS：LowVoltageDifferentialSignaling差分對輸入輸出，內(nèi)部有一個恒流源，在差分線上改變方向來表示0和1。通過外部的100歐匹配電阻(并在差分線上靠近接收端)轉(zhuǎn)換為±350mV的差分電平。LVDS使用注意：可以達到600M以上，PCB要求較高，差分線要求嚴格等長，差最好不超過10mil(0.25mm下面的電平用的可能不是很多，篇幅關(guān)系，只簡單做一下介紹。如果感興趣的話可以聯(lián)系我。CML：是內(nèi)部做好匹配的一種電路，不需再進行匹配。三極管結(jié)構(gòu)，也是差分線，速度能達到3G以上。只能點對點傳輸。GTL：類似CMOS的一種結(jié)構(gòu)，輸入為比較器結(jié)構(gòu)，比較器一端接參考電平，另一端接輸入信號。電源供電。Vcc=；VOH>=；VOL<=；VIH>=；VIL<=PGTL/GTL+：Vcc=；VOH>=；VOL<=；VIH>=；VIL<=HSTL是主要用于QDR存儲器的一種電平標準：一般有V¬CCIO=和V¬¬CCIO=。和上面的GTL相似，輸入為比較器結(jié)構(gòu)，比較器一端接參考電平(VCCIO/2)，另一端接輸入信號。對參考電平要求比較高(1%精度)。SSTL主要用于DDR存儲器。和HSTL基本相同。V¬¬CCIO=，輸入為比較器結(jié)構(gòu)，比較器一端接參考電平，另一端接輸入信號。對參考電平要求比較高(1%精度)。HSTL和SSTL大多用在300M以下。RS232和RS485基本和大家比較熟了，只簡單提一下：RS232采用±12-15V供電，我們電腦后面的串口即為RS232標準。+12V表示0，-12V表示1?？梢杂肕AX3232等專用芯片轉(zhuǎn)換，也可以用兩個三極管加一些外圍電路進行反相和電壓匹配。RS485是一種差分結(jié)構(gòu)，相對RS232有更高的抗干擾能力。傳輸距離可以達到上千米TTL和CMOS邏輯器件

邏輯器件的分類方法有很多，下面以邏輯器件的功能、工藝特點和邏輯電平等方法來進行簡單描述。

：TTL和CMOS器件的功能分類

按功能進行劃分，邏輯器件可以大概分為以下幾類：門電路和反相器、選擇器、譯碼器、計數(shù)器、寄存器、觸發(fā)器、鎖存器、緩沖驅(qū)動器、收發(fā)器、總線開關(guān)、背板驅(qū)動器等。

1：門電路和反相器

邏輯門主要有與門74X08、與非門74X00、或門74X32、或非門74X02、異或門74X86、反相器74X04等。

2：選擇器

選擇器主要有2-1、4-1、8-1選擇器74X157、74X153、74X151等。

3：編/譯碼器

編/譯碼器主要有2/4、3/8和4/16譯碼器74X139、74X138、74X154等。

4：計數(shù)器

計數(shù)器主要有同步計數(shù)器74X161和異步計數(shù)器74X393等。

5：寄存器

寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。

6：觸發(fā)器

觸發(fā)器主要有J-K觸發(fā)器、帶三態(tài)的D觸發(fā)器74X374、不帶三態(tài)的D觸發(fā)器74X74、施密特觸發(fā)器等。

7：鎖存器

鎖存器主要有D型鎖存器74X373、尋址鎖存器74X259等。

8：緩沖驅(qū)動器

緩沖驅(qū)動器主要有帶反向的緩沖驅(qū)動器74X240和不帶反向的緩沖驅(qū)動器74X244等。

9：收發(fā)器

收發(fā)器主要有寄存器收發(fā)器74X543、通用收發(fā)器74X245、總線收發(fā)器等。

10：總線開關(guān)

總線開關(guān)主要包括總線交換和通用總線器件等。

11：背板驅(qū)動器

背板驅(qū)動器主要包括TTL或LVTTL電平與GTL/GTL+（GTLP）或BTL之間的電平轉(zhuǎn)換器件。

：TTL和CMOS邏輯器件的工藝分類特點

按工藝特點進行劃分，邏輯器件可以分為Bipolar、CMOS、BiCMOS等工藝，其中包括器件系列有：

Bipolar（雙極）工藝的器件有：TTL、S、LS、AS、F、ALS。

CMOS工藝的器件有：HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。

BiCMOS工藝的器件有：BCT、ABT、LVT、ALVT。

：TTL和CMOS邏輯器件的電平分類特點

TTL和CMOS的電平主要有以下幾種：5VTTL、5VCMOS（Vih≥*Vcc，Vil≤*Vcc）、電平、電平等。

5V的邏輯器件

5V器件包含TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件

及以下的邏輯器件

包含LV的和V系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。

具體情況可以參考下圖：

圖3－1：TI公司的邏輯器件示例圖

：包含特殊功能的邏輯器件

A．總線保持功能（Bushold）

由內(nèi)部反饋電路保持輸入端最后的確定狀態(tài)，防止因輸入端浮空的不確定而導(dǎo)致器件振蕩自激損壞；輸入端無需外接上拉或下拉電阻，節(jié)省PCB空間，降低了器件成本開銷和功耗，見圖6－3。ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。命名特征為附加了“H”如：74ABTH16244。

圖3－2：總線保持功能圖圖3－3：串行阻尼電阻圖

B．串聯(lián)阻尼電阻（seriesdampingresistors）

輸出端加入串聯(lián)阻尼電阻可以限流，有助于降低信號上沖/下沖噪聲，消除線路振鈴，改善信號質(zhì)量。如圖6－4所示。具有此特征的ABT、LVC、LVT、ALVC系列器件在命名中加入了“2”或“R”以示區(qū)別，如ABT162245，ALVCHR162245。對于單向驅(qū)動器件，串聯(lián)電阻加在其輸出端，命名如SN74LVC2244；對于雙向的收發(fā)器件，串聯(lián)電阻加在兩邊的輸出端，命名如SN74LVCR2245。

C．上電/掉電三態(tài)（PU3S，Powerup/powerdown3-state）

即熱拔插性能。上電/掉電時器件輸出端為三態(tài)，Vcc閥值為；應(yīng)用于熱拔插器件/板卡產(chǎn)品，確保拔插狀態(tài)時輸出數(shù)據(jù)的完整性。多數(shù)ABT、LVC、LVT、LVTH系列器件有此特征。

D．ABT器件（AdvancedBiCMOSTechnology）

結(jié)合了CMOS器件(如HC/HCT、LV/LVC、ALVC、AHC/AHCT)的高輸入阻抗特性和雙極性器件(Bipolar，如TTL、LS、AS、ALS)輸出驅(qū)動能力強的特點。包括ABT、LVT、ALVT等系列器件，應(yīng)用于低電壓，低靜態(tài)功耗環(huán)境。

E．Vcc/GND對稱分布

16位Widebus器件的重要特征，對稱配置引腳，有利于改善噪聲性能。AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位Widebus器件有此特征。

F．分離軌器件（Split-rail）

即雙電源器件，具有兩種電源輸入引腳VccA和VccB，可分別接5V或電源電壓。如ALVC164245、LVC4245等，命名特征為附加了“4”。

邏輯器件的使用指南

1：多余不用輸入管腳的處理

在多數(shù)情況下，集成電路芯片的管腳不會全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管腳，但實際上通常不會全部使用，這樣就會存在懸空端子。所有數(shù)字邏輯器件的無用端子必須連接到一個高電平或低電平，以防止電流漂移（具有總線保持功能的器件無需處理不用輸入管腳）。究竟上拉還是下拉由實際器件在何種方式下功耗最低確定。244、16244經(jīng)測試在接高電平時靜態(tài)功耗較小，而接地時靜態(tài)功耗較大，故建議其無用端子處理以通過電阻接電源為好，電阻值推薦為1～10K。

2：選擇板內(nèi)驅(qū)動器件的驅(qū)動能力，速度，不能盲目追求大驅(qū)動能力和高速的器件，應(yīng)該選擇能夠滿足設(shè)計要求，同時有一定的余量的器件，這樣可以減少信號過沖，改善信號質(zhì)量。并且在設(shè)計時必須考慮信號匹配。

3：在對驅(qū)動能力和速度要求較高的場合，如高速總線型信號線，可使用ABT、LVT系列。板間接口選擇ABT16244/245或LVTH16244/245，并在母板兩端匹配，在不影響速度的條件下與母板接口盡量串阻，以抑制過沖、保護器件，典型電阻值為10-200Ω左右，另外，也可以使用并接二級管來進行處理，效果也不錯，如1N4148等（抗沖擊較好）。

4：在總線達到產(chǎn)生傳輸線效應(yīng)的長度后，應(yīng)考慮對傳輸線進行匹配，一般采用的方式有始端匹配、終端匹配等。

始端匹配是在芯片的輸出端串接電阻，目的是防止信號畸變和地彈反射，特別當總線要透過接插件時，尤其須做始端匹配。內(nèi)部帶串聯(lián)阻尼電阻的器件相當于始端匹配，由于其阻值固定，無法根據(jù)實際情況進行調(diào)整，在多數(shù)場合對于改善信號質(zhì)量收效不大，故此不建議推薦使用。始端匹配推薦電阻值為10～51Ω，在實際使用中可根據(jù)IBIS模型模擬仿真確定其具體值。

由于終端匹配網(wǎng)絡(luò)加重了總線負載，所以不應(yīng)該因為匹配而使Buffer的實際驅(qū)動電流大于驅(qū)動器件所能提供的最大Source、Sink電流值。

應(yīng)選擇正確的終端匹配網(wǎng)絡(luò)，使總線即使在沒有任何驅(qū)動源時，其線電壓仍能保持在穩(wěn)定的高電平。

5：要注意高速驅(qū)動器件的電源濾波。如ABT、LVT系列芯片在布線時，建議在芯片的四組電源引腳附近分別接μ或μ電容。

6：可編程器件任何電源引腳、地線引腳均不能懸空；在每個可編程器件的電源和地間要并接的去耦電容，去耦電容盡量靠近電源引腳，并與地形成盡可能小的環(huán)路。

7：收發(fā)總線需有上拉電阻或上下拉電阻，保證總線浮空時能處于一個有效電平，以減小功耗和干擾。

8：373/374/273等器件為工作可靠，鎖存時鐘輸入建議串入10－200歐電阻。

9：時鐘、復(fù)位等引腳輸入往往要求較高電平，必要時可上拉電阻。

10：注意不同系列器件是否有帶電插拔功能及應(yīng)用設(shè)計中的注意事項，在設(shè)計帶電插拔電路時請參考公司的《單板帶電插拔設(shè)計規(guī)范》。

11：注意電平接口的兼容性。選用器件時要注意電平信號類型，對于有不同邏輯電平互連的情況，請遵守本規(guī)范的相應(yīng)的章節(jié)的具體要求。

12：在器件工作過程中，為保證器件安全運行，器件引腳上的電壓及電流應(yīng)嚴格控制在器件手冊指定的范圍內(nèi)。邏輯器件的工作電壓不要超出它所允許的范圍。

13：邏輯器件的輸入信號不要超過它所能允許的電壓輸入范圍，不然可能會導(dǎo)致芯片性能下降甚至損壞邏輯器件。

14：對開關(guān)量輸入應(yīng)串電阻，以避免過壓損壞。

15：對于帶有緩沖器的器件不要用于線性電路，如放大器。

、TTL、CMOS器件的互連

：器件的互連總則

在公司產(chǎn)品的某些單板上，有時需要在某些邏輯電平的器件之間進行互連。在不同邏輯電平器件之間進行互連時主要考慮以下幾點：

1：電平關(guān)系，必須保證在各自的電平范圍內(nèi)工作，否則，不能滿足正常邏輯功能，嚴重時會燒毀芯片。

2：驅(qū)動能力，必須根據(jù)器件的特性參數(shù)仔細考慮，計算和試驗，否則很可能造成隱患，在電源波動，受到干擾時系統(tǒng)就會崩潰。

3：時延特性，在高速信號進行邏輯電平轉(zhuǎn)換時，會帶來較大的延時，設(shè)計時一定要充分考慮其容限。

4：選用電平轉(zhuǎn)換邏輯芯片時應(yīng)慎重考慮，反復(fù)對比。通常邏輯電平轉(zhuǎn)換芯片為通用轉(zhuǎn)換芯片，可靠性高，設(shè)計方便，簡化了電路，但對于具體的設(shè)計電路一定要考慮以上三種情況，合理選用。

對于數(shù)字電路來說，各種器件所需的輸入電流、輸出驅(qū)動電流不同，為了驅(qū)動大電流器件、遠距離傳輸、同時驅(qū)動多個器件，都需要審查電流驅(qū)動能力：輸出電流應(yīng)大于負載所需輸入電流；另一方面，TTL、CMOS、ECL等輸入、輸出電平標準不一致，同時采用上述多種器件時應(yīng)考慮電平之間的轉(zhuǎn)換問題。

我們在電路設(shè)計中經(jīng)常遇到不同的邏輯電平之間的互連，不同的互連方法對電路造成以下影響：

·對邏輯電平的影響。應(yīng)保證合格的噪聲容限（Vohmin－Vihmin≥，Vilmax－Volmax≥，并且輸出電壓不超過輸入電壓允許范圍。

·對上升/下降時間的影響。應(yīng)保證Tplh和Tphl滿足電路時序關(guān)系的要求和EMC的要求。

·對電壓過沖的影響。過沖不應(yīng)超出器件允許電壓絕對最大值，否則有可能導(dǎo)致器件損壞。

TTL和CMOS的邏輯電平關(guān)系如下圖所示：

圖4－1：TTL和CMOS的邏輯電平關(guān)系圖

圖4－2：低電壓邏輯電平標準

的邏輯電平標準如前面所述有三種，實際的TTL/CMOS邏輯器件的輸入電平參數(shù)一般都使用LVTTL或邏輯電平標準（一般很少使用LVCMOS輸入電平），輸出電平參數(shù)在小電流負載時高低電平可分別接近電源電壓和地電平（類似LVCMOS輸出電平），在大電流負載時輸出電平參數(shù)則接近LVTTL電平參數(shù)，所以輸出電平參數(shù)也可歸入邏輯電平，另外，一些公司的手冊中將其歸納如LVTTL的輸出邏輯電平，也可以。

在下面討論邏輯電平的互連時，對TTL/CMOS的邏輯電平，我們就指的是邏輯電平或LVTTL邏輯電平。

常用的TTL和CMOS邏輯電平分類有：5VTTL、5VCMOS、TTL/CMOS、5VTol.、和OC/OD門。

其中：

5VTol.是指輸入是邏輯電平，但可以忍受5V電壓的信號輸入。

TTL/CMOS邏輯電平表示不能輸入5V信號的邏輯電平，否則會出問題。

注意某些5V的CMOS邏輯器件，它也可以工作于的電壓，但它與真正的器件（是LVTTL邏輯電平）不同，比如其VIH是（＝×，工作于）（其實是LVCMOS邏輯輸入電平），而不是，因而與真正的器件互連時工作不太可靠，使用時要特別注意，在設(shè)計時最好不要采用這類工作方式。

值得注意的是有些器件有單獨的輸入或輸出電壓管腳，此管腳接的電壓時，器件的輸入或輸出邏輯電平為的邏輯電平信號，而當它接5V電壓時，輸入或輸出的邏輯電平為5V的邏輯電平信號，此時應(yīng)該按該管腳上接的電壓的值來確定輸入和輸出的邏輯電平屬于哪種分類。

對于可編程器件（EPLD和FPGA）的互連也要根據(jù)器件本身的特點并參考本章節(jié)的內(nèi)容進行處理。

以上5種邏輯電平類型之間的驅(qū)動關(guān)系如下表：

輸入

5VTTL

/5VTol.

TTL/CMOS

5VCMOS

輸出

5VTTL

√

√

/FONT>

/FONT>

TTL/CMOS

√

√

√

/FONT>

5VCMOS

√

√

/FONT>

√

OC/OD

上拉

上拉

上拉

上拉

上表中打鉤（√）的表示邏輯電平直接互連沒有問題，打星號（/FONT>）的表示要做特別處理。

對于打星號（/FONT>）的邏輯電平的互連情況，具體見后面說明。

一般對于高邏輯電平驅(qū)動低邏輯電平的情況如簡單處理估計可以通過串接10－1K歐的電阻來實現(xiàn)，具體阻值可以通過試驗確定，如為可靠起見，可參考后面推薦的接法。

從上表可看出OC/OD輸出加上拉電阻可以驅(qū)動所有邏輯電平，5VTTL和/5VTol.可以被所有邏輯電平驅(qū)動。所以如果您的可編程邏輯器件有富裕的管腳，優(yōu)先使用其OC/OD輸出加上拉電阻實