微機原理周荷琴版第五章課件

存儲器的分類存儲器的工作原理存儲器的擴展新型存儲器技術(shù)存儲器的分類存儲器的工作原理存儲器的擴展1§5-1存儲器的基本概念一、存儲器的分類1、按存儲介質(zhì)分類半導體存儲器、磁表面存儲器、光表面存儲器2、按存儲器的讀寫功能分類只讀存儲器（ROM）、隨機存儲器(RAM）3、按信息的可保存性分類非永久性記憶的存儲器、永久性記憶的存儲器4、按在微機系統(tǒng)中的作用分類

主存儲器、輔助存儲器、高速緩沖存儲器§5-1存儲器的基本概念2半導體存儲器的分類（主存儲器）半導體存儲器EEPROMEPROMPROM掩膜式ROM動態(tài)RAMDRAM靜態(tài)RAMSRAM可讀寫存儲器RAM只讀存儲器ROMVolatilememoryNon-Volatilememory半導體存儲器的分類（主存儲器）半導體存儲器EEPROMEPR3二、存儲器的基本性能指標

1、存儲容量（1）存儲容量=存儲器單元數(shù)×每單元二進制位數(shù)（2）換算關(guān)系：

1KB=210B=1024B1MB=220B=1024KB1GB=230B=1024MB1TB=240B=1024GB2、存取速度（1）存取時間：啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。時間越小，存儲速度越快。如DRAM：100ns～200ns，SRAM：20ns～40ns。二、存儲器的基本性能指標4（2）存取周期：連續(xù)兩次獨立的存儲器操作所需要的最短的時間。一般情況下，存取周期略大于存取時間。

3、功耗：存儲器耗電的多少，同時反映了其發(fā)熱的程度。

4、可靠性：用平均故障間隔時間MTBF（MeanTimeBetweenFailures）來衡量。MTBF越長，可靠性越高。

5、性價比：衡量存儲器經(jīng)濟性能好壞的綜合指標。（2）存取周期：連續(xù)兩次獨立的存儲器操作所需要的最短的時間。5三、存儲系統(tǒng)的層次結(jié)構(gòu)

1、存儲系統(tǒng)的層次結(jié)構(gòu)是指把各種不同存儲容量、存取速度和價格的存儲器按層次結(jié)構(gòu)組成多層存儲器，并通過管理軟件和輔助硬件有機組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲器中

2、常用的存儲系統(tǒng)的層次結(jié)構(gòu)主要由高速緩沖存儲器Cache、主存儲器和輔助存儲器組成，如圖所示

3、解決CPU與主存儲器速度差所采取的措施（1）CPU內(nèi)部設置多個通用寄存器（2）采用多存儲模塊交叉存?。?）采用高速緩沖存儲器（Cache）

三、存儲系統(tǒng)的層次結(jié)構(gòu)6微機原理周荷琴版第五章課件7

將當前使用頻率較高的程序和數(shù)據(jù)通過一定的替換機制從主存調(diào)入到CACHE中，CPU在取指令或讀取操作數(shù)時，同時對CACHE和主存進行訪問，如果CACHE命中，則終止對主存的訪問，直接從CACHE中將指令或數(shù)據(jù)送到CPU處理。由于CACHE的速度比主存快得多，因此，CACHE的使用大大提高了CPU讀取指令或數(shù)據(jù)的速度。所有這一切都是由操作系統(tǒng)完成的。將當前使用頻率較高的程序和數(shù)據(jù)通過一定的替8§5-2隨機存儲器RAM一、靜態(tài)隨機存儲器（SRAM）1、基本存儲電器T1、T2：工作管T3、T4：負載管T5、T6：控制管§5-2隨機存儲器RAM9

六管靜態(tài)RAM的工作原理六管靜態(tài)RAM的工作原理10特點：速度快，只要電源存在內(nèi)容就不會丟失。由于基本存儲電路由六個MOS管組成，集成度較低。由于T1、T2中必有一個管子導通，功耗較大。應用：高速緩沖存儲器（Cachememory）用它組成。簡單的計算機應用系統(tǒng)用SRAM作存儲器。電路結(jié)構(gòu)簡單。

特點：112、SRAM的組成（1）存儲體：由大量的基本存儲電路所組成。每個基本存儲電路存放一位二進制信息，這些基本存儲電路的規(guī)則地組織起來（一般為矩陣結(jié)構(gòu)）就構(gòu)成了存儲體（存儲矩陣）。存儲單元：由N個基本存儲電路構(gòu)成。一次可并行存取N位二進制代碼。存儲單元地址：為了便于信息的存取，給同一存儲體內(nèi)的每個存儲單元賦予一個惟一的編號，該編號就是存儲單元的地址。存儲容量：存儲單元數(shù)×并行存取位數(shù)，即2n×N。如1K×4位、2K×8位。2、SRAM的組成12（2）地址譯碼電電路對CPU從地址總線發(fā)送來的N位地址信號進行譯碼，可以惟一地選中片內(nèi)某一存儲單元。①單譯碼方式：只用一個譯碼電路對所有的地址信號進行譯碼，譯碼輸出的選擇線直接選中對應的單元。如1K×4位的存儲器，用10選1譯碼（很難實現(xiàn)），1024條線②雙譯碼方式：行和列譯碼10條地址線：行5條，列5條譯碼后分別為32條線。即利用64條線就可訪問1024個單元。（3）讀寫控制電路接收CPU發(fā)來的相關(guān)控制信號，以控制數(shù)據(jù)的輸入/輸出。三態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控制邏輯對三態(tài)門的控制。主要有R/W、/CS等信號。（2）地址譯碼電電路13微機原理周荷琴版第五章課件14雙譯碼存儲器電路雙譯碼存儲器電路153、SRAM的實例典型的靜態(tài)RAM芯片有6116（2KB×8位）、6264（8KB×8位）、62256（32KB×8位）、628128（128KB×8位）等。CMOSRAM芯片6264（8KB）：

主要引腳功能工作時序與系統(tǒng)的連接使用3、SRAM的實例166264芯片的主要引線地址線：A0～A12數(shù)據(jù)線：D0～D7輸出允許信號：OE寫允許信號：WE選片信號：CE1、CE26264芯片的主要引線地址線：A0～A12176264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECE1CE2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D76264芯片與系統(tǒng)的連接D0~D7A0A12???WEOEC18二、動態(tài)RAM（DRAM）

1、動態(tài)RAM存儲電路二、動態(tài)RAM（DRAM）19

2、動態(tài)RAM的刷新為保持電容中的電荷不丟失，必須對動態(tài)RAM不斷進行讀出和再寫入。

3、動態(tài)RAM舉例

2、動態(tài)RAM的刷新202164,4164的引腳功能及操作

12345678161514131211109N.CDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A72164DRAM(64K*1bit)A0~A7地址線輸入引腳RAS:行地址鎖存信號CAS:列地址鎖存信號WE:寫允許信號

DIN:數(shù)據(jù)輸入端(寫)DOUT:數(shù)據(jù)輸出端(讀)

VCC:電源+5VN.C:空的引腳讀數(shù)據(jù)時:行地址加在A0~A7,再送RAS=0,列地址再加在A0~A7,再送CAS=0,保持WE=1,經(jīng)DOUT讀出保持WE=0,數(shù)據(jù)經(jīng)DIN寫入2164,4164的引腳功能及操作116N.CVCC21621主要引線RAS：行地址選通信號。用于鎖存行地址CAS：列地址選通信號地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在鎖存器中DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=O數(shù)據(jù)寫入WE=1數(shù)據(jù)讀出WE：寫允許信號主要引線RAS：行地址選通信號。用于鎖存行地址WE=O22DRAM2164芯片的操作時序

DRAM2164芯片的操作時序23

RASCAS=1

行地址

2164刷新時序圖中CAS保持無效，利用RAS鎖存刷新的行地址，進行逐行刷新。DRAM要求每隔2～8ms刷新次（計算機中采用2ms），這個時間稱為刷新同期。在刷新同期內(nèi)，DRAM不能進行正常的讀寫操作。刷新間隔：每隔15.6微秒刷新一次。由內(nèi)部8253定時器1定時控制，由DMA實現(xiàn)。

24多路轉(zhuǎn)換器A0~A7A8~A15A0A7RASRCSWEWEWERD/WEDINDOUTDOUTDOUTDINDIND0~D7時序電路刷新電路74LS245~……...….64K×1八片D0D1D7動態(tài)RAM2164連接圖74LS158ADDSEL=0，AAB多路轉(zhuǎn)換器A0~A7A8~A15A0RASRCSWE25§5-3只讀存儲器（ROM）

只讀存儲器（ROM）是一種工作時只能讀出，不能寫入信息的存儲器。在使用ROM時，其內(nèi)部信息是不能被改變的，故一般只能存放固定程序，如監(jiān)控程序、BIOS程序等。只要一接通電源，這些程序就能自動地運行。根據(jù)ROM信息寫入的方式，ROM可分為4種：掩模型ROM：信息由芯片生產(chǎn)廠家寫入，用戶無法修改。PROM：出廠時無信息，用戶采用專用設備寫入。一旦寫入，就不能再修改。EPROM：用戶可用特定設備寫入，可用紫外光照將其內(nèi)容擦除，再重新寫入。EEPROM：用特定的設備寫入，用一定的通電方式可擦除重寫§5-3只讀存儲器（ROM）26一、掩膜只讀存儲器——ROM一、掩膜只讀存儲器——ROM27微機原理周荷琴版第五章課件28二、可編程只讀存儲器—PROM字選線位選線VCC熔絲出廠時為0，寫入時加以20～50mA的電流，將熔絲燒斷，內(nèi)容為1。由于熔絲斷開后不能接通，故為一次性寫入。正常工作時由于電流較小，不足以燒斷熔絲。二、可編程只讀存儲器—PROM字選線位選線VCC熔絲出廠29

P溝道浮柵MOS管EPROM的存儲電路三、可編程可擦除只讀存儲器EPROM控制柵P溝道浮柵MOS管EPROM的存儲電路三、可編程可擦除只30MOS管的柵極被SiO2包圍，稱為浮柵，控制柵連到字線，平時浮柵上沒有電荷，若控制柵上加正向電壓使管子導通，則ROM的信息為“1”。EPROM芯片上方有一個石英玻璃窗口，當用一定波長、一定光強的紫外線透過窗口照射時，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復初態(tài)。一般照射20～30分鐘后，讀出各單元的內(nèi)容均為FFH，說明EPROM中內(nèi)容已被擦除。MOS管的柵極被SiO2包圍，稱為浮柵，控制柵連到字線，平時31典型芯片：Intel2764特性：8K×8的EPROM芯片

28腳雙列直插式封裝A12～A0：地址線，輸入，連接地址總線，可尋址8K。D7～D0：數(shù)據(jù)線，編程時輸入，讀出時數(shù)據(jù)輸出，連接數(shù)據(jù)總線。/CE：片選信號（芯片允許），輸入，低電平有效，接地址譯碼器輸出。/OE：輸出允許，低電平有效，接/RD端。/PGM：編程脈沖控制端，輸入，接編程器控制信號。VPP：編程時電壓輸入。有的廠家為12.5V，有的為17.5V、21V、25V等。VCC：電源電壓，+5V。GND：電源地。典型芯片：Intel276432EPROM的4種工作方式：讀方式、編程方式、檢驗方式、備用方式。讀方式：VPP端上加+5V電壓，/PGM和/CE端為低電平時，從地址線輸入所選單元，數(shù)據(jù)線上出現(xiàn)所尋單元的數(shù)據(jù)。編程方式：用專用的編程器進行，有編程軟件。檢驗方式：與編程方式配合，每寫入一個字節(jié)的信息，馬上對其檢驗，檢查是否正確。備用方式：VPP上接+5V，只在/PGM端輸入一個高電平，此時數(shù)據(jù)端呈現(xiàn)高阻狀態(tài)。EPROM的4種工作方式：讀方式、編程方式、檢驗方式、備用方331、2764EPROM的引線及讀操作OOORESETMEMRMEMROD0~D7A19A18A17A16A15A14A13A12A0G1G2AG2BCBAOOY0CED0D7A0A12OEGNDPGMVPPVCC+5V74LS1382764（8K×8bit） 8088CPU最大工作方式VPP編程電壓輸入PGM編程脈沖輸入&1、2764EPROM的引線及讀操作OOORESETMEM342、8086CPU與EPROM2764（8K×8bit）的連結(jié)OOO&OOOOOD0~D7D8~D15A0BHEA0A0A12A12……….………..A1A13………...CECEOEOED0D7….D0D7….G1G2BG2ACBAA16A15A14M/IORDA19A18A17Y7“1”“0”“1”“0”“0”“1”74LS1382764276474lS20CE：片選OE：讀允許2、8086CPU與EPROM2764（8K×8bit35四、電可擦除可編程只讀存儲器EEPROM

(ElectricallyEPROM)

EPROM雖然可以多次編程，具有較好的靈活性，但在整個芯片中即使只有一個二進制位需要修改，也必須將芯片從機器(或板卡)上拔下來利用紫外線光源擦除后重寫，因而給實際使用帶來不便。電可擦除可編程只讀存儲器EEPROM也稱E2PROM。四、電可擦除可編程只讀存儲器EEPROM

(Electri36

EEPROM結(jié)構(gòu)示意圖EEPROM結(jié)構(gòu)示意圖37在EEPROM中，使浮動柵帶上電荷與消去電荷的方法與EPROM是不同的。在EEPROM中，漏極上面增加了一個隧道二極管，它在第二柵極(控制柵)與漏極之間的電壓VG的作用下(實際為電場作用下)，可以使電荷通過它流向浮空柵，即起編程作用；若VG的極性相反也可以使電荷從浮動柵流向漏極，即起擦除作用。編程與擦除所用的電流是極小的，可用普通的電源供給。在EEPROM中，使浮動柵帶上電荷與消去電荷的方法與EPRO38與EPROM擦除時把整個芯片的內(nèi)容全變成“1”不同，EEPROM的擦除可以按字節(jié)分別進行，這是EEPROM的優(yōu)點之一。字節(jié)的編程和擦除都只需10ms，并且不需要將芯片從機器上拔下以及諸如用紫外線光源照射等特殊操作，因此可以在線進行擦除和編程寫入。這特別適合在現(xiàn)代嵌入式系統(tǒng)中用EEPROM保存一些偶爾需要修改的少量數(shù)據(jù)。與EPROM擦除時把整個芯片的內(nèi)容全變成“1”不同，EEPR398088CPU與2864的連結(jié)O&OO……..…..A13A16A17A19….…..D0~D7A0A1A12MEMWMEMR…...D0D7...A0A1A12…..WEOECE可查詢或產(chǎn)生中斷READY/BUSY740674LS302864片選CE,讀允許OE寫允許WE(8K8*bit)8088CPU與2864的連結(jié)O&OO……..…..A1340五、閃存(FLASH)

閃存也稱快擦寫存儲器，有人也簡稱之Flash。從基本工作原理上看，閃存屬于ROM型存儲器，但由于它又可以隨時改寫其中的信息，所以從功能上看，它又相當于隨機存儲器RAM。從這個意義上說，傳統(tǒng)的ROM與RAM的界限和區(qū)別在閃存上已不明顯。五、閃存(FLASH)

閃存也稱快擦寫存儲器，有人也簡稱之41(1)閃存的主要特點①可按字節(jié)、區(qū)塊或頁面快速進行擦除和編程操作，也可按整片進行擦除和編程，其頁面訪問速度可達幾十至200ns；②片內(nèi)設有命令寄存器和狀態(tài)寄存器，因而具有內(nèi)部編程控制邏輯，當進行擦除和編程寫入時，可由內(nèi)部邏輯控制操作；(1)閃存的主要特點42③采用命令方式可以使閃存進入各種不同的工作方式，例如整片擦除、按頁擦除、整片編程、分頁編程、字節(jié)編程、進入備用方式、讀識別碼等；④可進行在線擦除與編程，擦除和編程寫入均無需把芯片取下；⑤某些產(chǎn)品可自行產(chǎn)生編程電壓(VPP)，因而只用VCC供電，在通常的工作狀態(tài)下即可實現(xiàn)編程操作；⑥可實現(xiàn)很高的信息存儲密度。③采用命令方式可以使閃存進入各種不同的工作方式，例如整片擦43(2)閃存的單元電路結(jié)構(gòu)若浮空柵上保存有電荷，則在源(S)、漏(D)極之間形成導電溝道，達到一種穩(wěn)定狀態(tài)，可以定義該基本存儲單元電路保存信息“0”；若浮空柵上沒有電荷存在，則在源、漏之間無法形成導電溝道，為另一種穩(wěn)定狀態(tài)，可以定義它保存信息“1”。(2)閃存的單元電路結(jié)構(gòu)44閃存的基本存儲單元電路結(jié)構(gòu)、邏輯符號及存儲陣列(a)電路結(jié)構(gòu)及邏輯符號(b)存儲陣列閃存的基本存儲單元電路結(jié)構(gòu)、邏輯符號及存儲陣列(a)電路結(jié)45閃存的檫除與編程(a)擦除：從浮空柵移走電荷(b)編程：向浮空柵增加電荷閃存的檫除與編程(a)擦除：從浮空柵移走電荷(b)編程：向浮46

(3)閃存芯片舉例閃存芯片的品種型號很多，下表列出了28F系列的幾種典型電路的型號、位密度及存儲容量。(3)閃存芯片舉例47幾種閃存電路Flash密度(位)容量(字節(jié))28F256256K32K28F512512K64K28F0101M128K28F0202M256K幾種閃存電路Flash密度(位)容量(字節(jié))28F256254828F256引腳信號28F256FlashMemoryA14～A0___

WE___

OE___

CE控制信號地址信號數(shù)據(jù)信號DQ7～DQ028F256引腳信號A14～A0___

WE___

OE__4928F256的內(nèi)部結(jié)構(gòu)框圖28F256的內(nèi)部結(jié)構(gòu)框圖50六、新型存儲器常用新型的存儲器有多體交叉存儲器、閃速存儲器、高速緩沖存儲器（Cache）、虛擬存儲器等，以解決CPU與主存之間的速度匹配和存儲容量問題。1、多體交叉存儲器多體交叉存儲器是從改進主存的結(jié)構(gòu)和工作方式入手，設法提高其吞吐率，使主存速度與CPU速度相匹配，其設計思想是在物理上將主存分成多個模塊，每一個模塊都包括一個存儲體、地址緩沖寄存器和數(shù)據(jù)緩沖寄存器等。六、新型存儲器512、閃速存儲器

閃速存儲器是在EPROM和E2PROM的制造技術(shù)基礎上發(fā)展產(chǎn)生的一種半導體存儲器，具有價格便宜、集成度高、電可擦除性、可重寫性、非易失性等優(yōu)點。3、高速緩沖存儲器（Cache）高速緩沖存儲器可以提高CPU訪問存儲器時的存取速度，減少處理器的等待時間，使程序員能使用一個速度與CPU相當而容量與主存相當?shù)拇鎯ζ鳌?、虛擬存儲器2、閃速存儲器52§5-4存儲器與CPU的連接存儲器與CPU連接時應考慮的問題

CPU總線的負載能力

CPU的時序和存儲器的存取速度之間的配合存儲器的地址分配和片選控制信號的連接§5-4存儲器與CPU的連接存儲器與CPU連接時應考慮的問53一、存儲器的地址選擇1、地址譯碼器CPU對存儲器進行讀寫時，首先要對存儲芯片進行選擇(稱為片選)，然后從被選中的存儲芯片中選擇所要讀寫的存儲單元。片選是通過地址譯碼來實現(xiàn)的，74LS138是一種常用的譯碼器電路，其引腳和邏輯電路圖如圖所示。一、存儲器的地址選擇5474LS138引腳和邏輯電路圖74LS138引腳和邏輯電路圖5574LS138的功能表G1G2AG2BCBA譯碼器的輸出100000Y0=0，其余均為1100001Y1=0，其余均為1100010Y2=0，其余均為1100011Y3=0，其余均為1100100Y4=0，其余均為1100101Y5=0，其余均為1100110Y6=0，其余均為1100111Y7=0，其余均為1其余情況×××Y7～Y0全為074LS138的功能表G1G2AG2BCBA譯碼器的輸出10562、地址譯碼的三種方式(1)全譯碼方式全譯碼方式就是除了將地址總線的低位地址直接連至各存儲芯片的地址線外，將所有余下的高位地址全部用于譯碼，譯碼輸出作為各存儲芯片的片選信號。采用全譯碼方式的優(yōu)點是存儲器中每一存儲單元都有惟一確定的地址。缺點是譯碼電路比較復雜(相對于部分譯碼)。一個采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)如下圖所示。2、地址譯碼的三種方式57采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)2134采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)213458這種片選控制方式可以提供對整個存儲空間的尋址能力，即使不需要使用全部地址空間也可采用全譯碼方式，多余的譯碼輸出(如圖中的Y4～Y7)暫時不用，可留作需要時擴充。這種片選控制方式可以提供對整個存儲空間的尋址能力，即使不需要59各存儲芯片的地址范圍芯片高位地址低位地址地址范圍A19A18A17A16A15A14A13A12A11A10A9A8···A01111110000000···0F8000H～F87FFH(2KB)111110000111···12111110001000···0F8800H～F8FFFH(2KB)111110001111···13111110010000···0F9000H～F97FFH(2KB)111110010111···14111110011000···0F9800H～F9FFFH(2KB)111110011111···1各存儲芯片的地址范圍芯片高位地址低位地址地址范圍A19A1860(2)部分譯碼方式所謂部分譯碼方式就是只選用地址總線高位地址的一部分(而不是全部)進行譯碼，以產(chǎn)生各個存儲器芯片的片選信號。(2)部分譯碼方式61

例如在前面圖所示的片選譯碼電路中，假設高位地址A19不參加譯碼，把譯碼器74LS138的G1端接+5V，則A19無論是“0”還是“1”，只要A18～A11＝11110000，均能使74LS138的Y0輸出有效(為低電平)，從而選中存儲芯片1。這樣，存儲芯片1的地址范圍就是78000H～787FFH(當A19＝0時)或F8000H～F87FFH(當A19＝1時)，即出現(xiàn)了一個存儲單元可以由兩個地址碼來選中的現(xiàn)象(其他存儲芯片的情況與此相同)。例如在前面圖所示的片選譯碼電路中，假設高位地址A19不62我們稱這種一個存儲單元有多個地址與其對應的現(xiàn)象為“地址重疊”。上述是假設A19一位地址不參加譯碼，則一個存儲單元有兩個地址與其對應。顯然，如果有n位地址不參加譯碼，則一個存儲單元將有2n個地址與其對應。它的優(yōu)點是片選譯碼電路比較簡單，缺點是存儲空間中存在地址重疊區(qū)，使用時應予以注意。我們稱這種一個存儲單元有多個地址與其對應的現(xiàn)象為“地址重疊”63

(3)線選方式

線選方式就是將地址總線的高位地址不經(jīng)過譯碼，直接將它們作為片選信號接至各存儲芯片的片選輸入端，即采用線選方式，根本不需要使用片選譯碼器。下圖給出了一個采用線選方式實現(xiàn)片選控制的示例原理圖。(3)線選方式64線選方式實現(xiàn)片選控制示例Ⅱ___CSⅠ___CSA17～A0(片內(nèi)地址)A19A18地址總線線選方式實現(xiàn)片選控制示例Ⅱ___Ⅰ___A17～A0(片內(nèi)地65必須注意的是：A19和A18不能同時為0，否則，將會同時選中兩個存儲芯片，造成訪問存儲器操作錯誤。即在采用線選方式的存儲系統(tǒng)中，軟件上必須保證在存儲器尋址時片選線中只能有一位有效(例如定義為邏輯“0”)，而不允許多于一位的片選線同時有效。否則，將導致存儲器操作的差錯。必須注意的是：A19和A18不能同時為0，否則，將會同時選66線選方式的突出優(yōu)點是無須使用片選譯碼器；缺點是存儲地址空間被分成了相互隔離的區(qū)段，造成地址空間的不連續(xù)(片選線多于一位為“0”以及片選線為全“1”的地址空間不能使用)，給編程帶來不便。下圖給出了本例的地址空間分布情形。線選方式的突出優(yōu)點是無須使用片選譯碼器；缺點是存儲地址空間被67線選方式的地址空間分布

A19A18A17

～A0000～0101～1100～0011～1110～0001～1010～0111～1不能使用（256K）存儲芯片I地址空間(256K)存儲芯片II地址空間(256K)不能使用（256K）線選方式的地址空間分布

A19A18A17～A0068另外，在采用線選方式時，如果某些地址線閑置不用(既不用作片內(nèi)地址，也不用作片選線)，則在地址空間中還會存在地址重疊現(xiàn)象。線選方式通常適用于存儲容量較小且不要求存儲容量擴充的小系統(tǒng)中。另外，在采用線選方式時，如果某些地址線閑置不用(既不用作片內(nèi)69二、存儲器的數(shù)據(jù)線及控制線的連接1、與控制總線的連接最小模式：M/IO、RD、WR

最大模式：M/IO、MRDC、IORC等2、與數(shù)據(jù)總線的連接

8086有數(shù)據(jù)總線16根，其中D15～D8接高位地址，D7～D0接低位地址。用A0選擇低位體，BHE選擇高位體。二、存儲器的數(shù)據(jù)線及控制線的連接1、與控制總線的連接70存儲器與8086數(shù)據(jù)線的連接FFFFEHFFFFCH···(偶體)00002H00000HFFFFFHFFFFDH···(奇體)00003H00001H地址鎖存器數(shù)據(jù)總線收發(fā)器8086A0～A19___BHED0～D15A0A1～A19___BHE數(shù)據(jù)總線(16位)D0～D7D8～D15地址總線存儲器與8086數(shù)據(jù)線的連接FFFFE71三、存儲器擴展1、位擴展法采用這種方法構(gòu)成存儲器時，各存儲芯片連接的地址信號、控制信號是相同的，而數(shù)據(jù)線則分別連接到數(shù)據(jù)總線的相應位上。下圖給出的是按位擴展法將8片4K×1位的存儲芯片連接擴展成4K×8位(4KB)存儲器的邏輯結(jié)構(gòu)圖。三、存儲器擴展72用位擴展法擴展存儲器用位擴展法擴展存儲器73存儲器工作時，各芯片同時進行相同的操作。在這種方式中，對存儲芯片實際上沒有選片的要求，只進行數(shù)據(jù)位數(shù)的擴展，而整個存儲器的字數(shù)(存儲單元數(shù))與單個存儲芯片的字數(shù)是相同的(如本例中兩者均為4K)。在這種連接方式下，地址線的負載數(shù)等于芯片數(shù)，而數(shù)據(jù)線的負載數(shù)為1。存儲器工作時，各芯片同時進行相同的操作。在這種方式中，對存儲742、字擴展法字擴展法也叫地址串聯(lián)法。利用這種方法進行存儲器擴展時，只在字的方向上進行擴充，而存儲器的位數(shù)不變。整個存儲器的位數(shù)等于單個存儲芯片的位數(shù)。這種方法將存儲器的地址分成兩部分，一部分(低位地址部分)接到各存儲芯片作為芯片的片內(nèi)地址，一部分(高位地址部分)經(jīng)過片選譯碼器譯碼后送到各存儲芯片的片選輸入端；各存儲芯片的數(shù)據(jù)線中的對應位連接在一起。下圖所示的是用字擴展法將8片2K×8位的存儲芯片連接擴展成容量為16K×8位的存儲器的邏輯結(jié)構(gòu)圖。2、字擴展法75用字擴展法擴展存儲器2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0～A13WEA11～A13D0D1D7D0D1D7D0D1D7Y0Y73-8譯碼器A0～A10用字擴展法擴展存儲器2Kx8CSWE2Kx8CSWE2Kx876由上圖可見，在這種連接方式下，直接作為片內(nèi)地址的低位地址線的負載數(shù)等于存儲芯片數(shù)，而參加片選譯碼的高位地址線的負載數(shù)為1；數(shù)據(jù)線的負載數(shù)也等于芯片數(shù)。從負載角度看，字擴展法不如位擴展法好，但位擴展法中存儲器的總?cè)萘渴苄酒萘康南拗?。由上圖可見，在這種連接方式下，直接作為片內(nèi)地址的低位地址線的773、字位擴展法采用字位擴展法，就是既在位方向上進行擴展，又在字方向上進行擴展，如下圖所示。圖中的擴展方法是選用8片2K×1位的存儲芯片構(gòu)成2K×8位的存儲組(位擴展)，再用8個這樣的存儲組構(gòu)成16K×8位的存儲器(字擴展)，整個存儲器共計用了64片2K×1位的存儲芯片。3、字位擴展法78用字位擴展法擴展存儲器用字位擴展法擴展存儲器79四、存儲器接口分析與設計舉例

存儲器接口分析：是指對于給定的現(xiàn)成存儲器接口電路，正確指出存儲器的存儲容量以及構(gòu)成該存儲器的各個存儲芯片的地址范圍；存儲器接口設計：則是指根據(jù)給定的存儲芯片及存儲容量和地址范圍的要求，具體構(gòu)成(設計)所要求的存儲器子系統(tǒng)。顯然，它是存儲器接口分析的相反的過程。例1（存儲器接口分析）：已知一個存儲器子系統(tǒng)如下圖所示，試指出其中RAM和EPROM的存儲容量以及各自的地址范圍。四、存儲器接口分析與設計舉例

存儲器接口分析：是指對于給定80微機原理周荷琴版第五章課件81A19A18A17A16A15A14A13A12A11A10A9A8A7…A1A0地址

11111001

0000000F9000H11111001

0111111F97FFH11111001

1000000F9800H11111001

1111111F9FFFH111111010

000000FD000H111111011111111FDFFFH所以，RAM的存儲容量為2KB，地址范圍為F9000H～F97FFH或F9800H～F9FFFH。由于A11未參與RAM的地址譯碼，所以RAM存儲區(qū)存在“地址重疊”現(xiàn)象，一個RAM單元對應2個地址。EPROM的存儲容量為4KB，地址范圍為FD000H～FDFFFH。微機原理周荷琴版第五章課件82例2：存儲器接口設計利用EPROM2732(4K×8位)、SRAM6116(2K×8位)及譯碼器74LS138設計一個存儲容量為16KBROM和8KBRAM的存儲子系統(tǒng)。要求：ROM的地址范圍為F8000H～FBFFFHRAM的地址范圍為FC000H～FDFFFH。系統(tǒng)地址總線20位(A0～A19)，數(shù)據(jù)總線8位(D0～D7)，控制信號為RD、WR、M/IO。例2：存儲器接口設計83分析：所需存儲芯片數(shù)及地址信號線的分配16KBROM需用4片2732構(gòu)成，8KBRAM需用4片6116構(gòu)成。2732容量為4K×8位：用12條地址線作片內(nèi)地址(A0～A11)，用8條地址線作片外地址(A12～A19)；6116容量為2K×8位：用11條地址線作片內(nèi)地址(A0～A10)，用9條地址線作片外地址（A11～A19)。用74LS138作片選譯碼器，其輸入、輸出信號的接法依存儲芯片的地址范圍要求而定。微機原理周荷琴版第五章課件84

CBAA19A18A17A16A15A14A13A12A11A10～A0地址

1111100000～0(F8000H)…1111101111～1(FBFFFH)1111110000～0(FC000H)…1111110011～1(FCFFFH)1111110100～0(FD000H)…1111110111～1(FDFFFH)

85例2邏輯圖例2邏輯圖86思考題：1、分析教材中例5-4存儲系統(tǒng)連接圖，其ROM、RAM芯片的地址如何確定？有無地址重疊？2、要求用8K×8位的EPROM2764、8K×8位的RAM6264以及3-8譯碼器組成一個16K字的ROM和16K字的RAM系統(tǒng)，8086工作在最小模式下，畫出存儲器系統(tǒng)和CPU的連接線路圖，所用的門電路自選。并寫出各塊芯片的地址分配。設EPROM的首地址為00000H，RAM的末地址為0FFFFH。（01年上交大）思考題：87本章習題

1、2、3、7、8、9、10、12、13、14本章習題88存儲器的分類存儲器的工作原理存儲器的擴展新型存儲器技術(shù)存儲器的分類存儲器的工作原理存儲器的擴展89§5-1存儲器的基本概念一、存儲器的分類1、按存儲介質(zhì)分類半導體存儲器、磁表面存儲器、光表面存儲器2、按存儲器的讀寫功能分類只讀存儲器（ROM）、隨機存儲器(RAM）3、按信息的可保存性分類非永久性記憶的存儲器、永久性記憶的存儲器4、按在微機系統(tǒng)中的作用分類

主存儲器、輔助存儲器、高速緩沖存儲器§5-1存儲器的基本概念90半導體存儲器的分類（主存儲器）半導體存儲器EEPROMEPROMPROM掩膜式ROM動態(tài)RAMDRAM靜態(tài)RAMSRAM可讀寫存儲器RAM只讀存儲器ROMVolatilememoryNon-Volatilememory半導體存儲器的分類（主存儲器）半導體存儲器EEPROMEPR91二、存儲器的基本性能指標

1、存儲容量（1）存儲容量=存儲器單元數(shù)×每單元二進制位數(shù)（2）換算關(guān)系：

1KB=210B=1024B1MB=220B=1024KB1GB=230B=1024MB1TB=240B=1024GB2、存取速度（1）存取時間：啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。時間越小，存儲速度越快。如DRAM：100ns～200ns，SRAM：20ns～40ns。二、存儲器的基本性能指標92（2）存取周期：連續(xù)兩次獨立的存儲器操作所需要的最短的時間。一般情況下，存取周期略大于存取時間。

3、功耗：存儲器耗電的多少，同時反映了其發(fā)熱的程度。

4、可靠性：用平均故障間隔時間MTBF（MeanTimeBetweenFailures）來衡量。MTBF越長，可靠性越高。

5、性價比：衡量存儲器經(jīng)濟性能好壞的綜合指標。（2）存取周期：連續(xù)兩次獨立的存儲器操作所需要的最短的時間。93三、存儲系統(tǒng)的層次結(jié)構(gòu)

1、存儲系統(tǒng)的層次結(jié)構(gòu)是指把各種不同存儲容量、存取速度和價格的存儲器按層次結(jié)構(gòu)組成多層存儲器，并通過管理軟件和輔助硬件有機組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲器中

2、常用的存儲系統(tǒng)的層次結(jié)構(gòu)主要由高速緩沖存儲器Cache、主存儲器和輔助存儲器組成，如圖所示

3、解決CPU與主存儲器速度差所采取的措施（1）CPU內(nèi)部設置多個通用寄存器（2）采用多存儲模塊交叉存?。?）采用高速緩沖存儲器（Cache）

三、存儲系統(tǒng)的層次結(jié)構(gòu)94微機原理周荷琴版第五章課件95

將當前使用頻率較高的程序和數(shù)據(jù)通過一定的替換機制從主存調(diào)入到CACHE中，CPU在取指令或讀取操作數(shù)時，同時對CACHE和主存進行訪問，如果CACHE命中，則終止對主存的訪問，直接從CACHE中將指令或數(shù)據(jù)送到CPU處理。由于CACHE的速度比主存快得多，因此，CACHE的使用大大提高了CPU讀取指令或數(shù)據(jù)的速度。所有這一切都是由操作系統(tǒng)完成的。將當前使用頻率較高的程序和數(shù)據(jù)通過一定的替96§5-2隨機存儲器RAM一、靜態(tài)隨機存儲器（SRAM）1、基本存儲電器T1、T2：工作管T3、T4：負載管T5、T6：控制管§5-2隨機存儲器RAM97

六管靜態(tài)RAM的工作原理六管靜態(tài)RAM的工作原理98特點：速度快，只要電源存在內(nèi)容就不會丟失。由于基本存儲電路由六個MOS管組成，集成度較低。由于T1、T2中必有一個管子導通，功耗較大。應用：高速緩沖存儲器（Cachememory）用它組成。簡單的計算機應用系統(tǒng)用SRAM作存儲器。電路結(jié)構(gòu)簡單。

特點：992、SRAM的組成（1）存儲體：由大量的基本存儲電路所組成。每個基本存儲電路存放一位二進制信息，這些基本存儲電路的規(guī)則地組織起來（一般為矩陣結(jié)構(gòu)）就構(gòu)成了存儲體（存儲矩陣）。存儲單元：由N個基本存儲電路構(gòu)成。一次可并行存取N位二進制代碼。存儲單元地址：為了便于信息的存取，給同一存儲體內(nèi)的每個存儲單元賦予一個惟一的編號，該編號就是存儲單元的地址。存儲容量：存儲單元數(shù)×并行存取位數(shù)，即2n×N。如1K×4位、2K×8位。2、SRAM的組成100（2）地址譯碼電電路對CPU從地址總線發(fā)送來的N位地址信號進行譯碼，可以惟一地選中片內(nèi)某一存儲單元。①單譯碼方式：只用一個譯碼電路對所有的地址信號進行譯碼，譯碼輸出的選擇線直接選中對應的單元。如1K×4位的存儲器，用10選1譯碼（很難實現(xiàn)），1024條線②雙譯碼方式：行和列譯碼10條地址線：行5條，列5條譯碼后分別為32條線。即利用64條線就可訪問1024個單元。（3）讀寫控制電路接收CPU發(fā)來的相關(guān)控制信號，以控制數(shù)據(jù)的輸入/輸出。三態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控制邏輯對三態(tài)門的控制。主要有R/W、/CS等信號。（2）地址譯碼電電路101微機原理周荷琴版第五章課件102雙譯碼存儲器電路雙譯碼存儲器電路1033、SRAM的實例典型的靜態(tài)RAM芯片有6116（2KB×8位）、6264（8KB×8位）、62256（32KB×8位）、628128（128KB×8位）等。CMOSRAM芯片6264（8KB）：

主要引腳功能工作時序與系統(tǒng)的連接使用3、SRAM的實例1046264芯片的主要引線地址線：A0～A12數(shù)據(jù)線：D0～D7輸出允許信號：OE寫允許信號：WE選片信號：CE1、CE26264芯片的主要引線地址線：A0～A121056264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECE1CE2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D76264芯片與系統(tǒng)的連接D0~D7A0A12???WEOEC106二、動態(tài)RAM（DRAM）

1、動態(tài)RAM存儲電路二、動態(tài)RAM（DRAM）107

2、動態(tài)RAM的刷新為保持電容中的電荷不丟失，必須對動態(tài)RAM不斷進行讀出和再寫入。

3、動態(tài)RAM舉例

2、動態(tài)RAM的刷新1082164,4164的引腳功能及操作

12345678161514131211109N.CDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A72164DRAM(64K*1bit)A0~A7地址線輸入引腳RAS:行地址鎖存信號CAS:列地址鎖存信號WE:寫允許信號

DIN:數(shù)據(jù)輸入端(寫)DOUT:數(shù)據(jù)輸出端(讀)

VCC:電源+5VN.C:空的引腳讀數(shù)據(jù)時:行地址加在A0~A7,再送RAS=0,列地址再加在A0~A7,再送CAS=0,保持WE=1,經(jīng)DOUT讀出保持WE=0,數(shù)據(jù)經(jīng)DIN寫入2164,4164的引腳功能及操作116N.CVCC216109主要引線RAS：行地址選通信號。用于鎖存行地址CAS：列地址選通信號地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在鎖存器中DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=O數(shù)據(jù)寫入WE=1數(shù)據(jù)讀出WE：寫允許信號主要引線RAS：行地址選通信號。用于鎖存行地址WE=O110DRAM2164芯片的操作時序

DRAM2164芯片的操作時序111

RASCAS=1

行地址

2164刷新時序圖中CAS保持無效，利用RAS鎖存刷新的行地址，進行逐行刷新。DRAM要求每隔2～8ms刷新次（計算機中采用2ms），這個時間稱為刷新同期。在刷新同期內(nèi)，DRAM不能進行正常的讀寫操作。刷新間隔：每隔15.6微秒刷新一次。由內(nèi)部8253定時器1定時控制，由DMA實現(xiàn)。

112多路轉(zhuǎn)換器A0~A7A8~A15A0A7RASRCSWEWEWERD/WEDINDOUTDOUTDOUTDINDIND0~D7時序電路刷新電路74LS245~……...….64K×1八片D0D1D7動態(tài)RAM2164連接圖74LS158ADDSEL=0，AAB多路轉(zhuǎn)換器A0~A7A8~A15A0RASRCSWE113§5-3只讀存儲器（ROM）

只讀存儲器（ROM）是一種工作時只能讀出，不能寫入信息的存儲器。在使用ROM時，其內(nèi)部信息是不能被改變的，故一般只能存放固定程序，如監(jiān)控程序、BIOS程序等。只要一接通電源，這些程序就能自動地運行。根據(jù)ROM信息寫入的方式，ROM可分為4種：掩模型ROM：信息由芯片生產(chǎn)廠家寫入，用戶無法修改。PROM：出廠時無信息，用戶采用專用設備寫入。一旦寫入，就不能再修改。EPROM：用戶可用特定設備寫入，可用紫外光照將其內(nèi)容擦除，再重新寫入。EEPROM：用特定的設備寫入，用一定的通電方式可擦除重寫§5-3只讀存儲器（ROM）114一、掩膜只讀存儲器——ROM一、掩膜只讀存儲器——ROM115微機原理周荷琴版第五章課件116二、可編程只讀存儲器—PROM字選線位選線VCC熔絲出廠時為0，寫入時加以20～50mA的電流，將熔絲燒斷，內(nèi)容為1。由于熔絲斷開后不能接通，故為一次性寫入。正常工作時由于電流較小，不足以燒斷熔絲。二、可編程只讀存儲器—PROM字選線位選線VCC熔絲出廠117

P溝道浮柵MOS管EPROM的存儲電路三、可編程可擦除只讀存儲器EPROM控制柵P溝道浮柵MOS管EPROM的存儲電路三、可編程可擦除只118MOS管的柵極被SiO2包圍，稱為浮柵，控制柵連到字線，平時浮柵上沒有電荷，若控制柵上加正向電壓使管子導通，則ROM的信息為“1”。EPROM芯片上方有一個石英玻璃窗口，當用一定波長、一定光強的紫外線透過窗口照射時，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復初態(tài)。一般照射20～30分鐘后，讀出各單元的內(nèi)容均為FFH，說明EPROM中內(nèi)容已被擦除。MOS管的柵極被SiO2包圍，稱為浮柵，控制柵連到字線，平時119典型芯片：Intel2764特性：8K×8的EPROM芯片

28腳雙列直插式封裝A12～A0：地址線，輸入，連接地址總線，可尋址8K。D7～D0：數(shù)據(jù)線，編程時輸入，讀出時數(shù)據(jù)輸出，連接數(shù)據(jù)總線。/CE：片選信號（芯片允許），輸入，低電平有效，接地址譯碼器輸出。/OE：輸出允許，低電平有效，接/RD端。/PGM：編程脈沖控制端，輸入，接編程器控制信號。VPP：編程時電壓輸入。有的廠家為12.5V，有的為17.5V、21V、25V等。VCC：電源電壓，+5V。GND：電源地。典型芯片：Intel2764120EPROM的4種工作方式：讀方式、編程方式、檢驗方式、備用方式。讀方式：VPP端上加+5V電壓，/PGM和/CE端為低電平時，從地址線輸入所選單元，數(shù)據(jù)線上出現(xiàn)所尋單元的數(shù)據(jù)。編程方式：用專用的編程器進行，有編程軟件。檢驗方式：與編程方式配合，每寫入一個字節(jié)的信息，馬上對其檢驗，檢查是否正確。備用方式：VPP上接+5V，只在/PGM端輸入一個高電平，此時數(shù)據(jù)端呈現(xiàn)高阻狀態(tài)。EPROM的4種工作方式：讀方式、編程方式、檢驗方式、備用方1211、2764EPROM的引線及讀操作OOORESETMEMRMEMROD0~D7A19A18A17A16A15A14A13A12A0G1G2AG2BCBAOOY0CED0D7A0A12OEGNDPGMVPPVCC+5V74LS1382764（8K×8bit） 8088CPU最大工作方式VPP編程電壓輸入PGM編程脈沖輸入&1、2764EPROM的引線及讀操作OOORESETMEM1222、8086CPU與EPROM2764（8K×8bit）的連結(jié)OOO&OOOOOD0~D7D8~D15A0BHEA0A0A12A12……….………..A1A13………...CECEOEOED0D7….D0D7….G1G2BG2ACBAA16A15A14M/IORDA19A18A17Y7“1”“0”“1”“0”“0”“1”74LS1382764276474lS20CE：片選OE：讀允許2、8086CPU與EPROM2764（8K×8bit123四、電可擦除可編程只讀存儲器EEPROM

(ElectricallyEPROM)

EPROM雖然可以多次編程，具有較好的靈活性，但在整個芯片中即使只有一個二進制位需要修改，也必須將芯片從機器(或板卡)上拔下來利用紫外線光源擦除后重寫，因而給實際使用帶來不便。電可擦除可編程只讀存儲器EEPROM也稱E2PROM。四、電可擦除可編程只讀存儲器EEPROM

(Electri124

EEPROM結(jié)構(gòu)示意圖EEPROM結(jié)構(gòu)示意圖125在EEPROM中，使浮動柵帶上電荷與消去電荷的方法與EPROM是不同的。在EEPROM中，漏極上面增加了一個隧道二極管，它在第二柵極(控制柵)與漏極之間的電壓VG的作用下(實際為電場作用下)，可以使電荷通過它流向浮空柵，即起編程作用；若VG的極性相反也可以使電荷從浮動柵流向漏極，即起擦除作用。編程與擦除所用的電流是極小的，可用普通的電源供給。在EEPROM中，使浮動柵帶上電荷與消去電荷的方法與EPRO126與EPROM擦除時把整個芯片的內(nèi)容全變成“1”不同，EEPROM的擦除可以按字節(jié)分別進行，這是EEPROM的優(yōu)點之一。字節(jié)的編程和擦除都只需10ms，并且不需要將芯片從機器上拔下以及諸如用紫外線光源照射等特殊操作，因此可以在線進行擦除和編程寫入。這特別適合在現(xiàn)代嵌入式系統(tǒng)中用EEPROM保存一些偶爾需要修改的少量數(shù)據(jù)。與EPROM擦除時把整個芯片的內(nèi)容全變成“1”不同，EEPR1278088CPU與2864的連結(jié)O&OO……..…..A13A16A17A19….…..D0~D7A0A1A12MEMWMEMR…...D0D7...A0A1A12…..WEOECE可查詢或產(chǎn)生中斷READY/BUSY740674LS302864片選CE,讀允許OE寫允許WE(8K8*bit)8088CPU與2864的連結(jié)O&OO……..…..A13128五、閃存(FLASH)

閃存也稱快擦寫存儲器，有人也簡稱之Flash。從基本工作原理上看，閃存屬于ROM型存儲器，但由于它又可以隨時改寫其中的信息，所以從功能上看，它又相當于隨機存儲器RAM。從這個意義上說，傳統(tǒng)的ROM與RAM的界限和區(qū)別在閃存上已不明顯。五、閃存(FLASH)

閃存也稱快擦寫存儲器，有人也簡稱之129(1)閃存的主要特點①可按字節(jié)、區(qū)塊或頁面快速進行擦除和編程操作，也可按整片進行擦除和編程，其頁面訪問速度可達幾十至200ns；②片內(nèi)設有命令寄存器和狀態(tài)寄存器，因而具有內(nèi)部編程控制邏輯，當進行擦除和編程寫入時，可由內(nèi)部邏輯控制操作；(1)閃存的主要特點130③采用命令方式可以使閃存進入各種不同的工作方式，例如整片擦除、按頁擦除、整片編程、分頁編程、字節(jié)編程、進入備用方式、讀識別碼等；④可進行在線擦除與編程，擦除和編程寫入均無需把芯片取下；⑤某些產(chǎn)品可自行產(chǎn)生編程電壓(VPP)，因而只用VCC供電，在通常的工作狀態(tài)下即可實現(xiàn)編程操作；⑥可實現(xiàn)很高的信息存儲密度。③采用命令方式可以使閃存進入各種不同的工作方式，例如整片擦131(2)閃存的單元電路結(jié)構(gòu)若浮空柵上保存有電荷，則在源(S)、漏(D)極之間形成導電溝道，達到一種穩(wěn)定狀態(tài)，可以定義該基本存儲單元電路保存信息“0”；若浮空柵上沒有電荷存在，則在源、漏之間無法形成導電溝道，為另一種穩(wěn)定狀態(tài)，可以定義它保存信息“1”。(2)閃存的單元電路結(jié)構(gòu)132閃存的基本存儲單元電路結(jié)構(gòu)、邏輯符號及存儲陣列(a)電路結(jié)構(gòu)及邏輯符號(b)存儲陣列閃存的基本存儲單元電路結(jié)構(gòu)、邏輯符號及存儲陣列(a)電路結(jié)133閃存的檫除與編程(a)擦除：從浮空柵移走電荷(b)編程：向浮空柵增加電荷閃存的檫除與編程(a)擦除：從浮空柵移走電荷(b)編程：向浮134

(3)閃存芯片舉例閃存芯片的品種型號很多，下表列出了28F系列的幾種典型電路的型號、位密度及存儲容量。(3)閃存芯片舉例135幾種閃存電路Flash密度(位)容量(字節(jié))28F256256K32K28F512512K64K28F0101M128K28F0202M256K幾種閃存電路Flash密度(位)容量(字節(jié))28F2562513628F256引腳信號28F256FlashMemoryA14～A0___

WE___

OE___

CE控制信號地址信號數(shù)據(jù)信號DQ7～DQ028F256引腳信號A14～A0___

WE___

OE__13728F256的內(nèi)部結(jié)構(gòu)框圖28F256的內(nèi)部結(jié)構(gòu)框圖138六、新型存儲器常用新型的存儲器有多體交叉存儲器、閃速存儲器、高速緩沖存儲器（Cache）、虛擬存儲器等，以解決CPU與主存之間的速度匹配和存儲容量問題。1、多體交叉存儲器多體交叉存儲器是從改進主存的結(jié)構(gòu)和工作方式入手，設法提高其吞吐率，使主存速度與CPU速度相匹配，其設計思想是在物理上將主存分成多個模塊，每一個模塊都包括一個存儲體、地址緩沖寄存器和數(shù)據(jù)緩沖寄存器等。六、新型存儲器1392、閃速存儲器

閃速存儲器是在EPROM和E2PROM的制造技術(shù)基礎上發(fā)展產(chǎn)生的一種半導體存儲器，具有價格便宜、集成度高、電可擦除性、可重寫性、非易失性等優(yōu)點。3、高速緩沖存儲器（Cache）高速緩沖存儲器可以提高CPU訪問存儲器時的存取速度，減少處理器的等待時間，使程序員能使用一個速度與CPU相當而容量與主存相當?shù)拇鎯ζ鳌?、虛擬存儲器2、閃速存儲器140§5-4存儲器與CPU的連接存儲器與CPU連接時應考慮的問題

CPU總線的負載能力

CPU的時序和存儲器的存取速度之間的配合存儲器的地址分配和片選控制信號的連接§5-4存儲器與CPU的連接存儲器與CPU連接時應考慮的問141一、存儲器的地址選擇1、地址譯碼器CPU對存儲器進行讀寫時，首先要對存儲芯片進行選擇(稱為片選)，然后從被選中的存儲芯片中選擇所要讀寫的存儲單元。片選是通過地址譯碼來實現(xiàn)的，74LS138是一種常用的譯碼器電路，其引腳和邏輯電路圖如圖所示。一、存儲器的地址選擇14274LS138引腳和邏輯電路圖74LS138引腳和邏輯電路圖14374LS138的功能表G1G2AG2BCBA譯碼器的輸出100000Y0=0，其余均為1100001Y1=0，其余均為1100010Y2=0，其余均為1100011Y3=0，其余均為1100100Y4=0，其余均為1100101Y5=0，其余均為1100110Y6=0，其余均為1100111Y7=0，其余均為1其余情況×××Y7～Y0全為074LS138的功能表G1G2AG2BCBA譯碼器的輸出101442、地址譯碼的三種方式(1)全譯碼方式全譯碼方式就是除了將地址總線的低位地址直接連至各存儲芯片的地址線外，將所有余下的高位地址全部用于譯碼，譯碼輸出作為各存儲芯片的片選信號。采用全譯碼方式的優(yōu)點是存儲器中每一存儲單元都有惟一確定的地址。缺點是譯碼電路比較復雜(相對于部分譯碼)。一個采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)如下圖所示。2、地址譯碼的三種方式145采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)2134采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)2134146這種片選控制方式可以提供對整個存儲空間的尋址能力，即使不需要使用全部地址空間也可采用全譯碼方式，多余的譯碼輸出(如圖中的Y4～Y7)暫時不用，可留作需要時擴充。這種片選控制方式可以提供對整個存儲空間的尋址能力，即使不需要147各存儲芯片的地址范圍芯片高位地址低位地址地址范圍A19A18A17A16A15A14A13A12A11A10A9A8···A01111110000000···0F8000H～F87FFH(2KB)111110000111···12111110001000···0F8800H～F8FFFH(2KB)111110001111···13111110010000···0F9000H～F97FFH(2KB)111110