三人表決器的Multisim仿真_第1頁
三人表決器的Multisim仿真_第2頁
三人表決器的Multisim仿真_第3頁
三人表決器的Multisim仿真_第4頁
三人表決器的Multisim仿真_第5頁
已閱讀5頁，還剩3頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

三人表決器的Multisim仿真三人表決器的Multisim仿真三人表決器的Multisim仿真三人表決器的Multisim仿真編制僅供參考審核批準(zhǔn)生效日期地址：電話：傳真:郵編:數(shù)字電子技術(shù)仿真實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱：組合邏輯電路設(shè)計(jì)學(xué)生姓名：劉佳璇學(xué)號(hào)：指導(dǎo)教師：金丹院系：電氣工程學(xué)院班級(jí)：201502D2017年11月29日組合邏輯電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、學(xué)會(huì)使用MULTISIM軟件進(jìn)行數(shù)字電子實(shí)驗(yàn)仿真。2、能用指定的芯片完成組合邏輯電路的設(shè)計(jì)。3、實(shí)驗(yàn)驗(yàn)證所設(shè)計(jì)的邏輯電路的邏輯功能。4、熟悉各種集成門電路及爭取使用集成門電路。二、實(shí)驗(yàn)內(nèi)容三人表決器實(shí)驗(yàn)原理設(shè)計(jì)組合邏輯電路的一般步驟如圖所示。邏輯表達(dá)式的化簡過程是組合邏輯電路設(shè)計(jì)的關(guān)鍵，關(guān)系到電路組成是否最佳，以及使用的邏輯門的數(shù)量是否最少。由于邏輯表達(dá)式不是唯一的，因此需要從實(shí)際出發(fā)，結(jié)合手中所有的邏輯門種類，將化簡的表達(dá)式進(jìn)行改寫，以實(shí)現(xiàn)其邏輯功能。要求電路最簡（器件最少，器件間的連線最少）。74LS20引腳排列圖74LS20引腳排列圖表決三人電路真值表見下表：寫出邏輯函數(shù)表達(dá)式：化簡得：畫出邏輯電路圖：實(shí)驗(yàn)設(shè)計(jì)與仿真構(gòu)建仿真電路如圖所示：驗(yàn)證：A=1,B=0,C=0時(shí)輸出信號(hào)指示燈不亮，Y=0A=0，B=1，C=1時(shí)輸出信號(hào)指示燈亮，Y=1測試波形連線路：字發(fā)生器設(shè)置如下：波形如下：仿真結(jié)果與實(shí)驗(yàn)結(jié)果一致。五、實(shí)驗(yàn)小結(jié)這次的

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論