基于SOPC的一種數(shù)碼相機(jī)的設(shè)計(jì)方案

重慶大學(xué)碩士學(xué)位論文基于SOPC的一種數(shù)碼相機(jī)的設(shè)計(jì)方案姓名：蘇吉文申請(qǐng)學(xué)位級(jí)別：碩士專業(yè)：儀器科學(xué)及技術(shù)指導(dǎo)教師：羅鈞20050501中文摘要摘要本文作為重慶市信息產(chǎn)業(yè)局科技攻關(guān)項(xiàng)目一部分及相關(guān)功能的數(shù)碼相機(jī)系統(tǒng)概括介紹了各個(gè)部分的功能以及他們之間的關(guān)系號(hào)處理器(DSP)進(jìn)行算法處理的方案即數(shù)碼相機(jī)系統(tǒng)的硬件設(shè)計(jì)部分和軟件設(shè)計(jì)部分FPGA(EP1C6Q240)以及相關(guān)器件和傳感器組成軟件程序?qū)CD傳感器ＳＤＲＡＭ外器存儲(chǔ)器以及相關(guān)資料進(jìn)行了整理和消化除了設(shè)計(jì)其PCB系統(tǒng)中采用了SDRAM作為采集數(shù)據(jù)的緩存保存通過(guò)NIOSII來(lái)實(shí)現(xiàn)以實(shí)現(xiàn)兩者的協(xié)同處理然后由NIOSII保存到CF卡中CCD的數(shù)據(jù)也送入顯示緩存DSP為算法處理的方案架構(gòu)以最大的提高系統(tǒng)的性能構(gòu)建自己的專用嵌入式系統(tǒng)使得我們用較短的時(shí)間本設(shè)計(jì)方案的硬件系統(tǒng)已通過(guò)了PCB加工及功能調(diào)試驗(yàn)證NIOSIIDSP同時(shí)在LCD上進(jìn)行循環(huán)顯示靈活性高非常有利于DSP主要進(jìn)行系統(tǒng)管理和軟件編碼對(duì)各個(gè)模塊分別進(jìn)行了調(diào)試和測(cè)試以及SDRAM控制器和一些接口功能協(xié)處理器一是DSP二是NIOSII部分軟件數(shù)字信實(shí)現(xiàn)一個(gè)具有圖像采集的處理以I英文摘要AbstractThispaperasapartoftheproject“Theresearchofthedigitalcameraandthekeytechnology”asthemajorprojectofinformationindustrybureauofChongqing,isfocusedontheintegrationofdigitalcameratoimplementadigitalcamerasystemhavingthefunctionofpicturecapturing,saving,processingandsoon.Atfirst,thispaperintroducethecompositionofthewholedigitalcamerasystemandgivesabriefintroductionofitspartialfunctionandtherelationshipamongthem,establishestheschemethatbasedontheNIOSIIwhichisonetechnologyofSOPCofAlteraandpulsingtheDigitalSignalProcessor(DSP)asarithmeticunit.Thefollowingtwopartsisthecentralcontentofthispaperthatisthehardwaredesignandsoftwaredesignparts.Inthesystem,thehardwareismainlymadeofprocessorDSP(TMS320VC5416),coprocessorFPGA(EP1C6Q240)andsomerelevantcomponentsandsensors.Thesoftwareconsistsoffollowingparts:1.theprogramofDSPthatimplementsthefunctionofcodinganddecodingofpicture.2.theprogramofNIOSIIisusedtogatherthehigh-speeddataandsaveit,andsomeinterfacefunctionofSDRAMcontroller.Generally,themaintaskiscollectingsomedocumentofCCDsensor,programmablechipEP1C6andNIOSII,SDRAM,anddesignsthecircuitboardofthewholesystem.thendebuggingandtestingtheeachmodule.ThispaperdesignsthePCBoffrontsensorCCDandprogramitsregisters.SDRAMisasbufferofcapturingdata,whichisimplementedbyNIOSII.ThedatabetweenNIOSIIandDSPcommunicatesthroughahigh-speedSRAMtoimplementthecoprocessing.DSPcompressesthedataofNIOSII,whichissenttoCFcardtosave,orinanotherway,besenttoPC.Atmeanwhile,thedataofCCDisalsosentintobuffer,whichisdisplayingintheLCDcontrolledbyFPGA.ThesystemhasstrongexpansibilityandflexibilitybecauseofthearchitectureofbasingonNIOSIIandpulsingtheDSP.TheNIOSIIisresponsibleforthehigh-speedinterfaceanddatatransmitting,theDSPisinchargeofsystemmanagementandsoftwarecoding.NIOSIIisasoftcore,whichisinfavorofdesigningspecialimbeddedsystem.ThemoreandmoreIPandsupportofferingbythethirdpersonwillupgradethegeneralityoftheNIOSIIsystem,whichmakesuspossibletodevelopagoodperformancedigitalcamerasystemwithlittlemoneyinashorttime.ThehardwaresysteminthisschemehasbeenverfiedbyPCBprocessingandfunctiondebugging.Keywords:NIOSII,SOPC,DSP,CCDIII1緒論1緒論１．１引言隨著現(xiàn)代電子科學(xué)技術(shù)及相關(guān)學(xué)科的發(fā)展以及現(xiàn)在電子制造工藝的進(jìn)步它可以說(shuō)是一種集光了飛速的發(fā)展品沖洗膠卷四同時(shí)隨著各項(xiàng)技術(shù)的發(fā)展可以想象在不久的將來(lái)數(shù)碼相機(jī)將會(huì)成為人類必備的數(shù)碼消費(fèi)產(chǎn)品之一目前數(shù)碼相機(jī)市場(chǎng)產(chǎn)品可以說(shuō)是百花齊放各個(gè)國(guó)家為了發(fā)展我們國(guó)家自己的數(shù)碼產(chǎn)業(yè)重慶市信息產(chǎn)業(yè)局提出了個(gè)科技攻關(guān)項(xiàng)目提出了設(shè)計(jì)的方案要設(shè)計(jì)一個(gè)數(shù)碼相機(jī)這么復(fù)雜的系統(tǒng)所以采用傳統(tǒng)的設(shè)計(jì)方式將無(wú)法完成這樣的任務(wù)采用SOPC的柔性設(shè)計(jì)同時(shí)眾多的IP核的融入使得高效在實(shí)際設(shè)計(jì)中ＵＳＢ接口等眾多的模塊全部通過(guò)Avalon總線連接在SOPC的一種上的算法處理塊和主板兩塊PCB存儲(chǔ)器NIOSII以讓DSP進(jìn)行相應(yīng)包括CCD圖像傳感器模這樣一在分析了數(shù)碼相機(jī)系統(tǒng)的組成特點(diǎn)之后不用暗室加工電子于一體的高科技產(chǎn)品數(shù)碼相機(jī)以其強(qiáng)大的優(yōu)勢(shì)取得比如拍攝后可直接連到計(jì)算機(jī)上觀看五不用化學(xué)藥１．２國(guó)內(nèi)外研究現(xiàn)狀數(shù)碼相機(jī)技術(shù)成效的世界級(jí)大公司共同發(fā)展起來(lái)的1日本富士公司電子佳能公司照相機(jī)領(lǐng)域和家用領(lǐng)域卓有重慶大學(xué)碩士學(xué)位論文當(dāng)今是高度數(shù)字化的時(shí)代越來(lái)越多的數(shù)字化設(shè)備取代了傳統(tǒng)設(shè)備像機(jī)數(shù)碼相機(jī)等等將呈現(xiàn)爆炸性增長(zhǎng)態(tài)勢(shì)的數(shù)碼相機(jī)發(fā)展趨勢(shì)是高象素化數(shù)碼攝未來(lái)幾年數(shù)碼相機(jī)市場(chǎng)2007年數(shù)碼相機(jī)市場(chǎng)需求量將超過(guò)7千萬(wàn)臺(tái)未來(lái)多功能化傳統(tǒng)膠片式相機(jī)的銷售將不可避免地呈現(xiàn)下滑態(tài)勢(shì)目前數(shù)碼相機(jī)主要采用DSP+MCU雙內(nèi)核架構(gòu)而DSP則用完成圖像信號(hào)處理及一些附加功能的實(shí)現(xiàn)比如可以利用TI公司推出的專用數(shù)碼相機(jī)芯片DSC21等進(jìn)行設(shè)計(jì)DSP進(jìn)行圖像數(shù)據(jù)的算法處理碼相機(jī)的功能來(lái)完成ARM的功能這樣采用以完成數(shù)由FPGA內(nèi)部編寫(xiě)相應(yīng)的控制器１．３本課題研究?jī)?nèi)容本課題主要是對(duì)數(shù)碼相機(jī)整機(jī)開(kāi)發(fā)的后期硬件系統(tǒng)集成進(jìn)行研究以SOPC技術(shù)的一種NIOSII為接口核心CPU和Avalon總線一起把相應(yīng)的外設(shè)組合成一個(gè)片上系統(tǒng)大容量高速存儲(chǔ)器部分這些部分不僅是形成數(shù)碼相機(jī)的關(guān)鍵部分機(jī)以及廣義的數(shù)碼影像都有很大的意義它的研究對(duì)于數(shù)碼相同時(shí)需要實(shí)現(xiàn)NIOSII和DSP的數(shù)據(jù)交換功能22系統(tǒng)總體方案和原理２系統(tǒng)總體方案和原理在形成總體方案之前必不可少的就是認(rèn)真的分析系統(tǒng)的需求在不同的方案之間從成本性和通用性等方面進(jìn)行綜合考慮實(shí)現(xiàn)的方案可靠性以及界面或者操作的方便擴(kuò)展方便和易于首先對(duì)市面一些常規(guī)的數(shù)碼相機(jī)進(jìn)行了調(diào)查同時(shí)也對(duì)數(shù)碼相機(jī)的使用者進(jìn)行了調(diào)查?1òa?ü1??ì?ù??D§μ?êμ??í???±à??oí?a??μ?1|?ü?ú?aà??ò??2éó?μ?ê?TI公司的TMS320VC5416??±è????????μ?ó?ê?óD?μòà?ü?á11μ?2￠DDì??μ?á11?μí3?D?aá?3ìDòoíêy?Yéèá￠á??÷×?μ?×ü??ìá????DD?ù?èoíáé??D?°üà¨?êDíêy?Y′?·??ú3ìDò′?′￠?÷?Dá??ü?ú?ú?éò?í?ê±íê3éè???á?例子器可以很好滿足這個(gè)需求程序和數(shù)據(jù)分開(kāi)以實(shí)現(xiàn)流水線作業(yè)提高系統(tǒng)的吞吐量3)專用的硬件乘法器對(duì)于圖像編碼和解碼乘法運(yùn)算是必不可少的可以在一個(gè)時(shí)鐘周期內(nèi)完成一次乘法運(yùn)算oíD′2個(gè)數(shù)據(jù)桶型移位器就是一個(gè)桶型移位?úò?????????′?′￠?÷?àá￠±à?·?aá???ò?2?ARM3重慶大學(xué)碩士學(xué)位論文在DSP中采用了一些特殊的指令比如在圖像處理中需要用到FFT?úTMS320VC5416中這個(gè)運(yùn)算可以用指令MCAD一個(gè)指令完成流水線操作的優(yōu)化設(shè)計(jì)周期已經(jīng)從第一代的200ns降低至現(xiàn)在的20ns以下?÷???￡?é???????üáa?μ2￠?òDèòa′óá?μ?????êy?Y±èè????ùêy?Y′?ê?μ??ó?ú′|àí?aD?1|?ü2??é?ü??·??úDSP上在本系統(tǒng)中采用的FPGA作為協(xié)處理器來(lái)實(shí)現(xiàn)這些外圍的功能是80年代中期出現(xiàn)的高密度可編程邏輯器件它是作為專用集成電路而出現(xiàn)的點(diǎn)好低功耗數(shù)字化并且各有所長(zhǎng)CCD的數(shù)據(jù)采集夠的管腳數(shù)目及可供用戶使用的管腳數(shù)目CCD部分需要40個(gè)I/O引腳這樣就需要103個(gè)引腳擴(kuò)展的功能求源嵌入RAM源相結(jié)合因此從實(shí)際出發(fā)??±?è?Dèòaò???′??D?÷à′°??￡?aμ???êμ?°??×a??3é?a?ü??μ?êy×???ê?4特殊的DSP指令再加上集成電路TMS320系列處理器的指令ＧＡＬ領(lǐng)域中的一種半定制電路系列化保密性又克服了原有可編程器件門(mén)電路數(shù)有限的缺并有現(xiàn)場(chǎng)模擬調(diào)試驗(yàn)證的優(yōu)點(diǎn)LCD顯示還有擴(kuò)展功能部分等首先選擇的FPGA芯片要有足而且為了所以普通的CPLD和FPGA不能滿足要也就要FPGA有較多的內(nèi)部資具有多達(dá)294,912個(gè)比特的×?oóCyclone器件把低成本結(jié)構(gòu)和大批量器件資2系統(tǒng)總體方案和原理CMOS傳感器指標(biāo)和合作單位為1/1.8(inch)即8.93mm也為了積累一定的經(jīng)驗(yàn)在本系統(tǒng)中考慮實(shí)際需要實(shí)現(xiàn)的它的尺寸高達(dá)321萬(wàn)象素它的有效象素為210萬(wàn)Dèòaó?μ?3中不同類型的存儲(chǔ)器ＦＬＡＳＨ和用于固化程序SDRAM主要用于圖像數(shù)據(jù)的緩存其一幀圖像的數(shù)據(jù)也有2M多而且價(jià)格也非常昂貴為此本系統(tǒng)采SDRAM用了HYNIX公司的HY57V561620CH-T型SDRAM存儲(chǔ)器實(shí)際組合是16M*16bitLCDFPGA+SRAM+LCD的處理方式引腳和邏輯單元塊以極快的速度寫(xiě)入到SRAM中如果是雙端口RAM就可以實(shí)現(xiàn)無(wú)間隔的LCD顯示數(shù)據(jù)量也不大±??μí32éó?μ?ê?LCD顯示系統(tǒng)中它和專用SRAM存儲(chǔ)器以及部分FPGA資源一起承擔(dān)系統(tǒng)的顯示功能電源部分?jǐn)?shù)碼相機(jī)的電源部分設(shè)計(jì)不同于普通的電源設(shè)計(jì)首先要滿足電壓種類的要求5V-9V等5種電源之多其余的主要用于CCD傳感器部分采用了MAMIX公司的MAX1584數(shù)碼相機(jī)專用電源芯片合于數(shù)碼相機(jī)系統(tǒng)5SRAM也是用于緩存為了顯示穩(wěn)定的圖像必須要不停的刷新±??μí32éó?μ?ê?包括這樣處理器把顯示數(shù)據(jù)本主要有1.6V可以產(chǎn)生5V·a×°2éó?μ?ê?QFN的小封裝15V比較適重慶大學(xué)碩士學(xué)位論文?ùò??a?????íòaóD??í¨??D-òé?ó?úUSB接口傳輸速度快也可以通過(guò)FPGA根據(jù)考慮到時(shí)間和成本因素PDIUSBD12是傳輸資料十分方便通訊協(xié)議自己編寫(xiě)一款性價(jià)比很高的USB接口器件它還支持本地的DMA傳輸它還符合大多數(shù)器件的分類規(guī)格設(shè)備以及人機(jī)接口設(shè)備擴(kuò)展功能部分海量存儲(chǔ)器件打印通過(guò)我們的調(diào)查也發(fā)現(xiàn)現(xiàn)在數(shù)碼相機(jī)的趨勢(shì)已不僅僅局限于照相的功能例如MP3的播放功能本系統(tǒng)中作為技術(shù)的繼承也集成了MP3功能一些輔助芯片就可以使得數(shù)碼相機(jī)不僅可以看也可以聽(tīng)可以下載更新數(shù)據(jù)流進(jìn)行播放并根據(jù)收集的資料和相關(guān)實(shí)驗(yàn)給出了相應(yīng)的解決方案和芯片選型通過(guò)外擴(kuò)的D/A把解碼后的稍微添加２．２基于ＳＯＰＣ的現(xiàn)代電子設(shè)計(jì)SOPC是Altera公司提出的一種靈活SOC(SystemonChip)設(shè)計(jì)技術(shù)性想也是提供一個(gè)lP庫(kù)IP庫(kù)中的組件不能滿足系統(tǒng)需求技術(shù)也提供了把自定義的邏輯加入到系統(tǒng)中的功能[10-13]EDA技這它的實(shí)質(zhì)是它的特點(diǎn)在于可編程SOPC的主要思而如果供應(yīng)商提供的SOPCμ￥??D???é?μ????-??êy???????ó術(shù)的推廣和VLSI設(shè)計(jì)的普及化就是所謂的SOC技術(shù)在上市時(shí)間的壓力下為了快速設(shè)計(jì)生產(chǎn)出SOC產(chǎn)品62系統(tǒng)總體方案和原理好的IP核(IntellectualPropertyCore)之一SDRAM控制器接調(diào)用這些模塊EDA廠商提供IP核是SOC設(shè)計(jì)的關(guān)鍵技術(shù)但它并沒(méi)有一個(gè)統(tǒng)一的定義IP核是指將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊讓其他用戶可以直避免重復(fù)勞動(dòng)第三方提供7重慶大學(xué)碩士學(xué)位論文IP核一般可以分為3類:(1)軟核(soft-core)?éò?ê???éè??μ???·¨???èê?固核是在軟核基礎(chǔ)上開(kāi)發(fā)的信息及布局布線規(guī)劃的設(shè)計(jì)(3)硬核(hard-core)?é?¤一般來(lái)說(shuō)SOC設(shè)計(jì)時(shí)靈活地加入用戶自定義邏輯就顯得尤為重要其特點(diǎn)表現(xiàn)為可編程性它集成在Altera公司的EDA工具Quartus11中通過(guò)這個(gè)界面如處理器則用戶可以加入自定義的邏輯來(lái)實(shí)現(xiàn)先編寫(xiě)用戶邏輯(如果有這種需要的話)及通過(guò)SOPCBuilder選擇組件之后證編譯整個(gè)系統(tǒng)把編譯文件下載到開(kāi)發(fā)板上進(jìn)行驗(yàn)采用SOPC技術(shù)就不得不考慮Avalon總線用來(lái)將處理器和周邊設(shè)備集成到SOPC???ù±?éè????±êê???é?μ?????ó??§???-?ˉ3é一次傳輸過(guò)后和源設(shè)備無(wú)關(guān)功能交換從端仲裁8ò2?éò?ê?????ó?óú1|?ü·???μ?DD?a?￡?a并帶時(shí)序éè??μ??yè·D?ò??-μ?μ?但在進(jìn)行這時(shí)必須自定義邏輯來(lái)實(shí)現(xiàn)所要的功能并可通過(guò)選擇配置相應(yīng)的參數(shù)如果用戶有特殊功能要求用戶需要２．２．３Ａｖａｌｏｎ總線ìá1?ò???ò×óúàí?aμ?D-òéò×óúó?而且與上一次傳輸?shù)哪康脑O(shè)備傳輸外設(shè)和多主設(shè)備總線等在外設(shè)之間能夠完成多個(gè)數(shù)據(jù)單位的在多個(gè)主設(shè)備試?ú???é±à3ì???-?÷?tμ????-μ￥?a基本的Avalon總線傳輸是在主設(shè)備和從設(shè)備之間傳輸一個(gè)字節(jié)2系統(tǒng)總體方案和原理圖訪問(wèn)同一個(gè)從設(shè)備時(shí)以下兩個(gè)優(yōu)點(diǎn)線上設(shè)備數(shù)目無(wú)關(guān)周期訪問(wèn)同一個(gè)從設(shè)備這使Avalon總線具有主設(shè)備和從設(shè)備的接口與總只要它們不在同一時(shí)鐘Avalon總線專門(mén)為SOPC環(huán)境所設(shè)計(jì)故Avalon總線結(jié)構(gòu)的基本原則如下同步于Avalon總線時(shí)鐘系統(tǒng)的性能能夠利用標(biāo)準(zhǔn)的同步時(shí)序分析技術(shù)來(lái)評(píng)測(cè)低電平有效即使外設(shè)沒(méi)有被選中3)地址也不需要關(guān)掉輸出端口到周邊設(shè)備的接口Avalon總線和整個(gè)所有的信號(hào)都是高電平或簡(jiǎn)化了外設(shè)的設(shè)計(jì)不需要判斷當(dāng)前總線周期的狀態(tài)Avalon總線還提供以下幾個(gè)功能的地址譯碼2)同步接口6)基于向?qū)У膮?shù)配置大大減輕了系統(tǒng)搭建的工作量4)內(nèi)建可以看到Avalon總線為用戶提供了非常友好的接口一種在PLD器件內(nèi)嵌入ARM922T硬核開(kāi)的哈佛結(jié)構(gòu)NIOSIICPU和Avalon總線一起構(gòu)成了這個(gè)SOPC系統(tǒng)的主要內(nèi)容其次它具有可編程性擴(kuò)充或者升級(jí)這個(gè)系統(tǒng)而無(wú)需改變硬件146此外如Altera開(kāi)發(fā)了Avalon片上總線來(lái)連接處理器組件9ＮＩＯＳＩＩ擁有五級(jí)流水線和指令與數(shù)據(jù)內(nèi)存分2573IP核的可移植性仿真和驗(yàn)證的可靠性及從公共設(shè)計(jì)平臺(tái)創(chuàng)建產(chǎn)品的定制化能力等周邊設(shè)備和IP核等系統(tǒng)重慶大學(xué)碩士學(xué)位論文從設(shè)備(比如內(nèi)存和周邊設(shè)備)?μí3SOPC系統(tǒng)原理及組成éú3é?????í?éò?oü?ìéú3é??D??üμ?經(jīng)過(guò)數(shù)碼相機(jī)的組成模塊分析之后就有必要進(jìn)行總體的系統(tǒng)方案設(shè)計(jì)決定采用DSP+MCU的設(shè)計(jì)方案模型由MCU負(fù)責(zé)外圍高速的數(shù)據(jù)接口部分[50-53]?aà??ù3?±è??μ?Díμ?á???在這個(gè)芯片內(nèi)部集成了DSP和ARM?1óDò????íê?±??μí32éó?μ?·?°??′DSP和FPGA相結(jié)合的方案對(duì)于這兩種方案都有自己的特點(diǎn)?ú2?°üo?á?DSP+ARMò??-?T???àá?件的情況完成柔性化設(shè)計(jì)采用的數(shù)碼相機(jī)的專用芯片DSC21μ?ê???μ?1|?ü??2éó?DSP加FPGA的方案但是在設(shè)計(jì)階段可以根據(jù)需要在不改變硬此外采用這種方案對(duì)于FPGA其中軟CPU采用NIOSIIí¨1yAvalon總線把各種外設(shè)和NIOSII連接起來(lái)高達(dá)256個(gè)而當(dāng)功能定型以后的SOPC系統(tǒng)的一種NIOSII為核心系統(tǒng)的模塊框圖如圖2.2所示在本系統(tǒng)架構(gòu)中圖像壓縮算法等相關(guān)部分由DSP完成CMOS高速數(shù)據(jù)流的采集NIOSII系統(tǒng)可以以較高的時(shí)鐘頻率運(yùn)行以可靠制器自帶的控制器雖然需要額外的控也可以使用NIOSII系統(tǒng)組合成為L(zhǎng)CD可以顯示的數(shù)據(jù)流再通過(guò)FPGA內(nèi)部邏輯實(shí)現(xiàn)LCD的循環(huán)顯示10方面的設(shè)計(jì)還可以引入現(xiàn)代電子設(shè)計(jì)技術(shù)中的SOPC技術(shù)來(lái)提高系統(tǒng)的性價(jià)比在經(jīng)過(guò)論證和實(shí)驗(yàn)的基礎(chǔ)上最終采用以Altera可SDRAM作為大量原始數(shù)據(jù)的緩存器2系統(tǒng)總體方案和原理圖2.2系統(tǒng)方案圖示Fig2.2blockdiagramofsystemscheme為了實(shí)現(xiàn)圖像壓縮由DSP完成圖像壓縮據(jù)保存到CF卡中就在NIOSII的控制下把數(shù)據(jù)通過(guò)USB接口傳輸至PC上變焦鏡頭的設(shè)計(jì)以提高拍攝質(zhì)量當(dāng)然所有的這些操作都需要電源的支持通過(guò)NIOSII把壓縮后的數(shù)清楚了本系統(tǒng)需要實(shí)現(xiàn)的具體的功能在進(jìn)行了相應(yīng)實(shí)驗(yàn)的基礎(chǔ)上給出了系統(tǒng)的方案成原理圖最后在部分實(shí)驗(yàn)的基礎(chǔ)上給出了系統(tǒng)的組113硬件系統(tǒng)３硬件系統(tǒng)３．１概述對(duì)于上一章形成的方案和系統(tǒng)組成原理方框圖硬件原理圖以及PCB生成和調(diào)整都是在Protel公司的Protel99軟件上實(shí)現(xiàn)的它是一款性價(jià)比很高的DSPD????D??óDá?ò??¨μ??ééüTMS320VC5416作為一個(gè)處理器的使用也是根據(jù)具體的需求來(lái)確定的還擔(dān)負(fù)著協(xié)調(diào)系統(tǒng)中各個(gè)模塊之間的關(guān)系本系統(tǒng)的設(shè)計(jì)是采用了一種模塊化的設(shè)計(jì)而不同的模塊由不同的硬件完成候停止例如如果DSP和FGPA同時(shí)對(duì)于這塊SRAM進(jìn)行讀寫(xiě)操作另外一方面由于三大總線兩個(gè)處理器同時(shí)對(duì)其輸出加大功耗甚至燒壞芯片通過(guò)FPGA再對(duì)相關(guān)模塊進(jìn)行控制圖像數(shù)據(jù)的壓縮和處理對(duì)于具體的模式操作部分將在下一章中作詳細(xì)的介紹這樣就至少需要4個(gè)I/0引腳XF和BIO外的硬件支持和BIO這兩個(gè)標(biāo)準(zhǔn)的GPIO以外13ê?μ?í?ê±óéóúD???μ?ì??y??êêo?óúêy×?í???′|àíμ?ò?D?ì??÷?úé?ò?其具體什么時(shí)這個(gè)控制尤其重要可以使DSP只負(fù)責(zé)通過(guò)我們的分析得出?aá??a???a???êìa?éò?óDá???·?°?DSP的I/O擴(kuò)展到64K個(gè)但是在這里需要額我們知道DSP除了XF重慶大學(xué)碩士學(xué)位論文可以用于擴(kuò)展GPIO的資源有HPI和MCBSP的相關(guān)引腳HostPortInterface一般的BSP外ＤＲ1GPIO在本系統(tǒng)中的其部分串口管腳這兩種情況是ＸＸ1ü????????′??÷PCR的1而其他的兩個(gè)MCBSP通道對(duì)于主處理器其他的硬件設(shè)計(jì)基本上都是和常規(guī)設(shè)計(jì)差不多不過(guò)對(duì)于本系統(tǒng)而言的引腳都連接到FPGA上了EMU0以及EMU1引腳各連接一個(gè)4.7K的電阻將所有需要在電源和μ±HPI功能被禁止時(shí)此外54x系列中的McBSP功能除了用作ＦＳＸＣＬＫＲ?′相關(guān)的串口被允許用作沒(méi)有別的用途它是一款性價(jià)比很高的FPGAê?μ??ü1???o?μ??ú×??μí3μ?1|?üDèòa?aà??÷òa?2ê??ú±??μí3éè???Dê1ó?μ?FPGA的情況圖3.1協(xié)處理器部分框圖Fig3.1blockdiagramofcoprocessormodule143硬件系統(tǒng)由于本系統(tǒng)是一個(gè)比較復(fù)雜的系統(tǒng)并且還有幾個(gè)特殊的接口SDRAM控制器等實(shí)用的價(jià)值的型號(hào)為Altera公司的Cyclone芯片這里將根據(jù)那個(gè)框圖具體的分析各個(gè)部分的設(shè)計(jì)[17-19]CCD數(shù)據(jù)采集否則這樣的系統(tǒng)將不會(huì)有FPGA協(xié)處理器與DSP的接口部分和協(xié)處理器在很多功能模塊中都需要頻繁的設(shè)計(jì)中把DSP的數(shù)據(jù)總線作為程序和數(shù)據(jù)的擴(kuò)展而FPGA的I/O引腳也可以設(shè)計(jì)成為三態(tài)在本系統(tǒng)中交換數(shù)據(jù)并且在交換數(shù)據(jù)的時(shí)候通過(guò)一定的設(shè)置同樣也可以配合操作對(duì)于FPGA的相應(yīng)I/O口來(lái)說(shuō)只要設(shè)置成為輸入模式就可以了比如如果DSP通過(guò)FPGA對(duì)SRAM進(jìn)行讀寫(xiě)數(shù)據(jù)地址線ò???ê?CMOS圖像傳感器對(duì)于CMOS圖像傳感器由于采用的是OV2610模組實(shí)際也并不是全部有用的對(duì)于CCD圖像傳感器由于沒(méi)有現(xiàn)成的模組其接口方式完全是自己定義的通過(guò)軟件的配合把由圖像傳感器模塊提供的一幀數(shù)據(jù)倒入到圖像緩存存儲(chǔ)器SDRAM中FLASH存儲(chǔ)器擴(kuò)展部分由于數(shù)碼相機(jī)是一個(gè)復(fù)雜的系統(tǒng)功耗限制器SDRAM存儲(chǔ)器細(xì)的設(shè)計(jì)將在3.5節(jié)和3.6介紹15其中用到幾種不同類型的存儲(chǔ)用于原始圖像數(shù)據(jù)緩存的詳重慶大學(xué)碩士學(xué)位論文FPGA作為可編程邏輯器件和CPLD的有很多不同的地方化在芯片內(nèi)部上的不同配置導(dǎo)入FPGA芯片中為了方便我們采用的是JTAG方式完畢后需要將程序代碼固化的時(shí)候我們采用的是AS模式在上電初始化的時(shí)候由于本系統(tǒng)的設(shè)計(jì)采用了兩種不同的配置方式其中JTAG配置方式的優(yōu)先權(quán)高于其他的配置方式同時(shí)成品的程序代碼也不適合這種配置方式至于選擇那種模式可以通過(guò)MESL1,MESL0來(lái)選擇配置方式如果是01則選擇PS模式都是JTAG配置優(yōu)先配置過(guò)程由配置芯片或者其他處理器控制而AS模式是由FPGA主動(dòng)發(fā)出時(shí)鐘信號(hào)控制配置過(guò)程的AS配置時(shí)序如圖3.2所示CPLD的配置可以直接固但是FPGA由于在結(jié)構(gòu)和原理因此在開(kāi)機(jī)上電初始化的時(shí)候就要重新把ＰＳ和JTAG三種方式而在調(diào)試在時(shí)鐘信號(hào)DCLK作用下配置完成后標(biāo)志配置過(guò)程結(jié)163硬件系統(tǒng)束一片EP1C6芯片在本系統(tǒng)中只采用了在本系統(tǒng)中從成本和簡(jiǎn)化電路方面考慮只采用了一片配置芯片ＡＳＤＩ引腳和FPGA的DATA??óD1?μ?òy???óμ??òμ??′?′?énCSOＤＣＬＫ????ó???圖3.3JTAG和AS混合配置模式電路圖Fig3.3CombiningJTAGandASConfigurationCircuit在實(shí)際設(shè)計(jì)中為了減小PCB的面積來(lái)切換兩種配置中所需要共同的配置信號(hào)線ＰＬＬ輸入部分Cyclone器件內(nèi)置最多2個(gè)增強(qiáng)型得了鎖相環(huán)諸如頻率合成鎖檢測(cè)簡(jiǎn)化板級(jí)設(shè)計(jì)的時(shí)序問(wèn)題PLL的主要功能是根據(jù)輸入的時(shí)鐘來(lái)同步內(nèi)部和外部時(shí)鐘的相位以及頻率以實(shí)現(xiàn)其個(gè)部分的功能PLL產(chǎn)生的頻率的上升沿是通過(guò)相位頻率檢測(cè)器決定蕩器(VCO)是工作一個(gè)更高或者更低的頻率如果PFD產(chǎn)生一個(gè)高的信號(hào)否則就會(huì)降低由輸入時(shí)鐘的上升沿片外時(shí)鐘輸出失Cyclone器件內(nèi)部的鎖相環(huán)可以通過(guò)波段開(kāi)關(guān)PFD產(chǎn)生一個(gè)高低信號(hào)來(lái)確定電壓可控振17重慶大學(xué)碩士學(xué)位論文泵電流就會(huì)注入環(huán)路濾波器環(huán)路濾波器把這個(gè)高低信號(hào)轉(zhuǎn)變?yōu)榧拥絍CO上的偏置電壓以減小VCO的抖動(dòng)VCO可以看成是由四個(gè)不同的部分組成的一個(gè)震蕩器既f(wàn)vco=M*fref分頻系數(shù)N?μ2?1y?a???óê±?μê??ú2?è·?¨μ?PLL部分對(duì)于FPGA來(lái)說(shuō)只是其時(shí)鐘網(wǎng)絡(luò)的一部分同時(shí)有具有8個(gè)時(shí)鐘I/ODPCLK[0..7]通過(guò)內(nèi)部選擇器可以在這幾個(gè)時(shí)鐘源中選擇一個(gè)連接到芯片內(nèi)部的全局時(shí)鐘網(wǎng)絡(luò)上去并且在外部可以輸入較低頻率的時(shí)鐘這樣一方面可以消除電路板上的高頻干擾從PLL的組成原理圖可以看出其中可以只輸入CLK0引腳作為差分輸入所有的地引腳都和系統(tǒng)的地連接在一起否則將會(huì)使得系統(tǒng)不穩(wěn)定??±??μí3?Dμ?LCD又沒(méi)有數(shù)據(jù)緩存器?üμèóúê?è?ê±?ó?μ?êfin除以預(yù)í¨1yPFD頻率ffb被鎖定在frefí¨1y?aD???êy?÷?éò?2úéúò??μáDμ??μ?ê183硬件系統(tǒng)式占用FPGA的小部分內(nèi)部邏輯單元從而達(dá)到所需要的功能３．４存儲(chǔ)器部分在本系統(tǒng)中多處都需要使用存儲(chǔ)器例如容量的大小要的類型上劃分SRAM從主３．４．１ＳＲＡＭ存儲(chǔ)器SRAM存儲(chǔ)器主要用于顯示緩存以及DSP于FPGA進(jìn)行數(shù)據(jù)交換的場(chǎng)合本系統(tǒng)的SRAM采用的是CYPRESS公司的CY7C1041V33-12?a256K*16bit地址線18根控制線5根也就是時(shí)鐘頻率可以達(dá)到80MHZ??èYá?３．４．２ＦＬＡＳＨ存儲(chǔ)器本系統(tǒng)的最終目標(biāo)是形成一個(gè)獨(dú)立的產(chǎn)品以便上電之后可以運(yùn)行整個(gè)系統(tǒng)Flash-Rom已經(jīng)成為目前最成功與EEPROM相比具有讀寫(xiě)速度快以及價(jià)廉等優(yōu)勢(shì)表3.1為這兩種類型存儲(chǔ)器的主要性能比較擦除電路簡(jiǎn)單可以字節(jié)尋址容量壽命主要用處1~16MB可擦寫(xiě)10萬(wàn)次存放程序代碼擦除單元大按512字節(jié)的數(shù)據(jù)塊尋址8MB以上可擦寫(xiě)100萬(wàn)次資料存儲(chǔ)根據(jù)表3.1的比較可以知道序可以直接在閃存內(nèi)運(yùn)行率很高19這樣應(yīng)用程N(yùn)OR型閃存的傳輸效但是其寫(xiě)入和擦除的速度很重慶大學(xué)碩士學(xué)位論文低其特殊的結(jié)構(gòu)使得它可以提供極高的單元密度并且寫(xiě)入和擦除的速度也很快在本系統(tǒng)采用NOR型閃存用于程序代碼的存儲(chǔ)下面將分別進(jìn)行介紹ＮＯＲ型閃存部分硬件電路設(shè)計(jì)本系統(tǒng)作為程序代碼存儲(chǔ)的器件采用的是NOR型閃存Ａｍ２９ＬＶ４００Ｂ采用的是TSSOP封裝512KB或者256KW90可以和高速的處理器直接為了防止總線沖突在字?′ó??ùò?其內(nèi)部產(chǎn)生編程電壓容量速度可以達(dá)到50接口而不需要等待周期模式時(shí)數(shù)據(jù)的最高位D15和字節(jié)模式時(shí)的A-1模式且可以通過(guò)硬件偵查芯片是否處于忙狀態(tài)Am29LV400B也是采用16位字圖3.5Am29LV400B設(shè)計(jì)框圖Fig3.5designingframofAm29LV400B±èè??úò°ía?í2???êμ3￡??μ?′?′￠?é?ê?÷òaê?′?′￠?¨功耗小SmartMediaCard多媒體卡１６ＭＢ６４ＭＢ及CompactFlashCard和大容量的硬盤(pán)SmartMedia卡比CompactFlash卡更輕更薄當(dāng)前市面上的主流產(chǎn)品還停留在64MB的格局203硬件系統(tǒng)了以上的存儲(chǔ)介質(zhì)之外還有一些廠商根據(jù)自身的技術(shù)采用一些特殊的存儲(chǔ)介質(zhì)容量高達(dá)6GBoü2?êêo???éíò??ˉ卡的內(nèi)部結(jié)構(gòu)原理如圖3.6所示,它內(nèi)部含有一個(gè)MCU2的雙口RAM緩沖區(qū)及Flash媒體(其容量從數(shù)兆byte至數(shù)十兆byte不等)2kCF據(jù)寬度選擇í¨1yNIOSII把數(shù)據(jù)寫(xiě)入其中[20]D0A0CE為卡選擇及數(shù)所以把CE1和CE2都連接到系統(tǒng)21重慶大學(xué)碩士學(xué)位論文CE上TureIDEModeOE=分別為CommonMemoryMode;I/OTransferMode;è?Reset信號(hào)在TrueCF卡是以地址來(lái)區(qū)分命CF卡均以扇區(qū)(512bytes)為基本單位進(jìn)行操作具體情況由命令(Command)來(lái)決定其一幀圖像的數(shù)據(jù)也有2M則進(jìn)入CommonMemory模式IDEMode時(shí)是低電平有效令和數(shù)據(jù)的多速度也不高普通的SRAM存儲(chǔ)器很不容易HY57V561620CH的容量是256Mbit(16M*16bit)2éó?μ￥μ??′3.3V供電鐘的上升沿采樣及猝發(fā)讀寫(xiě)長(zhǎng)度和順序都可以編程控制在原理上SRAM保存一位數(shù)據(jù)采用的是六個(gè)晶體管儲(chǔ)存電荷的方式來(lái)識(shí)別0或者1的則認(rèn)識(shí)是0?a?ùè?1?2?2éó?ò??¨μ?′?ê????′±?à′±íê??aμ?′?′￠μ￥?a?áòò?a·?μ???±?è??aê?0?ùò???óúSDRAM必須在電容放電到模糊界限之前對(duì)存儲(chǔ)單元進(jìn)行刷新而充滿電荷令在結(jié)構(gòu)上由于SDRAM容量很大制線和電源線的話在實(shí)際中SDRAM采用了地址復(fù)用的方式其中行地址13根有利于系統(tǒng)的集成22所有的引腳和LVTTL標(biāo)準(zhǔn)接口兼容所有的輸入和輸出引腳都是在時(shí)內(nèi)部為4塊的結(jié)構(gòu)并且對(duì)于CAS延遲周期以其原理是通過(guò)電容否這樣原來(lái)為1的單元會(huì)因?yàn)橹匦聦?xiě)1１混淆的程度我們需要控制的就是定時(shí)的發(fā)出刷新命其容量是16M字如果在加上相應(yīng)的控塊地址2根其讀寫(xiě)控制就不象SRAM這樣把原來(lái)的24根地址線就減少為15根3硬件系統(tǒng)那樣簡(jiǎn)單了如果是行地址根據(jù)緊跟著的列地址選擇出需要存儲(chǔ)單元中的數(shù)據(jù)則至少需要2個(gè)周期則緊跟著讀取和寫(xiě)入指定長(zhǎng)度的數(shù)據(jù)如果猝發(fā)讀寫(xiě)的長(zhǎng)度大些的話為SDRAM的讀寫(xiě)時(shí)間是一個(gè)時(shí)鐘周期用于定時(shí)刷新和實(shí)現(xiàn)SDRAM讀寫(xiě)控制所有對(duì)SDRAM的操作都是通過(guò)FPGA實(shí)現(xiàn)的．然后在為此SDRAM提供了猝發(fā)讀寫(xiě)的方式在實(shí)際操作給出行地址和列地址后那么可以近似的認(rèn)圖3.8SDRAM設(shè)計(jì)原理圖Fig.3.8designingschematicofSDRAM在上面的連接原理圖中MEM-D0~MEM-D15為SDRAM的16根數(shù)據(jù)線連接到FPGA的I/O引腳上選擇4個(gè)塊中具體的哪一塊入信號(hào)K4BA0和K4BA1用于K4WE為寫(xiě)控制信號(hào)K4CLK為芯片的時(shí)鐘輸如果CKE為低電平則內(nèi)部時(shí)鐘被掛起其他的輸入被忽略這時(shí)CKE變?yōu)榈碗娖絼t芯片進(jìn)入低功耗模式直到CKE變?yōu)楦?3重慶大學(xué)碩士學(xué)位論文電平讀操作時(shí)類似于OE禁止輸出３．５傳感器部分?jǐn)?shù)碼相機(jī)既然稱之為相機(jī)傳統(tǒng)的相機(jī)采用的是鏡頭加底片的方式把現(xiàn)實(shí)的景物通過(guò)感光膠片保存下來(lái)保存下來(lái)CCD傳感器和CMOS傳感器兩種類別所以選擇的型號(hào)必須要適合于本系統(tǒng)從分辨率方面來(lái)看象素(2152*1567)的需要也可以達(dá)到本系統(tǒng)的要求10幀/秒從相關(guān)支持上看采用專用的驅(qū)動(dòng)芯片LR38642則可以完成CCD的驅(qū)動(dòng)由于CCD存儲(chǔ)的是電荷信息電荷信息轉(zhuǎn)移和讀取需要有時(shí)鐘和控制電路以及相應(yīng)的電源配合其后還需要模數(shù)轉(zhuǎn)換等后續(xù)操作為此我們采用的是SHARP公司提供的配套的驅(qū)動(dòng)芯片LR38642來(lái)實(shí)現(xiàn)這些功能然后就可以方便進(jìn)入主處理系統(tǒng)進(jìn)行緩存在本系統(tǒng)調(diào)試中采用的是一款CMOS圖像傳感器OV2610?ó??êy?a198萬(wàn)機(jī)的高性能CMOS圖象傳感器片上帶有10位的A/D轉(zhuǎn)換以拍攝40幀可編程/自動(dòng)白平衡控制窗口24它采用一種數(shù)字的方式把現(xiàn)實(shí)的景物目前主要有３３７萬(wàn)這個(gè)分辨率完全可以滿足本系統(tǒng)也是用于數(shù)碼相機(jī)和攝象SVGA每秒可提供優(yōu)越的光度校驗(yàn)極性和操作可編程的圖象片上R/G/B和亮度平均值計(jì)算3硬件系統(tǒng)３．５．２圖像傳感器部分硬件設(shè)計(jì)本系統(tǒng)中圖像傳感器部分硬件設(shè)計(jì)包括兩個(gè)方面一個(gè)是傳感器部分和系統(tǒng)的接口部分設(shè)計(jì)在這種架構(gòu)下,圖像傳感器的接口部分由NIOSII接管通過(guò)Avalon總線連接到嵌入式CPU上根據(jù)圖像傳感器模塊的實(shí)際情況原理框圖如圖3.9所示本系統(tǒng)中兩種圖像傳感器的接口做的是大致是一樣的控制和同步信號(hào)三個(gè)部分組成圖3.10傳感器接口設(shè)計(jì)原理圖Fig3.10schematicofsensorinterface25重慶大學(xué)碩士學(xué)位論文其中CCD_DATA0~CCD_DATA9共10根引腳為圖像傳感器的數(shù)據(jù)輸出引腳一方面是為了圖像處理時(shí)的方便另外一方面也是消除轉(zhuǎn)換的不確定性通過(guò)這兩個(gè)引腳可以對(duì)傳感器的內(nèi)部寄存器進(jìn)行控制CCD_CLKD?o?ò??°DDí?2?D?o?μ?ê?3???óàμ?D?o???ê?ò?D??¨?ú????D?o??ó?úFPGA的I/O引腳上的對(duì)于CCD圖像傳感器的控制部分硬件設(shè)計(jì)而言由于CCD圖像傳感器是一種電荷耦合器件且由于CCD輸出的是模擬電信號(hào)所示TG3?í?2??ùóDμ??aD??ó?ú??ê?á?而其驅(qū)動(dòng)框圖如圖3.11ADCVG它包含了CCD控制器部分的幾乎所有功能TG益放大電路116個(gè)引腳垂直驅(qū)動(dòng)器電路和模數(shù)轉(zhuǎn)換電路在設(shè)計(jì)PCB布線的過(guò)程中所以我們采用的是四層板其中LR38685是一片集成芯片CDS可編程增263硬件系統(tǒng)圖3.12CCD驅(qū)動(dòng)原理圖Fig3.12schematicofCCDverticaldriver對(duì)于CCD的時(shí)序配合也是一個(gè)復(fù)雜的部分ΦV4垂直移位時(shí)鐘和ΦH1?∫????∈≈??≥ΦV1BΦV3A???∪?≠????√∠∝?∝≡??√∈???????∠??≠????∏????↓∝?≤????∈≈…?×????××′?∨±?∝?≥?∝…?????√∠LR38642集成了CCD驅(qū)動(dòng)的所有功能ＥＤ１然后即可以在希望的模式下工作必須要能把實(shí)際攝取的圖像預(yù)先顯示出來(lái)顯示部分的器件本系統(tǒng)使用的LCD是夏普公司生產(chǎn)的5.7英寸的液晶顯示屏LQ057Q3DC02??áá?è?μ?a350cd/m2,視角為12o18位數(shù)字接口ＥＮＡＢ在本系統(tǒng)中采用LCD來(lái)作為圖像它的接口方式為ＶＳＹＮＣ除此之外Ｇ以及4位控制信號(hào)垂直同步27重慶大學(xué)碩士學(xué)位論文上下顯示順序可以通過(guò)R/L和U/D兩個(gè)引腳的高低來(lái)確定也可以固定為一種正常顯示模式LCD模塊中的逆變器采用CXA-L0612-VJL2??è?¨μ?ê?è?μ??1?°μ?èY·?2?2?ó°?ìáá?èò?±￡?¤òo?§??ê??á2?êüμ??e?μê1３．６．２ＬＣＤ部分硬件電路設(shè)計(jì)LCD顯示部分的主要任務(wù)就是把顯示存儲(chǔ)器中的顯示數(shù)據(jù)顯示在LCD上實(shí)現(xiàn)這部分的功能要處理好三個(gè)方面的問(wèn)題二是顯示存儲(chǔ)器數(shù)據(jù)到顯示的轉(zhuǎn)換問(wèn)題為了實(shí)現(xiàn)圖像顯示的連續(xù)性為這樣會(huì)大量占用NIOSII的資源在FPGA和LCD?a?ù2??áóúoí????μ?2?·?òy?e3?í?SRAM采用的是CYPRESS公司的CY7C1041V33-12??èYá??a256K*16bit因??ê?速度為12ns不小于系統(tǒng)時(shí)鐘因此讀寫(xiě)不需要等待周期圖3.13LCD顯示框圖Fig3.13frameofLCDshowing根據(jù)原理框圖283硬件系統(tǒng)圖3.14LCD顯示原理圖Fig3.14schematicofLCDshowingLCD顯示部分設(shè)計(jì)原理其中紅時(shí)鐘信號(hào)各自連接FPGA的一個(gè)引腳對(duì)于FPGA和LCD的接口部分設(shè)計(jì)而言藍(lán)數(shù)據(jù)線各自6根功18根場(chǎng)同步信號(hào)以及數(shù)據(jù)使能信號(hào)共4個(gè)控制信號(hào)線Ｕ／Ｄ（３１）也就是水平SRAM芯表3.2CY7C1041真值表Table3.2CY7C1041truthtable因?yàn)橐呀?jīng)選擇QVGA顯示模式了模式控制和垂直模式控制信號(hào)分別連接地和電源二片CY7C1041的控制原理CEHLLLLLLLOEXLLLXXXHWEXHHHLLLHBLEXLLHLLHXBHEXLHLLHLXI/O0–I/O7HighZDataOutDataOutHighZDataInDataInHighZHighZ29I/O8–I/O15ModeHighZDataOutHighZDataOutDataInHighZDataInHighZPowerDownReadAllBitsReadLowerBitsOnlyReadUpperBitsOnlyWriteAllBitsWriteLowerBitsOnlyWriteUpperBitsOnlySelected,OutputsDisabled重慶大學(xué)碩士學(xué)位論文根據(jù)CY7C1041的控制原理和實(shí)際的需要而是把OE既達(dá)到了系統(tǒng)的需要BHE都連接到地上了而系統(tǒng)又是以16bit的方式讀寫(xiě)數(shù)據(jù)３．７數(shù)碼相機(jī)電源部分對(duì)于電子系統(tǒng)來(lái)說(shuō)輕則造成系統(tǒng)不穩(wěn)定說(shuō)有更高一步的要求[25-26]5V器件更低è?????1.5V供電,加上多數(shù)器件還要對(duì)功耗設(shè)計(jì)不當(dāng)?shù)碾娫磳?duì)于數(shù)碼相機(jī)系統(tǒng)來(lái)保護(hù)甚至加電順序等方面μíμ??1?÷?tμ?3é±?±è′?í3加上多數(shù)器件的I/O腳可以兼容5V/3.3VTTL電平所以各大半導(dǎo)體公司都將3.3Vμ?DSP,PLD/FPGA產(chǎn)品已廣泛采用3.3V管腳可以兼容5VTTL電平下圖為近幾年來(lái)大規(guī)模/超大規(guī)模集成電路內(nèi)核供電趨勢(shì)現(xiàn)代電子系統(tǒng)使用的電壓越來(lái)越低傳統(tǒng)的線形穩(wěn)壓器否則不能正常工作所以78xx系列已經(jīng)不能夠滿足3.3V或2.5V的電源設(shè)計(jì)要求同時(shí)也使得加在78xx芯片的電壓降提高量LDO?ù±?é?2?òaía?§?a?t30從而產(chǎn)生很大的熱因此必須用新的方式來(lái)解決電源問(wèn)題3硬件系統(tǒng)差的逐漸降低求?éò?êμ??5v轉(zhuǎn)3.3v/2.5v的TPS767D301等型號(hào)不僅可以產(chǎn)生所需要的電源簡(jiǎn)稱LDO面對(duì)這些需àyè?TI公司?a??·?·¨D§?ê??óú′óμ?á÷3A輸出的電路須加散熱片??é￠èèμ??êìa直接采用電源模塊為了解決開(kāi)關(guān)電源設(shè)計(jì)的復(fù)雜性率都很高而且許多模塊還可以具備電源隔離的功能使設(shè)計(jì)者將主要精力放在系統(tǒng)功能設(shè)計(jì)上但是這種電源模塊的價(jià)格與前兩種方法相比要昂貴很多?òμ??′1|?ê??′ó?￡?é?ò×??oéè???a1?μ??′ò??ú?DóD?ê???ééü取決于我們?cè)O(shè)計(jì)的具體要求可以采用LDO×???ê?2éó?μ??′±??μí3μ?1?μ?·?°??ú??è?±í3.3ａｇｅｒｅ這種電源模塊可靠性和效?úéè??1y3ì?Dè?1?????2??ü′ó??ó°?ìμ??′1¤×÷μ??è?¨D?ò?°???2éó??a1?μ??′則穩(wěn)壓器功耗為則效率可以高達(dá)85%-90%???ò2?Dèòa??必í¨3￡??ó?à?ó?μí?12???D??è?1D???μ?·?·¨?à±è效率高(一般大于85%)?òμ￥3é±?μí輸入電壓范圍較寬價(jià)格比電源模塊便宜1|?ê′ó?éè?D?μ??·′??úμ?′??éè?31ê?3?μ?′?缺點(diǎn)效率很低(一般低于70%)價(jià)格昂貴重慶大學(xué)碩士學(xué)位論文３．７．２系統(tǒng)電源芯片選型供電問(wèn)題是數(shù)碼相機(jī)設(shè)計(jì)者必須面對(duì)的難題之一數(shù)碼相機(jī)中包含有5V電源USB電壓電源管理及RTC等4)其它電路5)TFTLCD面板有時(shí)還需要另一路Vcom電源和白色LED背光電源一般采用反激電路將電池電壓升至300V±í3.4列出了數(shù)碼相機(jī)的各部分電源規(guī)格鏡頭模塊(含CCD傳感器最大電流約20mA;馬達(dá)一般需要3.3V或模擬前端電路(AFE).包括CDS,AGC及A/D轉(zhuǎn)換器３）ＡＳＩＣ芯片JPEG,DSP,LCD驅(qū)動(dòng)器???Dê?3????úDè3.3VＤＣ／ＤＣ（１）０．４５Ｖ１５．０ＶHYPERLINK"/retype/zoom/5d61d0f9aef8941ea76e0562?pn=34&x=0&y=213&raww=14&rawh=11&o=png_6_1_0_343_714_15_12_894_1263&type=pic&aimh=11&md5sum=36f160