《微機(jī)原理與接口技術(shù)》課件-第2章

第2章8086與80x86系列微處理器第2章8086與80x86系列微處理器1本章內(nèi)容提要2.18086微處理器概覽2.28086系統(tǒng)構(gòu)成

2.38086總線時(shí)序2.4新型微處理器與新型主板簡(jiǎn)介2.5微型計(jì)算機(jī)常用系統(tǒng)總線簡(jiǎn)介本章內(nèi)容提要2.18086微處理器概覽2.2808622.18086微處理器概覽2.1.1引腳定義與功能2.18086微處理器概覽2.1.1引腳定義與功能31．地址/數(shù)據(jù)總線AD15~AD0：雙向、三態(tài)，采用分時(shí)復(fù)用方式，輸出低16位地址或傳送數(shù)據(jù)。2．地址/狀態(tài)總線A19/S6、A18/S5、A17/S4和A16/S3：三態(tài)，采用分時(shí)復(fù)用方式，輸出高4位地址或狀態(tài)信息。S6：S5：S4和S3：CPU當(dāng)前是否連在總線上標(biāo)志位IF的當(dāng)前狀態(tài)1．地址/數(shù)據(jù)總線AD15~AD0：雙向、三態(tài)，采用分時(shí)復(fù)用43．控制總線BHE/S7：MN/MX：三態(tài)輸出，采用分時(shí)復(fù)用方式，允許使用高8位數(shù)據(jù)線或輸出狀態(tài)信息。工作方式控制信號(hào)，輸入。RD：讀信號(hào)，三態(tài)輸出，低電平有效。TEST：測(cè)試信號(hào)，輸入，低電平有效。READY：RESET：準(zhǔn)備就緒信號(hào)，輸入，高電平有效。復(fù)位信號(hào)，輸入，高電平有效。INTR：可屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。NMI：不可屏蔽中斷請(qǐng)求信號(hào)，輸入，上升沿觸發(fā)。CLK：時(shí)鐘信號(hào)，輸入，提供定時(shí)操作。VCC和GND：電源引腳VCC接高電平（﹢），GND引腳接地。3．控制總線BHE/S7：MN/MX：三態(tài)輸出，采用分時(shí)復(fù)用54．最小模式下的引腳信號(hào)（24~31）INTA：中斷響應(yīng)信號(hào)，輸出，低電平有效。ALE：地址鎖存信號(hào)，輸出，將地址信號(hào)鎖存到鎖存器中，高電平有效。數(shù)據(jù)允許信號(hào)，三態(tài)輸出，低電平有效。數(shù)據(jù)收發(fā)信號(hào)，三態(tài)輸出，控制數(shù)據(jù)的傳送方向。三態(tài)輸出，用來(lái)區(qū)分是存儲(chǔ)器訪問(wèn)還是I/O訪問(wèn)。HOLD：總線請(qǐng)求信號(hào)，輸入，用來(lái)向CPU請(qǐng)求總線使用權(quán)，高電平有效。HLDA：總線響應(yīng)信號(hào)，輸出，是對(duì)總線請(qǐng)求信號(hào)的響應(yīng)，高電平有效。最小模式：系統(tǒng)中只有一個(gè)CPUDEN：DT/R：M/IO：寫信號(hào)，三態(tài)輸出，低電平有效。WR：4．最小模式下的引腳信號(hào)（24~31）INTA：中斷響應(yīng)信號(hào)65．最大模式下的引腳信號(hào)（24~31）QS1和QS0：指令隊(duì)列狀態(tài)信號(hào)，輸出，用來(lái)反映指令隊(duì)列當(dāng)前狀態(tài)。最大模式：系統(tǒng)中有多個(gè)CPU5．最大模式下的引腳信號(hào)（24~31）QS1和QS0：指令隊(duì)7總線鎖定信號(hào)，三態(tài)輸出，低電平有效。RQ/GT0和RQ/GT1：總線請(qǐng)求輸入/允許輸出信號(hào)，雙向，三態(tài)，用來(lái)供外部主控設(shè)備請(qǐng)求并得到總線控制權(quán)，低電平有效

?？偩€周期狀態(tài)信號(hào)，三態(tài)輸出。S2、S1、S0：LOCK：總線鎖定信號(hào)，三態(tài)輸出，低電平有效。RQ/GT0和RQ/GT82.1.2內(nèi)部結(jié)構(gòu)與功能2.1.2內(nèi)部結(jié)構(gòu)與功能98086CPU總線接口單元（BIU）執(zhí)行單元（EU）執(zhí)行過(guò)程8086總線接口單元執(zhí)行單元（EU）執(zhí)行過(guò)程101．總線接口單元（BIU）段寄存器指令指針寄存器IP地址加法器指令隊(duì)列緩沖器總線控制電路CS代碼段寄存器DS數(shù)據(jù)段寄存器SS堆棧寄存器ES附加段寄存器功能：組成：1．總線接口單元（BIU）段寄存器指令指針寄存器IP地址加法112．執(zhí)行單元（EU）數(shù)據(jù)寄存器功能：組成：AX累加器BX基址寄存器CX計(jì)數(shù)寄存器DX數(shù)據(jù)寄存器指針寄存器SP堆棧指針寄存器BP基址指針寄存器變址寄存器SI源變址寄存器DI目的變址寄存器2．執(zhí)行單元（EU）數(shù)據(jù)寄存器功能：組成：AX累加器12算術(shù)邏輯單元（ALU）標(biāo)志位寄存器（FR）CF進(jìn)位標(biāo)志PF奇偶標(biāo)志AF輔助進(jìn)位標(biāo)志ZF零標(biāo)志SF符號(hào)標(biāo)志OF溢出標(biāo)志狀態(tài)標(biāo)志位控制標(biāo)志位DF方向標(biāo)志IF中斷允許標(biāo)志TF陷阱標(biāo)志暫存器EU控制器算術(shù)邏輯單元（ALU）標(biāo)志位寄存器（FR）CF進(jìn)位標(biāo)志PF奇13【例2-1】將126與-5進(jìn)行減法運(yùn)算，看標(biāo)志位的變化情況?！纠?-1】將126與-5進(jìn)行減法運(yùn)算，看標(biāo)志位的變化情142.1.3對(duì)存儲(chǔ)器的管理1．存儲(chǔ)器組織2．存儲(chǔ)器分段與物理地址的形成將一個(gè)字1234H存入地址為1000H的單元中段基址：偏移地址物理地址=段基址×24+偏移地址2.1.3對(duì)存儲(chǔ)器的管理1．存儲(chǔ)器組織2．存儲(chǔ)器分段與物153．段寄存器的使用3．段寄存器的使用16【例2-2】(CS)=12BAH，(IP)=0100H，計(jì)算當(dāng)前指令所在內(nèi)存單元的物理地址?！纠?-2】(CS)=12BAH，(IP)=0100H，172.1.4對(duì)I/O端口的管理端口地址（端口號(hào)）統(tǒng)一編址獨(dú)立編址2.1.4對(duì)I/O端口的管理端口地址（端口號(hào)）統(tǒng)一編址獨(dú)182.28086系統(tǒng)構(gòu)成2.2.1最小模式下系統(tǒng)構(gòu)成2.28086系統(tǒng)構(gòu)成2.2.1最小模式下系統(tǒng)構(gòu)成19（1）采用三片8282鎖存器完成20位地址鎖存（1）采用三片8282鎖存器完成20位地址鎖存20（2）采用兩片8286收發(fā)器驅(qū)動(dòng)8位數(shù)據(jù)總線（3）系統(tǒng)控制信號(hào)OE和T功能表（2）采用兩片8286收發(fā)器驅(qū)動(dòng)8位數(shù)據(jù)總線（3）系統(tǒng)控制212.2.2最大模式下系統(tǒng)構(gòu)成2.2.2最大模式下系統(tǒng)構(gòu)成228288結(jié)構(gòu)圖S2、S1、S0組合的功能表8288結(jié)構(gòu)圖S2、S1、S0組合的功能表232.38086總線時(shí)序2.3.1總線周期概念時(shí)鐘周期：時(shí)鐘脈沖的持續(xù)時(shí)間總線周期：每一次訪問(wèn)過(guò)程包括T1、T2、T3和T4四個(gè)狀態(tài)2.38086總線時(shí)序2.3.1總線周期概念時(shí)鐘242.3.2總線操作時(shí)序1．系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序復(fù)位時(shí)各寄存器的初始狀態(tài)時(shí)序圖2.3.2總線操作時(shí)序1．系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序復(fù)位時(shí)各252．最小方式下的總線讀周期時(shí)序2．最小方式下的總線讀周期時(shí)序263．最小方式下的總線寫周期時(shí)序3．最小方式下的總線寫周期時(shí)序272.4新型微處理器與新型主板簡(jiǎn)介2.4.1新型微處理器的特點(diǎn)與主要指標(biāo)性能指標(biāo)：主頻外頻倍頻系數(shù)前端總線（FSB）頻率字長(zhǎng)緩存PCU核心數(shù)量CPU內(nèi)核和I/O工作電壓CPU制程CPU擴(kuò)展指令集CPU內(nèi)核2.4新型微處理器與新型主板簡(jiǎn)介2.4.1新型微處理282.4.2新型主板的結(jié)構(gòu)2.4.2新型主板的結(jié)構(gòu)292.5微型計(jì)算機(jī)常用系統(tǒng)總線簡(jiǎn)介數(shù)據(jù)總線地址總線控制總線2.5微型計(jì)算機(jī)常用系統(tǒng)總線簡(jiǎn)介數(shù)據(jù)總線302.5.2PCI總線2.5.1ISA總線ISA總線插槽ISA：IndustrialStandardArchitecturePCI：PeripheralComponentInterconnectPCI總線插槽2.5.2PCI總線2.5.1ISA總線ISA總線插312.5.3AGP總線AGP：AcceleratedGraphicsPort即加速圖形接口2.5.4USB總線USB：UniversalSerialBus即通用串行總線2.5.3AGP總線AGP：AcceleratedGr32本章小結(jié)通過(guò)本章的學(xué)習(xí)，讀者應(yīng)重點(diǎn)掌握8086CPU的引腳定義、內(nèi)部結(jié)構(gòu)和功能，CPU對(duì)內(nèi)存、I/O端口的管理方法，兩種系統(tǒng)的構(gòu)成，以及總線周期的基本概念和典型總線操作時(shí)序。本章小結(jié)通過(guò)本章的學(xué)習(xí)，讀者應(yīng)重點(diǎn)掌握80833第2章8086與80x86系列微處理器第2章8086與80x86系列微處理器34本章內(nèi)容提要2.18086微處理器概覽2.28086系統(tǒng)構(gòu)成

2.38086總線時(shí)序2.4新型微處理器與新型主板簡(jiǎn)介2.5微型計(jì)算機(jī)常用系統(tǒng)總線簡(jiǎn)介本章內(nèi)容提要2.18086微處理器概覽2.28086352.18086微處理器概覽2.1.1引腳定義與功能2.18086微處理器概覽2.1.1引腳定義與功能361．地址/數(shù)據(jù)總線AD15~AD0：雙向、三態(tài)，采用分時(shí)復(fù)用方式，輸出低16位地址或傳送數(shù)據(jù)。2．地址/狀態(tài)總線A19/S6、A18/S5、A17/S4和A16/S3：三態(tài)，采用分時(shí)復(fù)用方式，輸出高4位地址或狀態(tài)信息。S6：S5：S4和S3：CPU當(dāng)前是否連在總線上標(biāo)志位IF的當(dāng)前狀態(tài)1．地址/數(shù)據(jù)總線AD15~AD0：雙向、三態(tài)，采用分時(shí)復(fù)用373．控制總線BHE/S7：MN/MX：三態(tài)輸出，采用分時(shí)復(fù)用方式，允許使用高8位數(shù)據(jù)線或輸出狀態(tài)信息。工作方式控制信號(hào)，輸入。RD：讀信號(hào)，三態(tài)輸出，低電平有效。TEST：測(cè)試信號(hào)，輸入，低電平有效。READY：RESET：準(zhǔn)備就緒信號(hào)，輸入，高電平有效。復(fù)位信號(hào)，輸入，高電平有效。INTR：可屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。NMI：不可屏蔽中斷請(qǐng)求信號(hào)，輸入，上升沿觸發(fā)。CLK：時(shí)鐘信號(hào)，輸入，提供定時(shí)操作。VCC和GND：電源引腳VCC接高電平（﹢），GND引腳接地。3．控制總線BHE/S7：MN/MX：三態(tài)輸出，采用分時(shí)復(fù)用384．最小模式下的引腳信號(hào)（24~31）INTA：中斷響應(yīng)信號(hào)，輸出，低電平有效。ALE：地址鎖存信號(hào)，輸出，將地址信號(hào)鎖存到鎖存器中，高電平有效。數(shù)據(jù)允許信號(hào)，三態(tài)輸出，低電平有效。數(shù)據(jù)收發(fā)信號(hào)，三態(tài)輸出，控制數(shù)據(jù)的傳送方向。三態(tài)輸出，用來(lái)區(qū)分是存儲(chǔ)器訪問(wèn)還是I/O訪問(wèn)。HOLD：總線請(qǐng)求信號(hào)，輸入，用來(lái)向CPU請(qǐng)求總線使用權(quán)，高電平有效。HLDA：總線響應(yīng)信號(hào)，輸出，是對(duì)總線請(qǐng)求信號(hào)的響應(yīng)，高電平有效。最小模式：系統(tǒng)中只有一個(gè)CPUDEN：DT/R：M/IO：寫信號(hào)，三態(tài)輸出，低電平有效。WR：4．最小模式下的引腳信號(hào)（24~31）INTA：中斷響應(yīng)信號(hào)395．最大模式下的引腳信號(hào)（24~31）QS1和QS0：指令隊(duì)列狀態(tài)信號(hào)，輸出，用來(lái)反映指令隊(duì)列當(dāng)前狀態(tài)。最大模式：系統(tǒng)中有多個(gè)CPU5．最大模式下的引腳信號(hào)（24~31）QS1和QS0：指令隊(duì)40總線鎖定信號(hào)，三態(tài)輸出，低電平有效。RQ/GT0和RQ/GT1：總線請(qǐng)求輸入/允許輸出信號(hào)，雙向，三態(tài)，用來(lái)供外部主控設(shè)備請(qǐng)求并得到總線控制權(quán)，低電平有效

?？偩€周期狀態(tài)信號(hào)，三態(tài)輸出。S2、S1、S0：LOCK：總線鎖定信號(hào)，三態(tài)輸出，低電平有效。RQ/GT0和RQ/GT412.1.2內(nèi)部結(jié)構(gòu)與功能2.1.2內(nèi)部結(jié)構(gòu)與功能428086CPU總線接口單元（BIU）執(zhí)行單元（EU）執(zhí)行過(guò)程8086總線接口單元執(zhí)行單元（EU）執(zhí)行過(guò)程431．總線接口單元（BIU）段寄存器指令指針寄存器IP地址加法器指令隊(duì)列緩沖器總線控制電路CS代碼段寄存器DS數(shù)據(jù)段寄存器SS堆棧寄存器ES附加段寄存器功能：組成：1．總線接口單元（BIU）段寄存器指令指針寄存器IP地址加法442．執(zhí)行單元（EU）數(shù)據(jù)寄存器功能：組成：AX累加器BX基址寄存器CX計(jì)數(shù)寄存器DX數(shù)據(jù)寄存器指針寄存器SP堆棧指針寄存器BP基址指針寄存器變址寄存器SI源變址寄存器DI目的變址寄存器2．執(zhí)行單元（EU）數(shù)據(jù)寄存器功能：組成：AX累加器45算術(shù)邏輯單元（ALU）標(biāo)志位寄存器（FR）CF進(jìn)位標(biāo)志PF奇偶標(biāo)志AF輔助進(jìn)位標(biāo)志ZF零標(biāo)志SF符號(hào)標(biāo)志OF溢出標(biāo)志狀態(tài)標(biāo)志位控制標(biāo)志位DF方向標(biāo)志IF中斷允許標(biāo)志TF陷阱標(biāo)志暫存器EU控制器算術(shù)邏輯單元（ALU）標(biāo)志位寄存器（FR）CF進(jìn)位標(biāo)志PF奇46【例2-1】將126與-5進(jìn)行減法運(yùn)算，看標(biāo)志位的變化情況?！纠?-1】將126與-5進(jìn)行減法運(yùn)算，看標(biāo)志位的變化情472.1.3對(duì)存儲(chǔ)器的管理1．存儲(chǔ)器組織2．存儲(chǔ)器分段與物理地址的形成將一個(gè)字1234H存入地址為1000H的單元中段基址：偏移地址物理地址=段基址×24+偏移地址2.1.3對(duì)存儲(chǔ)器的管理1．存儲(chǔ)器組織2．存儲(chǔ)器分段與物483．段寄存器的使用3．段寄存器的使用49【例2-2】(CS)=12BAH，(IP)=0100H，計(jì)算當(dāng)前指令所在內(nèi)存單元的物理地址?！纠?-2】(CS)=12BAH，(IP)=0100H，502.1.4對(duì)I/O端口的管理端口地址（端口號(hào)）統(tǒng)一編址獨(dú)立編址2.1.4對(duì)I/O端口的管理端口地址（端口號(hào)）統(tǒng)一編址獨(dú)512.28086系統(tǒng)構(gòu)成2.2.1最小模式下系統(tǒng)構(gòu)成2.28086系統(tǒng)構(gòu)成2.2.1最小模式下系統(tǒng)構(gòu)成52（1）采用三片8282鎖存器完成20位地址鎖存（1）采用三片8282鎖存器完成20位地址鎖存53（2）采用兩片8286收發(fā)器驅(qū)動(dòng)8位數(shù)據(jù)總線（3）系統(tǒng)控制信號(hào)OE和T功能表（2）采用兩片8286收發(fā)器驅(qū)動(dòng)8位數(shù)據(jù)總線（3）系統(tǒng)控制542.2.2最大模式下系統(tǒng)構(gòu)成2.2.2最大模式下系統(tǒng)構(gòu)成558288結(jié)構(gòu)圖S2、S1、S0組合的功能表8288結(jié)構(gòu)圖S2、S1、S0組合的功能表562.38086總線時(shí)序2.3.1總線周期概念時(shí)鐘周期：時(shí)鐘脈沖的持續(xù)時(shí)間總線周期：每一次訪問(wèn)過(guò)程包括T1、T2、T3和T4四個(gè)狀態(tài)2.38086總線時(shí)序2.3.1總線周期概念時(shí)鐘572.3.2總線操作時(shí)序1．系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序復(fù)位時(shí)各寄存器的初始狀態(tài)時(shí)序圖2.3.2總線操作時(shí)序1．系統(tǒng)復(fù)位與啟動(dòng)操作時(shí)序復(fù)位時(shí)各582．最小方式下的總線讀周期時(shí)序2．最小方式下的總線讀周期時(shí)序593．最小方式下的總線寫周期時(shí)序3．最小方式