簡單運算器的數(shù)據(jù)通路課程設計

編號：B04911053學號：原我厭二岸傳HUBEIPOLYTECHNICUNIVERSITY課程設計教學院計算機學院課程名稱計算機組成原理課程設計題目簡單運算器數(shù)據(jù)通路的設計專業(yè)計算機科學與技術班級計算機科學與技術（3）班姓名廖萬君同組人員劉政華劉濤陳茂源指導教師高芹2013年1月22日課程設計任務書2012?2013學年第1學期學生姓名：廖萬君專業(yè)班級:計算機科學與技術（3）班指導教師：楊斐工作部門:計算機學院一、課程設計題目簡單運算器數(shù)據(jù)通路的設計二、課程設計內(nèi)容（含技術指標）利用QUARTUS軟件設計一個8位簡單運算器數(shù)據(jù)通路。運算器可實現(xiàn)兩個8位二進制數(shù)的加法、減法、傳送運算三種運算。包括R1、R2、R3三個通用寄存器和DR。數(shù)據(jù)有IN輸入，經(jīng)過運算后結果寫入某寄存器中。同時將結果顯示在數(shù)碼管上?？傮w框圖參考下圖:三、進度安排2012年12月29日，課題講解，布置任務2012年12月30日到2013年1月4日，查閱資料，分析、討論與設計2013年1月5日到8日，進行各子模塊的設計，并進行調(diào)試2013年1月9日到10日完成各模塊聯(lián)調(diào)，進行測試2013年1月11日，成果驗收，進行答辯四、基本要求（1）能夠熟練掌握計算機中運算器和寄存器之間數(shù)據(jù)通路的工作原理；（2）掌握硬件描述語言VHDL及原理圖設計方法；（3）熟練掌握QuartusII軟件平臺；（4）各小組按模塊分工，每人獨立完成自己負責的模塊；（5）合作完成最終的硬件下載及調(diào)試；（6）獨立撰寫符合要求的課程設計報告。1課程設計概述1.1課設目的計算機組成原理是計算機專業(yè)的核心專業(yè)基礎課。課程設計屬于設計型實驗，不僅鍛煉學生簡單計算機系統(tǒng)的設計能力，而且通過進行設計及實現(xiàn)，進一步提高分析和解決問題的能力。通過對知識的綜合運用，加深對計算機系統(tǒng)各模塊的工作原理及相互聯(lián)系的認識，建立計算機整機概念。對計算機的基本組成、部件的設計、部件間的連接、微程序控制器的設計、微指令和微程序的編制與調(diào)試等過程有更深的了解，加深對理論課程的理解。鍛煉學生的獨立思考和動手能力。1.2設計任務本課程設計的題目是簡單運算器數(shù)據(jù)通路。具體設計任務如下：（7）利用QUARTUS軟件設計一個8位簡單運算器數(shù)據(jù)通路。（8）運算器可實現(xiàn)兩個8位二進制數(shù)的加法、減法、傳送運算三種運算。（9）包括R1、R2、R3三個通用寄存器和DR。（10）數(shù)據(jù)有IN輸入，經(jīng)過運算后結果寫入某寄存器中。同時將結果顯示在數(shù)碼管上。1.3設計要求根據(jù)理論課程所學的至少，設計出簡單計算機系統(tǒng)的總體方案，結合各單元實驗積累和課堂上所學知識，選擇適當芯片，設計簡單的計算機系統(tǒng)，具體要求如下:（1）能夠熟練掌握計算機中運算器和寄存器之間數(shù)據(jù)通路的工作原理；（2）掌握硬件描述語言VHDL及原理圖設計方法；（3）熟練掌握QuartusII軟件平臺；各小組按模塊分工，每人獨立完成自己負責的模塊;合作完成最終的硬件下載及調(diào)試；獨立撰寫符合要求的課程設計報告。2實驗原理與環(huán)境2.1實驗原理計算機的一個最主要的功能就是處理各種算術和邏輯運算，這個功能要由CPU中的運算去來實現(xiàn)，運算器也稱作算術邏輯部件ALU。算術邏輯運算部件ALU主要完成二進制代碼的定點算術和邏輯運算，有時也叫多功能函數(shù)發(fā)生器。總線是計算機中連接各個功能部件的紐帶，是計算機各部件之間進行信息傳輸?shù)墓餐??？偩€不只是一組簡單的信號傳輸線，它還是一組協(xié)議。分時與共享是總線的兩大特征。所謂共享，在總線上可以掛接多個部件，它們都可以使用這一信息通路來和其它部件傳送信息。所謂分時，同一總線在同一時刻，只能有一個部件占領總線發(fā)送信息，其它部件要發(fā)送信息得在該部件發(fā)送完釋放總線后才能申請使用。總線結構是決定計算機性能、可擴展和標準化程度的重要因素。2.2實驗環(huán)境計算機組成原理教學試驗儀，PC機，TD-CMA試驗系統(tǒng)。3總體方案設計3.1需求分析運算器可以實現(xiàn)兩個8位二進制的加法、減法、傳送運算三種運算，同時接收來自兩個選擇器的數(shù)據(jù)，ALU對操作數(shù)進行何種運算由控制信號+、一和M決定，但任何時候ALU只能選擇其中一種運算。由于存儲器和輸入輸出設備最終是要掛在總線上，所以需要總線提供數(shù)據(jù)信號、地址信號以及控制信號。首先，設計三個8位的寄存器和DR，通過控制信號來判斷輸入；然后，用三選一的選擇器分別從R1、R2、R3和DR中選擇一個信號輸入到X、Y；最后，將X和Y的值傳送到ALU中，分別用一個信號控制，來進行+、-或者M運算，再將結果輸出。3.2硬件設計3.2.1總體設計利用QUARTUS軟件設計一個8位簡單運算器數(shù)據(jù)通路，包括R1、R2、R3三個通用寄存器和DR。數(shù)據(jù)有IN輸入，經(jīng)過運算后結果寫入某寄存器中。同時將結果顯示在數(shù)碼管上?？傮w結構圖如圖表3.1所示：

圖表3.1簡單運算器通路總體框架圖3.2.2寄存器設計了三個寄存器R1、R2和R3，用來存放IN輸入的數(shù)據(jù)，由輸入端1,2和3分別進行控制數(shù)據(jù)的存放。3.2.3控制器需要兩個三選一控制器，其中一個控制器由微操作4、6和8分別控制R1、R2和DR的輸出，另一個控制器由微操作5、7和9分別控制R1、R2和R3的輸出，三選一控制器相應的控制操作如表格3.1所示。表格3.1三選一控制器相應的控制操作部件信號序號控制輸出說明三選一選擇器（左）4R1信號4、6、8互斥，每次只輸入一個信號6R28DR

三選一選擇器（右）5R1信號5、7、9互斥，每次只輸入一個信號7R29R33.2.4ALU邏輯處理單元ALU的操作（加、減和傳送）在同一個CPU周期內(nèi)只能單獨地選擇一種進行預算，控制信號"+”控制“X+Y”的輸出，控制信號“-”控制“X-Y”的輸出，控制信號“M”控制“X”的輸出，ALU相應的控制操作如表格3.2所示。表格3.2ALU相應的控制操作部件運算控制信號控制輸出說明ALU（運算器）Add+Z=X+Y每次只能單獨進行一種運算Subtraction-Z=X-YMoveMZ=X4詳細設計與實現(xiàn)4.1選用芯片4.1.1EMP240T100C5系統(tǒng)采用的芯片是MAXII：EMP240T100C5這款芯片，它是一款可編程芯片，其總體的原理圖參見圖表4.1。圖表4.1基本原理圖廚menujlhglunuriLUAL^BGSiry-CkA_Canv-CUKiIABCtekwlSclwlD>□JIng(kJlSLtAhdkuhA□ddnsutiCnrrpnJCnirpnC-rauli^fkin誦廚menujlhglunuriLUAL^BGSiry-CkA_Canv-CUKiIABCtekwlSclwlD>□JIng(kJlSLtAhdkuhA□ddnsutiCnrrpnJCnirpnC-rauli^fkin誦LELAB-wdoS^nchrwMJBLojjnLAH-widc卸flEnig見0UB>ddal例2S^hranoueLeadandQuarLogk:CairvChanLookUp誕LnunAsyTKhroroufiCtar-Prwul1'LoadL可亡labdrl*jg也——i^bpi^Draa■Chip-Wde■FluSflDEV?CLHn|L4ACLflUHmnoaiumn.zindarudLnklaultifi]fMibD*Ri^TTamrruH!fltewAcpmcolumn,andDirKlLnk4.2硬件實現(xiàn)4.2.1硬件原理圖本次我們采用的是方案是微程序控制，實現(xiàn)一個8位簡單運算器數(shù)據(jù)通路的設計，硬件原理圖如圖表4.2所示。圖表4.2硬件原理圖x[7..0]y[7..0]substrancePIN_2…PIN-3cin1[7..0]cin2[7..0]cin3[7..0]cin1[7..0]cin2[7..0]cin3[7..0]PIN_34PIN_35PIN_36PIN_37PIN_38PIN_39PIN_40PIN41PIN_16PIN_17PIN_18PIN_19PIN_20PIN_21PIN_264.2.2運算通路實現(xiàn)（1）使用的VHDL語言如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYalulISPORT(add:INSTD_lOGIC;x:INSTD_LOGIC_VECTOR(7DOWNTO0);y:INSTD_LOGIC_VECTOR(7DOWNTO0);substrance:INSTD_LOGIC;m:INSTD_LOGIC;cout:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDENTITYalu1;ARCHITECTUREaluStructOFalu1ISBEGINPROCESS(add,substrance,m,x,y)BEGINIFM='1'THENcout<=x;ELSEIFadd=TTHENcout<=x+y;ELSEIFsubstrance='1'THENcout<=x-y;ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDaluStruct;(2)通過VHDL語言設計的ALU如圖表4.3所示。圖表4.3ALU4.2.3寄存器實現(xiàn)(1)使用的VHDL語言如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYsolutionISPORT(d:INSTD_lOGIC_VECTOR(7DOWNTO0);lda:INSTD_LOGIC;q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDENTITYsolution;ARCHITECTUREbhvOFsolutionISBEGINPROCESS(d,lda)BEGINIFlda=TTHENq<=d;ENDIF;ENDPROCESS;ENDbhv;通過VHDL語言設計的寄存器如圖表4.4所示。圖表4.4寄存器4.2.4選擇通路實現(xiàn)(1)三選一控制器具體的VHDL語言如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYselectOneISPORT(in1:INSTD_lOGIC;in2:INSTD_LOGIC;in3:INSTD_LOGIC;cout:OUTSTD_LOGIC_VECTOR(7DOWNTO0);cin1:INSTD_LOGIC_VECTOR(7DOWNTO0);cin2:INSTD_LOGIC_VECTOR(7DOWNTO0);cin3:INSTD_LOGIC_VECTOR(7DOWNTO0));ENDENTITYselectOne;ARCHITECTUREchooseOFselectOneISBEGINPROCESS(in1,in2,in3,cin1,cin2,cin3)BEGINIFin1='1'THENcout<=cin1;ELSEIFin2='1'THENcout<=cin2;ELSEIFin3='1'THENcout<=cin3;ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDchoose;(2)通過VHDL語言設計的三選一控制器如圖表4.5所示。圖表4.5三選一控制器selestOne—inico^t[7..0]—in2—j相Diri1f7..a]—Dir^2[7..a]一Dir^3[7..O]irtstS5實驗過程與調(diào)試測試數(shù)據(jù)用的是十六進制的22和16,對應的十進制數(shù)據(jù)是34和22。分別進行了加、減、M運算，加運算的仿真圖見圖表5.1,減運算的仿真圖見圖表5.2,M運算這里取的是第一個操作數(shù)，仿真圖見圖表5.3。圖表5.1加法仿真圖jps81.92UE163.84ue245.T6ue327.68ue409.6ue491.52ue573.44um655.36ue7iiiiiiiic00f22)c00f22)3pj16c00iiiiiiiiiiiIIiifc-33]ps81.92us163.84us245.76us32T.68us409.6us491."，573.44us655.36u=73T.28us819.2usN：djne15.825Jns1^-0add:音1國drc00秀wHdrl跋|。0廠X00<16*00?19ini111^20in21^-211^22in4—1—i—|—|—j—j—j—j—j—j—j—j—j—j—j—j—j—j—j—j—j—1^23in51^24in61^25Ida1^26lda811^-27lda91^23Idall1^29m1^-30substr:arice@>31□■1IXXOC

N：=uTie1^20W211^24W25W271^28■■291^30^■0add0dr13-irlin2in3in-4in5in6ld：aIdaSlda9ldallsubstr：ance圖表5.3M運算仿真圖5.2主要故障與調(diào)試5.2.1故障1N：=uTie1^20W211^24W25W271^28■■291^30^■0add0dr13-irlin2in3in-4in5in6ld：aIdaSlda9ldallsubstr：ance圖表5.3M運算仿真圖故障：ALU邏輯控件的編寫時后，VHDL報錯。解決方案：用加法減法等運算時，需要在VHDL代碼的文件頭加上USEIEEE.STD_LOGIC_UNSIGNED.ALL;語句。5.2.2故障2故障：設計完成后，無法連接到計算機。解決方案：安裝相應的驅(qū)動。5.3實驗流程圖（1）2012年12月29日，課題講解，布置任務；（2）2012年12月30日到2013年1月4日，查閱資料，分析、討論與設計;（3）2013年1月5日到8日，進行各子模塊的設計，并進行調(diào)試；（4）2013年1月9日到10日完成各模塊聯(lián)調(diào)，進行測試；（5）2013年1月11日，成果驗收，進行答辯。6設計總結與心得6.1課設總結基于對象的存儲是為了克服當前基于塊的存儲存在的諸多難題，在存儲接口和結構層次的重要發(fā)展?？梢愿鶕?jù)應用負載選擇優(yōu)化的存儲策略。作了如下幾點工作:運算器是計算機中對數(shù)據(jù)進行運算操作的重要部件，它的核心是算數(shù)邏輯單元ALU，可以通過選用ALU不同的控制信號，運算器可以完成不同的運算功能。編寫VHDL語言設計出寄存器、三選一控制器、ALU邏輯處理單元，快速而又方便。最終的結果通過仿真進行加、減和傳送的實現(xiàn)。6.2課設心得初次接觸計算機組成原理課程設計時，加上電子技術學的不怎么樣，感覺還是有點難的，但是隨著老師耐心地講解，課程設計實驗慢慢地向前進展，發(fā)現(xiàn)實驗本身其實并不是我們想象的那么困難，只是自己沒有了解各部件實現(xiàn)的功能。通過這次實驗，自己更清楚的明白了如何用VHDL語言快速而又方便地設計出寄存器、三選一控制器