《計(jì)算機(jī)組成原理（第3版）》第二章 計(jì)算機(jī)中的基本數(shù)字電路

計(jì)算機(jī)中的基本數(shù)字電路本章介紹計(jì)算機(jī)中的基本數(shù)字電路，如譯碼器、編碼器、多路器、移位器、寄存器、鎖存器、移位寄存器、計(jì)數(shù)器、加法器，等等。2邏輯電路設(shè)計(jì)基礎(chǔ)2.1組合電路2.2組合電路應(yīng)用實(shí)例2.3時(shí)序電路2.4時(shí)序電路設(shè)計(jì)2.1組合電路2.1.1邏輯門(mén)2.1.2布爾代數(shù)2.1.3卡諾圖化簡(jiǎn)2.1.4QuineMcCluskey化簡(jiǎn)方法2.1.1邏輯門(mén)ANDORNOTNANDNORXORNXOR2.1.2布爾代數(shù)F=f(x1,x2,…,xn)xi:{0,1}i=1,2,…,nF:{0,1}2.1.3卡諾圖化簡(jiǎn)2.1.4QuineMcCluskey化簡(jiǎn)方法2.2組合電路應(yīng)用實(shí)例2.2.1一位加法器設(shè)計(jì)2.2.2譯碼器設(shè)計(jì)2.2.3編碼器設(shè)計(jì)2.2.4多路選擇器設(shè)計(jì)2.2.5移位器設(shè)計(jì)2.2.1一位加法器設(shè)計(jì)1.半加器設(shè)計(jì)xy+cs半加器真值表輸入輸出xy00011011cs00010110邏輯表達(dá)式：s=xy+xy=xyc=xy邏輯圖：scxy2.全加器設(shè)計(jì)全加器真值表輸入輸出abcici+1s0000000101010010111010001101101101011111邏輯表達(dá)式：s=a?b?ci

+a?b?ci

+a?b?ci

+a? b?ci+1=a?b+a?ci+b?ciabci+ci+1s=abci邏輯圖：sabcici+12.2.2譯碼器設(shè)計(jì)譯碼器的功能：輸入是n個(gè)，輸出是2n個(gè),以3:8譯碼器為例。譯碼器D0D1D2F0F1F2F3F4F5F6F7真值表：輸入輸出

D2D1D0F7F6F5F4F3F2F1F0

00000000001001000000100100000010001100001000100000100001010010000011001000000111100000002.2.2譯碼器設(shè)計(jì)邏輯表達(dá)式：F0=D2D1D0

F1=D2D1D0

F2=D2D1D0

F3=D2D1D0

F4=D2D1D0

F5=D2D1D0

F6=D2D1D0

F7=D2D1D0

2.2.2譯碼器設(shè)計(jì)2.2.2譯碼器設(shè)計(jì)2.2.3編碼器的設(shè)計(jì)編碼器的功能：一個(gè)編碼器一般有2n個(gè)輸入和n個(gè)輸出。以8：3編碼器為例編碼器F0F1F2D0D1D2D3D4D5D6D7真值表：輸入輸出D7D6D5D4D3D2D1D0F2F1F0

0000000100000000010001000001000100000100001100010000100001000001010100000011010000000111F0=D1+D3+D5+D7F1=D2+D3+D6+D7F2=D4+D5+D6+D7邏輯表達(dá)式：具有優(yōu)先級(jí)功能的編碼器的真值表輸入輸出D7D6D5D4D3D2D1D0YF2F1F0

1xxxxxxx111101xxxxxx1110001xxxxx11010001xxxx110000001xxx1011000001xx10100000001x1001000000011000000000000000邏輯表達(dá)式：F2=D7+D7D6+D7D6D5+D7D6D5D4=D7+D6+D5+D4F1=D7+D7D6+D7D6D5D4D3+D7D6D5D4D3D2

=D7+D6+D5D4D3+D5D4D2F0=D7+D7D6D5+D7D6D5D4D3+D7D6D5D4D3D2D1

=D7+D6D5+D6D4D3+D6D4D2D1Y=D7+D6+

D5+

D4+

D3+

D2+

D1+

D0

2.2.4多路器的設(shè)計(jì)多路器的功能：從2n個(gè)輸入數(shù)據(jù)中選擇一個(gè)并把它送到輸出端。到底選擇哪一個(gè)輸入數(shù)據(jù)由n位選擇信號(hào)決定。4--1多路選擇器FA0A1A2A3S0S14--1多路選擇器的真值表S0S1F00A001A1

10A2

1

1A3輸出選擇輸入邏輯表達(dá)式：F=S1S0A3+S1S0A2+S1S0A1+S1S0A0S0S1A0A1A2A3FF=S1S0A3+S1S0A2+S1S0A1+S1S0A02.2.5移位器設(shè)計(jì)設(shè)計(jì)組合電路的步驟如下:對(duì)問(wèn)題進(jìn)行描述定義輸入輸出變量名寫(xiě)出真值表根據(jù)真值表寫(xiě)出輸出表達(dá)式，并化簡(jiǎn)。畫(huà)邏輯圖買(mǎi)器件畫(huà)線路板焊接2.3時(shí)序電路2.3.1Ｄ鎖存器2.3.2Ｄ觸發(fā)器2.3.3Ｊ－ｋ觸發(fā)器2.3.4寄存器2.3.5移位寄存器2.3.1Ｄ鎖存器2.3.2Ｄ觸發(fā)器DCQDCQDCQDCQD3Q3Q2Q1Q0D2D1D0CLOCKCLEAR2.3.4寄存器2.3.5