《數(shù)字集成電路設(shè)計(jì)》實(shí)驗(yàn)教學(xué)大綱

數(shù)字集成電路設(shè)計(jì)

實(shí)驗(yàn)教學(xué)大綱目錄TOC\o"1-5"\h\z《數(shù)字集成電路設(shè)計(jì)》1\o"CurrentDocument"一、課程簡(jiǎn)介2\o"CurrentDocument"二、課程實(shí)驗(yàn)教學(xué)的目的、任務(wù)與要求2\o"CurrentDocument"三、實(shí)驗(yàn)方式與基本要求2四、實(shí)驗(yàn)項(xiàng)目設(shè)置2\o"CurrentDocument"五、教材（講義、指導(dǎo)書）參考書：3\o"CurrentDocument"六、實(shí)驗(yàn)報(bào)告要求3\o"CurrentDocument"七、考試（考核）方式3附件：4\o"CurrentDocument"《數(shù)字集成電路設(shè)計(jì)》課程實(shí)驗(yàn)項(xiàng)目14\o"CurrentDocument"《數(shù)字集成電路設(shè)計(jì)》課程實(shí)驗(yàn)項(xiàng)目26課程編號(hào):055512課程名稱：數(shù)字集成電路設(shè)計(jì)英文名稱：DigitalIntegratedCircuitDesign課程編號(hào):055512應(yīng)開實(shí)驗(yàn)學(xué)期：第6學(xué)期學(xué)時(shí)學(xué)分：課程總學(xué)時(shí)一-56實(shí)驗(yàn)學(xué)時(shí)一-8課程總學(xué)分一-3.5實(shí)驗(yàn)學(xué)分一-實(shí)驗(yàn)者類別：本科生適用專業(yè)：電子信息工程；電子科學(xué)與技術(shù)先修課程：數(shù)字電子技術(shù)；模擬電子技術(shù)；集成電路設(shè)計(jì)一、課程簡(jiǎn)介本課程是電子信息類學(xué)科的一門專業(yè)課，主要講授基于模塊和層次化的RTL設(shè)計(jì)方法學(xué)、Verilog和VHDL的建模和邏輯設(shè)計(jì)、低功耗數(shù)字電路設(shè)計(jì)、邏輯電路的設(shè)計(jì)與驗(yàn)證、邏輯綜合方法、可測(cè)試性設(shè)計(jì)等。通過本課程的學(xué)習(xí)，為后繼集成電路設(shè)計(jì)技術(shù)等專業(yè)課的學(xué)習(xí)以及將來在集成電路領(lǐng)域從事科研和技術(shù)工作奠定良好的理論基礎(chǔ)。二、課程實(shí)驗(yàn)教學(xué)的目的、任務(wù)與要求通過本課程的學(xué)習(xí)，使學(xué)生掌握數(shù)字集成電路和系統(tǒng)的基本單元、結(jié)構(gòu)、電學(xué)特性和測(cè)試技術(shù)，為數(shù)字集成電路的設(shè)計(jì)提供基礎(chǔ)。三、實(shí)驗(yàn)方式與基本要求掌握基本門電路的組成、分析方法、基本特性，版圖設(shè)計(jì)方法，以及集成化數(shù)字子系統(tǒng)的組成和特點(diǎn)等；掌握現(xiàn)代半導(dǎo)體存儲(chǔ)器的單元結(jié)構(gòu)、基本特性及應(yīng)用；了解超大規(guī)模數(shù)字集成電路的可測(cè)性設(shè)計(jì)方法學(xué)，以及片上系統(tǒng)（SOC）設(shè)計(jì)方法學(xué)。四、實(shí)驗(yàn)項(xiàng)目設(shè)置序號(hào)實(shí)驗(yàn)編號(hào)實(shí)驗(yàn)項(xiàng)目名稱實(shí)驗(yàn)內(nèi)容提要實(shí)驗(yàn)時(shí)數(shù)實(shí)驗(yàn)類型實(shí)驗(yàn)類別實(shí)驗(yàn)要求每組人數(shù)1反相器的設(shè)計(jì)用cadence軟件設(shè)計(jì)出CMOS反相器。4專業(yè)必修籍2開關(guān)電容電路的設(shè)計(jì)用傳輸門設(shè)計(jì)一個(gè)簡(jiǎn)單開關(guān)電容電路。并在軟件中實(shí)現(xiàn)和驗(yàn)證其功能。4型必修3多路選擇器的設(shè)計(jì)和實(shí)現(xiàn)用基本數(shù)字單元設(shè)計(jì)一個(gè)4位二選一多路選擇器，在軟件中實(shí)現(xiàn)其原理圖的輸入、電路仿真,分析并驗(yàn)證其功能4必修穌4數(shù)字鎖相環(huán)的設(shè)計(jì)用基本數(shù)字單元構(gòu)成數(shù)字鎖相環(huán)，在軟件中實(shí)現(xiàn)原理圖輸入、電路圖仿真、版圖設(shè)計(jì)及驗(yàn)證。4必修合計(jì)16注癖儂1.演利2驗(yàn)近3.綜韶.設(shè)用也談別1.擷吻專1座曲3.W4.其它；迪驟1.必修2遢笏3.蛇五、教材（講義、指導(dǎo)書）參考書：1、數(shù)字集成電路設(shè)計(jì)（影印版），K.Martin,北京：電子工業(yè)出版社，2002年六、實(shí)驗(yàn)報(bào)告要求要求有實(shí)驗(yàn)?zāi)康?、原理、?nèi)容和步驟以及實(shí)驗(yàn)結(jié)果和數(shù)據(jù)分析，不可偷工減料。七、考試（考核）方式（1）平時(shí)成績(jī)考查學(xué)生預(yù)習(xí)情況、在平時(shí)的實(shí)驗(yàn)中注意人身安全和設(shè)備的安全情況、實(shí)驗(yàn)課的出勤情況等。（2）實(shí)驗(yàn)操作在每次的實(shí)驗(yàn)中，我們認(rèn)真對(duì)每個(gè)同學(xué)的實(shí)驗(yàn)過程、儀器操作使用、實(shí)驗(yàn)技能與效果，以及實(shí)驗(yàn)記錄等四個(gè)環(huán)節(jié)進(jìn)行當(dāng)場(chǎng)評(píng)價(jià)、登記。（3）實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)報(bào)告質(zhì)量是衡量實(shí)驗(yàn)效果的依據(jù)，是反映學(xué)生分析問題、研究問題、解決問題、撰寫科技論文的能力。附件：.《數(shù)字集成電路設(shè)計(jì)》課程實(shí)驗(yàn)項(xiàng)目1一、實(shí)驗(yàn)項(xiàng)目名稱及實(shí)驗(yàn)項(xiàng)目編號(hào)項(xiàng)目名稱：反相器的設(shè)計(jì)項(xiàng)目編號(hào)：1/4二、課程名稱及課程編號(hào)課程名稱：數(shù)字集成電路設(shè)計(jì)課程編號(hào):055112三、實(shí)驗(yàn)?zāi)康耐ㄟ^本實(shí)驗(yàn)使學(xué)生掌握基于cadence的反相器的設(shè)計(jì)。四、實(shí)驗(yàn)原理CMOS反相器的基本電路結(jié)構(gòu)如圖1所示。其中3是P溝道增強(qiáng)型MOS管，丁2是N溝道增強(qiáng)型MOS管。如果「和T2的開啟電壓分別為Ks(th)p和@th)N，同時(shí)令Kd>腺(th)N+Ks(th)P，那么當(dāng)喉匕1=0時(shí)，有j|VGS1|=%D>%S(th)P[%S2=。<^GS(th)N故I導(dǎo)通，而且導(dǎo)通內(nèi)阻很低；Tz截止，內(nèi)阻很高。因此，輸出為高電平%H，且%H仁Kl)o當(dāng)V\~%=%D時(shí)，則有%S1=。<%S(ih)P<VGS2=彩D>K}S(th)N圖1CMOS反相器故T1截止而丁2導(dǎo)通，輸出為低電平治.，且可見，輸出與輸入之間為邏輯非的關(guān)系。無論看是高電平還是低電平，「和丁2總是處于一個(gè)導(dǎo)通而另一個(gè)截止的狀態(tài)，即所謂互補(bǔ)狀態(tài)，所以把這種電路結(jié)構(gòu)稱為互補(bǔ)對(duì)稱式金屬一氧化物-半導(dǎo)體電路(Complementary-SymmeteryMetal-Oxide-SemiconductorCircuit,簡(jiǎn)稱CMOS電路)。由于在靜態(tài)下無論匕是高電平還是低電平，1和丁2總有一個(gè)是截止的，而且截止內(nèi)阻又極高，流過9和丁2的靜態(tài)電流極小，因而CMOS反相器的靜態(tài)功耗極小。這是CMOS電路最突出的一大優(yōu)點(diǎn)。五、實(shí)驗(yàn)內(nèi)容利用cadence軟件設(shè)計(jì)一個(gè)基本反相器，并測(cè)試反相器的電壓傳輸曲線，分析5個(gè)關(guān)鍵電壓：輸出高電平、輸出低電平、輸入高電平、輸入低電平和閾值電壓。六、實(shí)驗(yàn)要求.實(shí)驗(yàn)報(bào)告要求有實(shí)驗(yàn)?zāi)康?、原理、?nèi)容和步驟以及實(shí)驗(yàn)結(jié)果和數(shù)據(jù)分析，不可偷工減料。.相應(yīng)地從三個(gè)方面對(duì)學(xué)生的實(shí)驗(yàn)綜合能力進(jìn)行考查：(1)平時(shí)成績(jī)(2)實(shí)驗(yàn)操作(3)實(shí)驗(yàn)報(bào)告《數(shù)字集成電路設(shè)計(jì)》課程實(shí)驗(yàn)項(xiàng)目2一、實(shí)驗(yàn)項(xiàng)目名稱及實(shí)驗(yàn)項(xiàng)目編號(hào)項(xiàng)目名稱：基本反相器的設(shè)計(jì)項(xiàng)目編號(hào)：1/4二、課程名稱及課程編號(hào)課程名稱：數(shù)字集成電路設(shè)計(jì)課程編號(hào):055112三、實(shí)驗(yàn)?zāi)康恼莆栈赾adence四、實(shí)驗(yàn)原理.單位(抽樣)序列在MATLAB中可以利用zeros。函數(shù)實(shí)現(xiàn)。x-zeros(i.N);MD=1；如果3(〃)在時(shí)間軸上延遲了k個(gè)單位，得至幻即:ezMn=ko(n-k)=<.單位階躍序列Jln>0u(n)=<[0〃<0在MATLAB中可以利用ones。函數(shù)實(shí)現(xiàn)。x=ones(l,N);.正弦序列(Fs采樣頻率，序列時(shí)間間隔T=l/Fs)x(〃)=Asin(2^/n/Fs+cp)在MATLAB中n=0:N—1x=A*sin(2*〃i*/*〃/夫s+fai).復(fù)正弦序列x(n)=在MATLAB中n=O:N-lx—exp(/*0*〃).指數(shù)序列x(h)=