第5章 中央處理機

第5章中央處理機本章主要學習CPU的功能和基本組成、微程序控制器及其設計技術、流水CPU等。本章有以下10節(jié)組成：

5.1CPU的組成和功能

5.2指令周期

5.3時序產生器和控制方式

5.4微程序控制器5.5硬布線控制器

5.6傳統(tǒng)的CPU5.7流水CPU5.8RISCCPU5.9多媒體CPU5.1CPU的組成和功能---5.1.1CPU器的功能

程序是一個指令序列，一旦把程序裝入內存儲器，就可以由計算機來自動完成取出指令和執(zhí)行指令的任務。專門用來完成此項工作的計算機部件稱為中央處理器，通常簡稱CPU。CPU具有如下四方面的基本功能：指令控制:程序的順序控制稱為指令控制。操作控制:一條指令的功能往往是由若干個操作信號的組合來實現(xiàn)的，CPU管理并產生對應于每條指令的操作信號，把各種操作信號送往相應的部件，從而控制這些部件按指令的要求進行動作。時間控制:對各種操作實施時間上的定時稱為時間控制。數(shù)據(jù)加工:數(shù)據(jù)加工就是對數(shù)據(jù)進行算術運算和邏輯運算處理。5.1CPU的組成和功能---5.1.2CPU的基本組成

CPU的基本部分由運算器、cache和控制器三大部分組成。115.1CPU的組成和功能---5.1.2CPU的基本組成

若將cache納入存儲系統(tǒng)，CPU的模型如下（第3版）5.1CPU的組成和功能---5.1.3CPU中的主要寄存器

1.數(shù)據(jù)緩沖寄存器（DR）2.指令寄存器（IR）3.程序計數(shù)器（PC）4.地址寄存器（AR）5.通用寄存器（AC）6.狀態(tài)條件寄存器（PSW）5.1CPU的組成和功能---5.1.4操作控制器與時序產生器信息在CPU內部各節(jié)點之間的傳送通路稱為數(shù)據(jù)通路。信息從什么地方開始，中間經過哪個寄存器或多路開關，最后傳送到哪個寄存器，都由稱為操作控制器的部件要加以控制。建立數(shù)據(jù)通路的任務是由操作控制器的部件來完成的。操作控制器的功能，就是根據(jù)指令操作碼和時序信號，產生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制。根據(jù)設計方法不同，操作控制器可分為時序邏輯型、存儲邏輯型、時序邏輯與存儲邏輯結合型三種。

硬布線控制器:是采用時序邏輯技術來實現(xiàn)的；

微程序控制器:是采用存儲邏輯來實現(xiàn)的；

前兩種方式的組合5.2指令周期---5.2.1指令周期的基本概念

指令周期:CPU取出一條指令并執(zhí)行這條指令的時間總和。CPU周期:又稱機器周期，用從內存讀取一條指令字的最短時間來定義。時鐘周期:通常稱為節(jié)拍脈沖或T周期。35.2指令周期---5.2.2非訪內指令的指令周期MOV指令、ADD指令的指令周期（RR型）。5.2指令周期---5.2.3

取數(shù)指令的指令周期LAD指令、STO指令的指令周期（RS型）。5.2指令周期---5.2.5

空操作指令和轉移指令的指令周期

JMP指令的指令周期由兩個CPU周期組成（如右圖所示）5.2指令周期---5.2.5

空操作指令和轉移指令的指令周期

五條典型指令的取指和執(zhí)行過程:

演示45.2指令周期---5.2.1指令周期的基本概念機器指令示例程序5.2指令周期---5.2.7

用方框圖語言表示指令周期

在進行計算機設計時，常采用方框圖語言來表示指令周期。將五條指令加以歸納，用方框圖語言表示的指令周期如下：55.2指令周期---5.2.7

用方框圖語言表示指令周期【例】教材圖5.15所示為雙總線結構機器的數(shù)據(jù)通路……

(1)“ADDR2，R0”指令完成(R0)+(R2)→R0的功能操作，畫出其指令周期流程圖，假設該指令的地址已放入PC中。并列出相應的微操作控制信號序列。 (2)“SUBR1，R3”指令完成(R3)-(R1)→R3的操作，畫出其指令期流程圖，并列出相應的微操作控制信號序列。5.2指令周期---5.2.7

用方框圖語言表示指令周期解5.3時序產生器和控制方式---5.3.1時序信號的作用和體制機器一旦被啟動，即CPU開始取指令并執(zhí)行指令時，操作控制器就利用定時脈沖的順序和不同的脈沖間隔，有條理、有節(jié)奏地指揮機器的動作，規(guī)定在這個脈沖到來時做什么，在那個脈沖到來時又做什么，給計算機各部分提供工作所需的時間標志。計算機的協(xié)調動作需要時間標志，而時間標志則是用時序信號來體現(xiàn)的。硬布線控制器中，時序信號往往采用主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖三級體制。在微程序控制器中，時序信號比較簡單，一般采用節(jié)拍電位-節(jié)拍脈沖二級體制。5.3時序產生器和控制方式---5.3.2

時序信號產生器時序信號產生器的構成85.3時序產生器和控制方式---5.3.2

時序信號產生器時序脈沖產生器AC1、C2、C3、C4:上跳沿置數(shù)，下跳沿清零5.3時序產生器和控制方式---5.3.2

時序信號產生器節(jié)拍電位和節(jié)拍脈沖時序關系圖：

12345678910CPU周期CPU周期C4C1C2C3T1T2T3T45.3時序產生器和控制方式---5.3.2

時序信號產生器啟?？刂七壿嫷?章---5.3時序產生器和控制方式---5.3.3

控制方式控制方式:控制不同操作序列時序信號的方法。常用的有同步控制、異步控制、聯(lián)合控制三種方式，其實質反映了時序信號的定時方式。1.同步控制方式 在任何情況下，已定的指令在執(zhí)行時所需的機器周期數(shù)和時鐘周期數(shù)都固定不變。根據(jù)不同情況，同步控制方式可選取如下方案：(1)采用完全統(tǒng)一的機器周期執(zhí)行各種不同的指令。(2)采用不定長機器周期短基準周期+延長量（按需）。(3)中央控制與局部控制結合(1)方式+少數(shù)指令定制時序第5章---5.3時序產生器和控制方式---5.3.3

控制方式2.異步控制方式 其特點是：每條指令、每個操作控制信號需要多少時間就占用多少時間。用這種方式形成的操作控制序列沒有固定的CPU周期數(shù)(節(jié)拍電位)或嚴格的時鐘周期(節(jié)拍脈沖)與之同步。3.聯(lián)合控制方式

聯(lián)合控制同步控制和異步控制相結合的方式。（1）大部分操作序列安排在固定的機器周期中，對某些時間難以確定的操作則以執(zhí)行部件的“回答”信號作為本次操作的結束；（2）機器周期的節(jié)拍脈沖數(shù)固定，但是各條指令周期的機器周期數(shù)不固定。第5章---5.4微程序控制器微程序控制器的基本思想，是采用程序設計方法，將控制信號編成“微指令”，存放在一個只讀存儲器中，當機器運行時，一條接一條地讀出這些微指令，從而產生和硬部件所需的控制信號，使相應的部件執(zhí)行規(guī)定的動作。第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理微命令：控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令。微操作：執(zhí)行部件接受微命令后所進行的操作。簡單運算器數(shù)據(jù)通路相容性微操作如1

2

3相斥性微操作如+-M第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理微指令在機器的一個CPU周期中，一組實現(xiàn)一定操作功能的微命令的組合。微程序實現(xiàn)一條機器指令功能的許多條微指令組成的序列。微指令的基本格式第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理節(jié)拍脈沖與節(jié)拍電位微指令中給出的控制信號都是節(jié)拍電位，它們持續(xù)的時間都是一個CPU周期。同一CPU周期中的微操作是有時序關系的，在上述的運算器模型中，發(fā)給運算器的有12個控制信號，其中9個是節(jié)拍電位，3個是節(jié)拍脈沖（LDR1,LDR2,LDR3）當在一個CPU周期(假定800ns，分4個T周期）中，完成加法運算(600ns內完成運算)，且將結果打入R1-R3時，則微命令LDR1、LDR2、及LDR3應在T4時該發(fā)出。CPU周期200ns600ns800ns節(jié)拍電位節(jié)拍脈沖LDR1LDR2LDR3LDR1'

LDR2'

LDR3'T4第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理微程序控制器原理框圖第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理00000000000011111100000010100100100000000010010100010011000000001000001000100100100000000000第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理在串行方式的微程序控制器中:

微指令周期=讀出微指令的時間+執(zhí)行該條微指令的時間下圖示出了某小型機中CPU周期與微指令周期的時間關系：第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理一條機器指令對應一個微程序，這個微程序是由若干條微指令序列組成的。從指令與微指令，程序與微程序，地址與微地址的一一對應關系來看，前者與內存儲器有關，后者與控制存儲器有關。5.4微程序控制器---5.4.2微程序設計技術微程序設計的關鍵是如何確定微指令的結構。設計微指令結構應當追求的目標是：有利于縮短微指令的字長；有利于減小控制存儲器的容量；有利于提高微程序的執(zhí)行速度；有利于對微指令的修改；有利于提高微程序設計的靈活性。5.4微程序控制器---5.4.2微程序設計技術---1.微指令編碼

微命令編碼是對微指令中的操作控制字段采用的表示方法。直接表示法：操作控制字段中的每一位代表一個微命令。編碼表示法：將一組相斥性的微命令信號組成一個小組(即一個字段)，然后通過小組(字段）譯碼器對每一個微命令信號進行譯碼，譯碼輸出作為操作控制信號?；旌媳硎痉ǎ哼@種方法是把直接表示法與字段編碼法混合使用，以便能綜合考慮指令字長、靈活性、執(zhí)行微程序速度等方面的要求。5.4微程序控制器---5.4.2微程序設計技術---2.微地址的形成方法微指令執(zhí)行的順序控制問題，實際上是如何確定下一條微指令的地址問題。通常，產生后繼微地址有兩種方法：計數(shù)器方式用程序器計數(shù)來產生機器指令地址的方法相類似。多路轉移方式一條微指令具有多個轉移分支的能力稱為多路轉移。在多路轉移方式中，當微程序不產生分支時，后繼微地直接由微指令的順序控制字段給出；當微程序出現(xiàn)分支時，有若干“后選”微地址可供選擇：即按順序控制字段的“判別測試”標志和“狀態(tài)條件”信息來選擇其中一個微地址?！盃顟B(tài)條件”有n位標志，可實現(xiàn)微程序2n路轉移，涉及微地址寄存器的n位。5.4微程序控制器---5.4.2微程序設計技術---2.微地址的形成方法

【例】微地址寄存器有6位(μA5-μA0)，當需修改其內容時，可通過某一位觸發(fā)器的強置端S將其置“1”?，F(xiàn)有三種情況：執(zhí)行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)進行16路分支；執(zhí)行條件轉移指令微程序時，按進位標志C的狀態(tài)進行2路分支；執(zhí)行控制臺指令微程序時，按IR4，IR5的狀態(tài)進行4路分支。 請按多路轉移方法設計微地址轉移邏輯。5.4微程序控制器---5.4.2微程序設計技術---2.微地址的形成方法【解】按所給設計條件，微程序有三種判別測試，分別為P1，P2，P3。由于修改μA5-μA0內容具有很大靈活性，現(xiàn)分配如下： (1)用P1和IR3-IR0修改μA3-μA0； (2)用P2和C修改μA0； (3)用P3和IR5，IR4修改μA5，μA4。 另外還要考慮時間因素T4(假設CPU周期最后一個節(jié)拍脈沖)，故轉移邏輯表達式如下： μA5=P3·IR5·T4

μA4=P3·IR4·T4

μA3=P1·IR3·T4

μA2=P1·IR2·T4

μA1=P1·IR1·T4

μA0=P1·IR0·T4+P2·C·T4 由于從觸發(fā)器強置端修改，故前5個表達式可用“與非”門實現(xiàn)，最后一個用“與或非”門實現(xiàn)。5.4微程序控制器---5.4.2微程序設計技術---2.微地址的形成方法產生微地址的邏輯圖（圖中僅畫出低3位）：第5章中央處理器---5.4微程序控制器原理圖5.4微程序控制器---5.4.2微程序設計技術---3.微指令格式微指令格式大體分成兩類：水平型微指令和垂直型微指令。水平型微指令一次能定義并執(zhí)行多個并行操作微命令的微指令，叫做水平型微指令。水平微指令的一般格式水平微指令可分為三種全水平型（直接表示，不譯碼）字段譯碼型直接表示和譯碼混合型（實驗中采用的格式）控制字段判別測試字段直接地址字段5.4微程序控制器---5.4.2微程序設計技術---3.微指令格式垂直型微指令垂直型微指令的結構類似于機器指令結構。微指令中設置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能。垂直型微指令示例000原寄存器編址目標寄存器編址其他①寄存器-寄存器傳送型微指令15131287320000原寄存器編址目標寄存器編址ALU①運算控制型微指令151312873205.4微程序控制器---5.4.2微程序設計技術---3.微指令格式水平型微指令與垂直型微指令比較水平型微指令并行操作能力強，效率高，靈活性強，垂直型微指令則較差。水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點。垂直型微指令則相反。水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說，比較容易掌握。5.4微程序控制器---5.4.2微程序設計技術---4.動態(tài)微程序設計微程序設計技術有靜態(tài)微程序設計和動態(tài)微程序設計之分。靜態(tài)微程序設計對應于一臺計算機的機器指令只有一組微程序，而且這一組微程序設計好之后，一般無須改變而且也不好改變，這種微程序設計技術稱為靜態(tài)微程序設計。動態(tài)微程序設計當采用E2PROM作為控制存儲器時，還可以通過改變微指令和微程序來改變機器的指令系統(tǒng)，這種微程序設計技術稱為動態(tài)微程序設計?；灸Ｐ蜋C設計---控制器原理圖

5.1CPU的組成和功能---5.1.2CPU的基本組成

CPU的基本部分由運算器、cache和控制器三大部分組成。11基本模型機設計---數(shù)據(jù)通路框圖

指令周期：取一條指令并執(zhí)行這條指令的時間CPU周期：用內存中讀取一個字的最短時間表示取指令：花費一個CPU周期執(zhí)行指令：花費若干個CPU周期第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理微指令在機器的一個CPU周期中，一組實現(xiàn)一定操作功能的微命令的組合。微程序實現(xiàn)一條機器指令功能的許多條微指令組成的序列。微指令的基本格式第5章中央處理器---5.4微程序控制器---5.4.1

微程序控制器原理微程序控制器原理框圖基本模型機設計---微指令格式A9A8=00 INPUT選中A9A8=01 RAM（CE）

選中A9A8=10 OUTPUT選中A9A8=11 外部設備不選中WE=1 寫WE=0讀基本模型機設計---寄出器譯碼基本模型機設計---指令系統(tǒng)基本模型機共有如下5條指令:助記符機器指令碼說明IN00000000InputR0ADDaddr00010000????????R0+[addr]R0STAaddr00100000????????R0[addr]OUTaddr00110000????????[addr]LEDJMPaddr01000000????????[addr]PC基本模型機設計---地址轉移邏輯基本模型機設計---微程序流程圖基本模型機設計---指令系統(tǒng)微程序二進制代碼表微地址S3S2S1S0MCNWEA9A8

A

BCμA5…μA000000000011000000100010000010000000111101101100000100200000000110000000100100003000000001110000000000100040000000010110000000001010500000001101000100000011006100101011001101000000001070000000011100000000011011000000000000100000000000111000000011110110110000011120000000111101101100001111300000001111011011000111014000000011110110110010110150000001010000010000000011600000000111000000000111117000000001010000000010101200000000111101101100100102100000001111011011001010022000000001010000000010111230000000110000000000000012400000000001000000001100025000001110000101000000001260000000011010001100000012700000111000010100001000030000001101000101000010001基本模型機設計---機器語言程序（實驗用）地址（二進制）內容（二進制）助記符說明0000000000000000INInputR00000000100010000ADD[0AH]R0+[0AH]R000000010000010100000001100100000STA[0BH]R0[0BH]00000100000010110000010100110000OUT[0BH][0BH]LED00000110000010110000011101000000JMP[08H][08H]PC000010000000000000001001000010100000000100001011基本模型機設計---控制臺指令通過二個手動開關的組合狀態(tài)，設置三條控制臺指令：SWBSWA控制臺指令00讀內存(KRD)01寫內存(KWE)11啟動程序（RP）5.5硬布線控制器---1.基本思想硬布線控制器是早期設計計算機的一種方法。這種方法是把控制部件看作為產生專門固定時序控制信號的邏輯電路，而此邏輯電路以使用最少元件和取得最高操作速度為設計目標。一旦控制部件構成后，除非重新設計和物理上對它重新布線，否則要想增加新的控制功能是不可能的。這種邏輯電路是一種由門電路和觸發(fā)器構成的復雜樹形網絡，故稱之為硬布線控制器。5.5硬布線控制器---

1.基本思想硬聯(lián)線控制器的結構如圖：硬布線控制器的基本原理：C=f(Im,Mi,Tk,Bj)

5.5硬布線控制器---

2.指令執(zhí)行流程5.5硬布線控制器---

2.指令執(zhí)行流程硬布線的指令周期流程圖5.5硬布線控制器---

3.微操作控制信號的產生硬布線控制器的設計方法及過程：先畫出硬連線控制器的指令周期流程圖列表整理所有機器指令涉及到的微操作控制信號制作微操作時間表利用布爾代數(shù)寫出綜合邏輯表達式用門電路、可編程器件等實現(xiàn)【例】 跟據(jù)上述指令周期流程圖，寫出以下操作控制信號RD(I)、RD(D)、WE(D)、LDPC、LDAR、LDDR、PC+1、LDR2的邏輯表達式，每個操作信號的含義是： RD(I)---指存讀命令，RD(D)---數(shù)存讀命令，WE(D)---數(shù)存寫命令，

LDPC---打入程序計數(shù)器，LDIR---打入指令計數(shù)器，

LDAR---打入數(shù)存地址寄存器，LDDR---打入數(shù)據(jù)緩沖寄存器，

PC+1---程序計數(shù)器加1，LDR2---打入寄存器R2【解】

按上述步驟逐步求解，過程如下：5.5硬布線控制器---

3.微操作控制信號的產生指令系統(tǒng)中所有機器指令涉及到的微操作控制信號

\微操作指令\RD(I)RD(D)WE(D)LDPCLDIRLDARLDDRPC+1LDR2MOV√LAD√√√ADD√√STO√√JMP√取指（M1）√√√5.5硬布線控制器---

3.微操作控制信號的產生微操作時間表節(jié)拍電位節(jié)拍脈沖RD(I)RD(D)WE(D)LDPCLDIRLDARLDDRPC+1LDR2M1T1MOVLADADDSTOJMPMOVLADADDSTOJMPT2T3T4全部M2T1T2T3MOVADDT4JMPLADSTOADDM3T1LADT2T3STOLADT45.5硬布線控制器---

3.微操作控制信號的產生根據(jù)微操作時間表列出微操作控制信號的邏輯表達式RD(I)=M1RD(D)=M3·LADWE(D)=M3·T3·STO(教材錯為LAD)LDPC=M1·T4

+M2·T4·JMP(多余，取指不涉及LDPC)LDIR=M1·T4LDAR=M2·T4·(LAD+STO)LDDR=M2·T3·(MOV+ADD)+M3·T3·LADPC+1=M1LDDR2=M2·T4·ADD5.6傳統(tǒng)的CPU---

1.Intel8088CPU5.6傳統(tǒng)的CPU---

2.IBM370系列CPU5.7流水CPU---5.7.1并行處理技術

計算機的并行處理技術主要有以下三種形式：時間并行空間并行時間并行+空間并行5.7流水CPU---5.7.2流水CPU的結構1.流水計算機的系統(tǒng)組成其中CPU按流水線方式組織，通常由三部分組成：指令部件、指令隊列、執(zhí)行部件。這三個功能部件可以組成一個3級流水線。為了使存儲器的存取時間能與流水線的其他各過程段的速度相匹配，一般都采用多體交叉存器。執(zhí)行段的速度匹配問題：通常采用并行的運算部件以及部件流水線的工作方式來解決。5.7流水CPU---5.7.2流水CPU的結構2.流水CPU的時空圖5.7流水CPU---5.7.2流水CPU的結構3.流水線分類指令流水線指指令步驟的并行。將指令流的處理過程劃分為取指令、譯碼、執(zhí)行、寫回等幾個并行處理的過程段。目前，幾乎所有的高性能計算機都采用了指令流水線。算術流水線指運算操作步驟的并行。如流水加法器、流水乘法器、流水除法等?，F(xiàn)代計算機廣泛采用了流水運算器。處理機流水線又稱為宏流水線，是指程序步驟的并行。由一串級聯(lián)的處理機構成流水線的各個過程段，每臺處理機負責某一特定的任務。數(shù)據(jù)流從第一臺處理機輸入，經處理后被送入與第二臺處理機相聯(lián)的緩沖存儲器中。第二臺處理機從該存儲器中取出數(shù)據(jù)進行處理，然后傳送給第三臺處理機，如此串聯(lián)下去。隨著高檔微處理器芯片的出現(xiàn)，構造處理機流水線將變得容易了。處理機流水線應用在多機系統(tǒng)中。5.7流水CPU---5.7.3流水線中的主要問題1.資源相關資源相關是指多條指令進入流水線后在同一機器時鐘周期內爭用同一個功能部件所發(fā)生的沖突。假定一條指令流水線由五段組成。由下表可以看出，在時鐘4時，I1與I4兩條指令發(fā)生爭用存儲器資源的相關沖突。解決資源相關沖突的辦法： 一是第I4條指令停頓一拍后再啟動；二是增設一個存儲器，將指令和數(shù)據(jù)分別放在兩個存儲器中。5.7流水CPU---5.7.3流水線中的主要問題2.數(shù)據(jù)相關在一個程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關的。在流水計算機中，指令的處理是重疊進行的，前一條指令還沒有結束，第二、三條指令就陸續(xù)地開始工作。由于多條指令的重疊處理，當后繼指令所需的操作數(shù)，剛好是前一指令的運算結果時，便發(fā)生數(shù)據(jù)相關沖突。如下表所示，ADD指令與SUB指令發(fā)生了數(shù)據(jù)相關沖突。ADD:(R2)+(R3)R1,SUB:(R1)-(R5)R4,AND:(R1)∧(R7)R65.7流水CPU---5.7.3流水線中的主要問題解決數(shù)據(jù)相關沖突的辦法： 在流水CPU的運算器中設置若干運算結果緩沖寄存器，暫時保留運算結果，以便于后繼指令直接使用，這稱為“向前”或定向傳送技術。5.7流水CPU---5.7.3流水線中的主要問題3.控制相關控制相關沖突是由轉移指令引起的。當執(zhí)行轉移指令時，依據(jù)轉移條件的產生結果，可能為順序取下條指令；也可能轉移到新的目標