第2章8086微處理器

第2章80X86微處理器與系統(tǒng)結構主要內容

2.1微處理器性能指標2.28086微處理器結構2.3處理器總線時序2.48086存儲器組織80X86本章小結本章習題1/14/2023本章重點8086CPU結構，原理8086時序8086存儲器組織本章難點8086CPU內部結構8086讀寫時序1/14/20232.1微處理器的性能指標2.1.1字長字長指微處理器在存儲、處理、交換二進制信息時，一次能操作的最大二進制數位。數據線寬度：決定微處理器與外部存儲器、輸入/輸出部件之間一次交換的二進制數據位數。如8、16、32、64位。8086采用16位數據總線。2.1性能指標1/14/20232.1.2指令數

指令是計算機完成某種操作的命令，由微處理器芯片設計人員定義。指令數確定了CPU能執(zhí)行的功能。

基本指令133條擴展指令數千條2.1性能指標1/14/20232.1.3運算速度

運算速度是計算機完成操作的時間指標，也是衡量計算機性能的重要指標。主頻：即微處理器時鐘頻率。如Pentium42GHz同系列的微處理器，主頻越高，速度越快。但主頻相同的微處理器，速度不一定都相同，因結構有差異外頻：微處理器外部總線工作頻率。如Pentium42GHz的外頻為400MHz2.1性能指標1/14/20232.1.4訪存空間訪存空間是指微處理器能訪問的存儲器單元容量，由微處理器的地址總線寬度確定。地址線寬度：決定訪存空間。如20位地址線訪問220=1MB存儲單元,Intel8086如此。2.1性能指標1/14/20232.2.18086的內部結構2.2.28086微處理器的寄存器結構2.2.38086處理器總線引腳2.2.48086CPU的工作模式

2.2Intel8086微處理器結構（重點）1/14/20238086的內部結構－成兩部分:總線接口部件BIU:總線接口單元BIU，負責控制存儲器與I/O的讀寫。執(zhí)行部件EU:執(zhí)行單元EU從指令隊列中取出指令并執(zhí)行。特點：取指令和執(zhí)行指令分開進行，提高了速度。2.28086的內部結構2.2.18086的內部結構1/14/2023四個專用寄存器SP：堆棧指針BP：基址指針：SI:源變址寄存器DI:目的源變址寄存器

通用寄存器算術邏輯單元ALU：主要是加法器。大部分指令的執(zhí)行由加法器完成。標志寄存器：16位字利用了9位。1/14/202320位地址加法器四個段寄存器：CS、DS、SS、ESCS管理代碼段;DS管理數據段SS管理堆棧段;ES管理附加段.16位的指令指針寄存器IP：IP中的內容是下一條指令對現行代碼段基地址的偏移量，6字節(jié)的指令隊列總線接口部件BIU從內存取指令,取來的總是放在指令隊列中;執(zhí)行部件EU從指令隊列取指令,并執(zhí)行。1/14/20232.1.18086CPU結構特點1.流水線傳統(tǒng)計算機：取指令-執(zhí)行指令，串行方式8086特點：指令預取與執(zhí)行指令重疊并行進行稱為流水線機制。2.存儲器分段尋址16位寄存器，地址為20位，如何處理？分段尋址：216=64K用段寄存器，定位位置=64K3.I/O空間尋址8086采用獨立尋址方式解決I/O尋址。使用16位地址，可尋址64 K1/14/20232.1.28086CPU總線接口單元BIU段寄存器CS：16位的代碼段寄存器，管理程序段DS：16位的數據段寄存器，管理數據段。ES：16位的擴展段（附加段）寄存器，管理擴展段。SS：16位的堆棧段寄存器，管理堆棧段。2.1.28086CPU總線接口單元BIU1/14/202320位地址產生器

將由段寄存器保存的段首地址左移四位和由IP或EU部件提供的16位偏移地址EA（EffectAddress）相加，形成20位的實際地址PA（PhysicalAddress）。邏輯地址:16位段首地址和16位偏移地址物理地址:20位實際地址為物理地址。

圖2.320位物理地址的產生

2.1.28086CPU總線接口單元BIU1/14/202316位的指令指針寄存器IP：IP中的內容是下一條指令對現行代碼段基地址的偏移量，與段寄存器CS的內容相加，形成取指令的物理地址。20位地址加法器例：CS=A000H，代碼段可尋址的空間？CS左移四位：A0000HIP的內容：0000H~FFFFH物理地址：A0000H~AFFFFH2.1.28086CPU總線接口單元BIU1/14/20236字節(jié)的指令隊列指令隊列共六字節(jié)，總線接口部件BIU從內存取指令，取來的總是放在指令隊列中執(zhí)行部件EU從指令隊列取指令，并執(zhí)行課堂提問：8086的總線接口單元有那幾部分組成?2.1.28086CPU總線接口單元BIU1/14/2023PA=（段首地址×16）＋偏移地址

或PA=（段首地址

左移4位）＋

偏移地址

例1：CS=1000H，IP=501AH10000

+501A1501A1501AH單元的內容為20H20H12H1501AH2.1.28086CPU總線接口單元BIU1/14/2023例2、CS=2000H,最大尋址空間可達多少?CS左移四位：200000HIP的內容：0000~FFFFH2000020000

+0000

+FFFF200002FFFF

物理地址：20000H~2FFFFH64K2.1.28086CPU總線接口單元BIU1/14/20232.1.3執(zhí)行單元EU16位通用寄存器組AX、BX、CX、DX，每個16位寄存器可作8位寄存器。 16位8位8位 AX→AHAL BX→BHBL CX→CHCL DX→DHDL2.1.38086CPU執(zhí)行單元EU1/14/2023四個專用寄存器二個指針寄存器

SP：堆棧指針，其內容與堆棧段寄存器SS的內容相加，提供堆棧操作地址。BP：基址指針：構成段內偏移地址的一部分.二個變址寄存器:

SI:（SourceIndex）：SI含有源地址意思,產生有效地址或實際地址的偏移量。DI:（DestinationIndex）：DI含有目的意思,產生有效地址或實際地址的偏移量。算術邏輯單元ALU：主要是加法器。大部分指令的執(zhí)行由加法器完成。2.1.38086CPU執(zhí)行單元EU1/14/2023標志寄存器：16位字利用了9位。

標志分兩類：狀態(tài)標志（6位）：反映剛剛完成的操作結果情況?？刂茦酥荆?位）：在某些指令操作中起控制作用。OFDFIFTFZFAFSFPFCF15141312111098765432102.1.38086CPU執(zhí)行單元EU1/14/2023狀態(tài)標志位進位標志CF:運算結果有進位,CF=1,否則CF=0;奇偶校驗標志PF:操作結果中，1的個數為偶數，則P＝1輔助進位標志AF:零標志ZF:結果為零,ZF=1;否則CF=0;符號標志SF:與運算結果的最高位相同;溢出標志OF:控制標志位跟蹤標志TF:CPU按跟蹤方式執(zhí)行指令;中斷允許標志IF:IF=1,允許可屏蔽中斷;方向標志DF:2.1.38086CPU執(zhí)行單元EU1/14/2023例3：將兩數相加，即08H＋FCH,標志CF、PF、AF、ZF、SF、OF各為何值?CF=1,PF=0,AF=1，ZF=0,SF=0,OF=0為有符號數：8＋(－4)=4，沒有溢出，OF＝0為無符號數：8＋252=258>255，溢出，CF＝100001000（8）11111100（252）0000010012.1.38086CPU執(zhí)行單元EU1/14/2023課堂提問1：8086的執(zhí)行部件有什么功能?由那幾部分組成?8086/8088內部有哪些通用寄存器？2.1.38086CPU執(zhí)行單元EU1/14/20232.1.4總線接口單元和執(zhí)行單元的動作管理1、當8086的指令隊列有兩個空字節(jié)，BIU自動取指令到指令隊列中；2、執(zhí)行部件EU準備執(zhí)行一條指令時，它從BIU的指令隊列取指令，然后執(zhí)行；3、指令隊列已滿，BIU與EU又無總線請求時,總線接口部件進入空閑狀態(tài)。4、執(zhí)行轉移指令、調用指令、返回指令時，BIU自動清除指令隊列，然后從新地址取指令，并立即送給EU，然后再從新單元開始，從新填滿隊列機構。8086CPU的特點：BIU與EU是分開的，取指令與執(zhí)行指令可以重疊。提高執(zhí)行速度。

2.1.48086CPU1/14/2023課堂提問：8086執(zhí)行轉移指令時，指令隊列怎樣變化？8086/8088和傳統(tǒng)的計算機相比在執(zhí)行指令方面有什么不同?這樣的設計思想有什么優(yōu)點?2.18086CPU內部結構1/14/2023思考題2：存儲器的邏輯地址由哪幾部分組成？存儲器的物理地址是怎樣形成的？一個具有20位地址線的CPU，其最大物理地址為多少？

在8088/8086中，邏輯地址2000H∶0001H,1FFFH∶0011H的物理地址分別是多少？

PA=2000H×16+0001H=20001HPA=1FFFH×16+0011H=20001H問題：一個物理地址可以有多個邏輯地址與之對應嗎？2.18086CPU執(zhí)行部件EU1/14/20232.2.18086最小模式與最大模式學習外部特性,首先了解其引腳信號，關注以下幾個方面：引腳的功能信號的流向有效電平三態(tài)能力輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài)信號從芯片向外輸出，還是從外部輸入芯片，或者是雙向的1/14/20238086與8088CPU引腳2.2.18086最小模式與最大模式1/14/2023地址/數據線地址/狀態(tài)線非屏蔽中斷可屏蔽中斷請求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式讀信號總線保持請求信號總線保持響應信號寫信號存儲器/IO控制信號M/IO=1,選中存儲器M/IO=0,選中IO接口數據發(fā)送/接收信號DT/R=1,發(fā)送DT/R=0,接收數據允許信號地址允許信號中斷響應信號測試信號:執(zhí)行WAIT指令，CPU處于空轉等待;TEST有效時,結束等待狀態(tài)。準備好信號:表示內存或I/O設備準備好，可以進行數據傳輸。復位信號8086CPU引腳功能1/14/2023一、8086CPU的兩種組態(tài)最小組態(tài)（模式）MN/MX接+5V構成小規(guī)模的應用系統(tǒng),只有8086一個微處理器,所有的總線控制信號均為8086產生，系統(tǒng)中的總線控制邏輯電路，減少到最少。最大組態(tài)（模式）MN/MX接地。用于大型（中型）8086/8088系統(tǒng)中,系統(tǒng)總是包含有兩個或多個微處理器，其中一個主處理器就是8086或8088，其它的處理器稱協(xié)處理器，協(xié)助主處理器工作。需要總線控制器來變換和組合控制信號。8086CPU引腳功能1/14/2023協(xié)處理器：數值運算協(xié)處理器8087：由硬件實現高精度整數浮點段運算。

輸入輸出協(xié)處理器8089：相當兩個DMA通道的處理器。增加協(xié)處理器，不再占用8086時間，大大提高系統(tǒng)的運算速度效率。8086CPU引腳功能1/14/2023二、8086CPU的最小模式引腳：最小/最大模式控制（輸入，33腳）

接+5V，最小模式；接地，最大模式。AD15-AD0（第2-16，39腳）地址/數據線：分時復用，雙向，三態(tài)。T1狀態(tài)：AD15~AD0為地址信號；T3、TW、T4狀態(tài)：數據信號.

如何實現數據與地址的分時復用？8086CPU引腳功能1/14/2023A19/S6—A16/S3（35-38腳）地址/狀態(tài)信號，輸出，三態(tài)T1狀態(tài)：A19~A16為地址的高四位，T2、T3、TW、T4狀態(tài)，為狀態(tài)信號。狀態(tài)信號S6—S3

S6=0，8086CPU連在總線上

S5：中斷允許標志設置S5=0，允許可屏蔽中斷請求S5=1，禁止可屏蔽中斷請求

S4,S3：段寄存器使用狀態(tài)S4S300使用ES01使用SS10使用CS11使用DS若設置IF=18086CPU引腳功能:8086CPU最小組態(tài)引線1/14/2023ALE（25腳）：地址鎖存允許信號，輸出、三態(tài)、高電平有效。ALE引腳有效時，表示復用引腳：AD7~AD0和A19/S6~A16/S3正在傳送地址信息由于地址信息在這些復用引腳上出現的時間很短暫，可以利用ALE引腳將地址鎖存起來M/IO（8086CPU,28腳）：I/O或存儲器訪問，輸出、三態(tài)該引腳輸出高電平時，M/IO=1，對存儲器訪問；該引腳輸出低電平時，M/IO=0，對I/O口訪問。執(zhí)行MOVAL,[1000H]執(zhí)行INAL,20H引腳信號輸出？2.2.38086CPU引腳功能:8086CPU最小組態(tài)引線1/14/2023WR(29腳)：寫控制，輸出，三態(tài)WR=0有效，CPU正在對內存或I/O設備進行寫操作。RD（32腳）：讀控制，輸出、三態(tài)、低電平有效有效時，表示CPU正在從存儲器或I/O端口讀入數據執(zhí)行MOVAL,[1000H]執(zhí)行IN[1000H],AL引腳信號輸出？2.2.38086CPU引腳功能:8086CPU最小組態(tài)引線1/14/2023READY（22腳）：存儲器或I/O口就緒，輸入、高電平有效總線操作周期中，CPU會測試該引腳如果測到高有效，CPU直接進入下一步如果測到無效，CPU將插入等待周期等待周期中仍然要監(jiān)測READY信號，確定是否繼續(xù)插入等待周期NMI（Non-MaskableInterrupt）（17腳）不可屏蔽中斷請求，輸入、上升沿有效有效表示外界向CPU申請不可屏蔽中斷該中斷請求不能被CPU屏蔽，所以優(yōu)先級別高于INTR（可屏蔽中斷）2.2.38086CPU引腳功能:8086CPU最小組態(tài)引線1/14/2023DEN（26腳）：數據允許信號，輸出，三態(tài)，低電平有效。。有效時，表示當前數據總線上正在傳送數據，可利用他來控制對數據總線的驅動DT/R（27腳）：數據發(fā)送/接收，輸出、三態(tài)該信號表明當前總線上數據的流向DT/R=0，低電平時數據輸入CPU（接收）DT/R=1,高電平時數據自CPU輸出（發(fā)送）執(zhí)行MOVAL,[1000H]執(zhí)行IN[1000H],AL引腳信號輸出？26與27腳與哪種芯片連接，如何連接？2.2.38086CPU引腳功能:8086CPU最小組態(tài)引線1/14/2023INTA（InterruptAcknowledge）（24腳）可屏蔽中斷響應，輸出、低電平有效有效時，表示來自INTR引腳的中斷請求已被CPU響應，CPU進入中斷響應周期INTR（InterruptRequest）（18腳）可屏蔽中斷請求，輸入、高電平有效有效時，表示請求設備向CPU申請可屏蔽中斷該中斷請求是否響應受控于IF（中斷允許標志）、可以被屏蔽掉2.2.38086CPU引腳功能:8086CPU最小組態(tài)引線1/14/20238086的第34腳為BHE/S7

BHE用來區(qū)分是傳送字節(jié)、還是字BHE和A0區(qū)分數據格式：BHEA0操作數據引腳00從偶地址寫一個字AD15~AD010從偶地址讀/寫一個字節(jié)AD7~AD001從奇地址讀/寫一個字節(jié)AD15~AD8

01從奇地址讀/寫一個字AD15~AD810AD7~AD0

執(zhí)行MOVAL,[1000H]引腳A0=?,BHE=?2.2.38086CPU引腳功能:8086CPU最小組態(tài)引線1/14/2023三、8086CPU的最大模式引腳MN/MX（33引腳）引線接地時，處于最大模式。QS1、QS2（25、24引腳）：隊列狀態(tài)信號。

00無操作01取走指令隊列第一個字節(jié)10隊列空11取走指令隊列后續(xù)字節(jié)代碼

1/14/2023S2、S1、S0：輸出（28、27、26引腳）

2.2.38086CPU引腳功能:8086CPU最大模式引線S2S1S0總線周期控制信號000中斷響應INTA001讀I/O口IORC010寫I/O口IOWC011暫停無100取指令MRDC101讀存儲器MRDC110寫存儲器MWTC111無源狀態(tài)無1/14/2023思考題3：從引腿信號上看,8086和8088有什么不同?8086/8088CPU有40條引腳，請按功能對它們進行分類？

2.2.38086CPU引腳功能1/14/2023“引腳”小結CPU引腳是系統(tǒng)總線的基本信號可以分成三類信號：16位數據線：D0～D1520位地址線：A0～A19控制線：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND1/14/20232.2.48086總線特性地址/數據復用特性時間分隔技術地址鎖存技術控制總線分類特性最小模式：控制總線由8086CPU本身產生最大模式：由8086CPU的S1,S2,S3引腳經總線控制器8288組合，控制總線由8288芯片提供1/14/20232.2.58086與8088的比較

8086有16位數據線，與地址線A0-A15兼用；20位地址線,尋址空間達到1MB；8088有8位數據線，與地址線A0-A7兼用；8086與8088CPU引腳28信號相反M/IO,IO/M)8086指令隊列：6個字節(jié)；8088指令隊列：4個字節(jié)引腳34信號，功能與8086稍有不同。1/14/2023問題引入2：需要哪些芯片構成最小模式系統(tǒng)？這些芯片與CPU的主要連接關系是怎樣的？8086引腳ALE、的特性分別是什么？1/14/20232.2.68086CPU的工作模式

一、8086CPU的工作模式特點最小模式：系統(tǒng)中只有8086一個微處理器，所有的總線控制信號均為8086產生，系統(tǒng)中的總線控制邏輯電路，減少到最少。最大模式：用于大型（中型）8086/8088系統(tǒng)中。系統(tǒng)總是包含有兩個或多個微處理器，其中一個主處理器就是8086或8088，其它的處理器稱協(xié)處理器，協(xié)助主處理器工作。1/14/2023二、常見芯片簡介三態(tài)門的作用：功率放大、導通開關單向三態(tài)緩沖器2.2.68086CPU的工作模式EAB0

0/1

高阻狀態(tài)10/10/1EAB單向三態(tài)緩沖器74LS2441/14/2023雙向三態(tài)門具有雙向導通和三態(tài)的特性OE＝0，導通T＝1A→BT＝0A←BOE＝1，不導通雙向三態(tài)緩沖器2.2.68086CPU的工作模式1/14/20232.2.68086CPU的工作模式8286——

8位雙向緩沖器1/14/2023T=1，發(fā)送，A→BT=0，接收，A←BOE=0，允許接受或發(fā)送OE=1，A,B均為高阻狀態(tài)8位雙向緩沖器8286工作：1/14/20238282——

8位鎖存器2.2.68086CPU的工作模式STB:選通信號，有效時，輸出等于輸入DO=DIOE:輸出允許，有效時，輸出有效；無效時，輸出呈高阻1/14/20238086芯片組地址鎖存器8282數據收發(fā)器8286總線控制器8288現代微機的芯片組你了解嗎？1/14/2023三、8086在最小模式下的系統(tǒng)結構總線的形成：1、MN/MX接+5V； 2、一片8284,作為時鐘發(fā)生器; 3、三片8282或74LS373,作地址鎖存器; 4、二片8286/8287,作總線驅動器;系統(tǒng)結構2.2.68086CPU的工作模式1/14/2023最小模式下的系統(tǒng)是如何總線形成的？控制總線:8088CPU直接產生的。若8088CPU驅動能力不夠，可以加上74LS244進行驅動。地址總線：鎖存器8282鎖存地址數據總線：數據收發(fā)器8286控制數據收發(fā)2.2.68086CPU的工作模式1/14/20232.2.68086CPU的工作模式：8282鎖存器作地址鎖存器8282鎖存器與8086的連接1/14/2023T=1,發(fā)送;T=0,接收2.2.68086CPU的工作模式：數據收發(fā)器8286與8088的連接1/14/20231/14/20232.2.68086在最小模式下的典型配置1/14/2023圖2-78086在最小模式下的系統(tǒng)結構圖地＋5V讀寫控制讀寫控制讀寫控制

CSRAM8284時鐘發(fā)生器/RESRDYCBD15~D0DBCSROMCSI/O接口ABA0~A19

STBOE8282鎖存器8086CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286收發(fā)器D15~D01/14/2023提問1：8086/8088有兩種工作方式，它們是通過什么方法來實現？在最小方式下其控制信號怎樣產生？8086CPU的ALE信號在與地址鎖存器連接的作用？2.2.68086CPU的工作模式1/14/2023四、8086CPU的最大模式MN/MX（33引腳）引線接地時，處于最大模式。特點：需要總線控制器來變換和組合控制信號。2.2.6:8086CPU的工作模式:8086CPU的最大模式8086在最大模式下的典型配置：1、MN/MX接地；2、一片8284，作系統(tǒng)時鐘3、三片8282或74LS373，作鎖存器4、二片8286/8287，作數據收發(fā)器5、一片8288，作總線控制器6、一片82591/14/2023S2,S1,S0與控制信號S2S1S0總線周期控制信號000中斷響應INTA001讀I/O口IORC010寫I/O口IOWC011暫停無100取指令MRDC101讀存儲器MRDC110寫存儲器MWTC111無源狀態(tài)無2.2.6:8086CPU的工作模式:8086CPU的最大模式1/14/20232.2.68086CPU兩種組態(tài)：8086CPU的最大模式典型配置1/14/2023PC/XT微型機總線的形成：

選用8088CPU，工作在最大模式2.2.6:8086CPU的工作模式:8086CPU的最大模式1/14/20238086：20條地址線，直接訪問1MB的存儲空間。物理地址為：00000H—FFFFFH。2.38086的存儲器組織與I/O組織2.38086的存儲器組織與I/O組織1/14/2023

2.3.28086的存儲器組織1MB空間分為兩個512KB的存儲體：偶地址存儲體：連接D7~D0，A0=0時選通；奇地址存儲體：連接D15~D8，BHE=0時選通。8086可以傳送一個字節(jié)，也可以傳送二個字節(jié)。由BHE與A0確定奇偶存儲體的選通BHEA000D15~D0，傳送一個字01D15~D8，傳送一個字節(jié)

0D7~D0，傳送一個字節(jié)11無操作2.38086的存儲器組織與I/O組織1/14/20238086奇偶庫（存儲器）與總線的連接SELA19~A1

高8位512KB×8

D7~D0SELA19~A1

低8位

512KB×8

D7~D0A19~A1A0BHED15~D8D7~D02.38086的存儲器組織與I/O組織1/14/20232.48086CPU的時序2.4.18086CPU的時序概念2.4.2總線操作存儲器讀周期、存儲器寫周期I/O讀周期、I/O寫周期空轉周期中斷響應周期2.4.3系統(tǒng)復位與啟動1/14/20232.4.2總線周期一、基本概念：指令周期：執(zhí)行一條指令的時間。總線周期：CPU從存儲器或I/O端口讀寫一個字節(jié)（字）的時間。時鐘周期：CPU的基本時間單位。T狀態(tài)：一個基本時鐘周期又稱T狀態(tài)。2.48086CPU的時序1/14/2023基本總線周期：4個T狀態(tài)

T1狀態(tài)：A19—A0上是地址信息，出現ALE信號后，將地址鎖存到地址鎖存器（8282）。T2狀態(tài)：地址信息消失，A19-A16從地址信息變?yōu)闋顟B(tài)信息S6-S3。T3狀態(tài)：AD0~AD15上出現數據。T4狀態(tài)，CPU采樣數據，結束一個總線周期由四個時鐘周期構成,分別稱為——T1、T2、T3、T4擴展總線周期等待周期——Tw,插入T3、T4之間，數量不限,由控制線READY=L控制空閑周期——Ti,插入T4之后，數量不限,由控制線/TEST=H控制2.4.2總線周期1/14/2023讀總線周期“讀”總線周期即CPU將存貯器單元或I/O端口中的數據取出并讀入CPU內部寄存器中的總線周期。寫總線周期“寫”總線周期即CPU將內部的寄存器中的數據寫入存貯器單元或I/O端口中的總線周期。2.4.2總線周期1/14/2023T3狀態(tài)：AD0~AD15上出現數據。TW狀態(tài)：若存儲器式外設的工作速度較慢，不能滿足基本時序要求，使用一個產生READY的電路，以使在T3狀態(tài)之后，插入一個等待周期TW。T4狀態(tài)：結束一個總線周期。1/14/2023課堂提問4:總線周期的含義是什么?8086/8088的基本總線周期由幾個時鐘組成?如果一個CPU的時鐘頻率為24MHz,那么,它的一個時鐘周期為多少?一個基本總線周期為多少?如主頻為15MHz呢?2.48086CPU的時序1/14/20232.4.3總線操作時序總線操作是指CPU通過總線對外的各種操作8088的總線操作主要有：存儲器讀、存儲器寫操作I/O讀操作、I/O寫操作中斷響應操作總線請求及響應操作空閑狀態(tài)Ti復位2.48086CPU的時序1/14/2023總線傳輸方式：總線操作中實現時序同步是關鍵CPU總線周期采用同步時序各部件都以系統(tǒng)時鐘信號為基準當相互不能配合時，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲器）CPU與外設接口常采用異步時序它們通過應答聯絡信號實現同步操作2.48086CPU的時序1/14/2023例：MOVAL,[1000H];M/IO=1T1狀態(tài)：A19—A0上是地址信息，出現ALE信號后，將地址鎖存到地址鎖存器（8282）。T2狀態(tài)：地址信息消失，A19-A16從地址信息變?yōu)闋顟B(tài)信息S6-S3。數據允許信號DEN在T2狀態(tài)有效。T3狀態(tài)：AD0~AD15上出現數據。RD信號有效TW狀態(tài)：若存儲器或外設的工作速度較慢，不能滿足基本時序要求，使用一個產生READY的電路，以使在T3狀態(tài)之后，插入一個等待周期TW。T4狀態(tài)，CPU采樣數據，結束一個總線周期。一、最小模式下的存貯器讀周期2.48086CPU的時序1/14/20238086CPU的存貯器讀周期2.48086CPU的時序1/14/2023二、存儲器寫周期時序

例：MOV[1000H],AL