觸發(fā)器寄存器解析

會(huì)計(jì)學(xué)1觸發(fā)器寄存器解析第4章時(shí)序邏輯電路4.1觸發(fā)器4.1.1R-S觸發(fā)器&&RDSDQQRD—RESET直接復(fù)位端SD—SET直接置位端Q,Q輸出端1.基本的R-S觸發(fā)器組成：用2個(gè)與非門(或或非門)構(gòu)成第1頁(yè)/共43頁(yè)R-S觸發(fā)器真值表RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定&&RDSDQQ011100RD=0同時(shí)SD=1時(shí),Q=0。故RD稱為復(fù)位端,或稱為清0端第2頁(yè)/共43頁(yè)R-S觸發(fā)器真值表&&RDSDQQ011100RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定SD=0同時(shí)RD=1時(shí),Q=1。故SD稱為置位端,或稱為置1端第3頁(yè)/共43頁(yè)&&RDSDQQR-S觸發(fā)器真值表RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定指R、S從01或10變成11時(shí),輸出端狀態(tài)不變111100第4頁(yè)/共43頁(yè)&&RDSDQQR-S觸發(fā)器真值表RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定指RD、SD同時(shí)從00變成11時(shí),

輸出端狀態(tài)不定001111第5頁(yè)/共43頁(yè)R-S觸發(fā)器真值表RDSDQQ0101(復(fù)位)1010(置位)11保持原狀

00不確定指RD、SD同時(shí)從00變成11時(shí),輸出端狀態(tài)不定&&RDSDQQ00111111&&RDSDQQ001111110000即Q、Q也可能是01,也可能是10設(shè)計(jì)電路時(shí)此種情況應(yīng)避免第6頁(yè)/共43頁(yè)R-S觸發(fā)器特點(diǎn):(1)具有兩個(gè)穩(wěn)態(tài)(Q=0,Q=1或Q=1,Q=0),稱為雙穩(wěn)態(tài)觸發(fā)器.(2)可觸發(fā)使之翻轉(zhuǎn)(使RD、SD之一為0時(shí)可翻轉(zhuǎn)).(3)具有記憶功能(RD、SD都為1時(shí)，保持原來(lái)狀態(tài)).第7頁(yè)/共43頁(yè)R-S觸發(fā)器應(yīng)用舉例:單脈沖發(fā)生器&&RDSDQQ+5V+5V4.7k4.7kK第8頁(yè)/共43頁(yè)R-S觸發(fā)器應(yīng)用舉例:單脈沖發(fā)生器&&RDSDQQ+5V+5V4.7k4.7kK第9頁(yè)/共43頁(yè)R-S觸發(fā)器應(yīng)用舉例:單脈沖發(fā)生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脈沖負(fù)脈沖第10頁(yè)/共43頁(yè)2.時(shí)鐘控制電平觸發(fā)的R-S觸發(fā)器觸發(fā)器功能表&&RDSDQQ&&RSCPCP:時(shí)鐘脈沖(ClockPulse)

R、S控制端CPRSQn+1說(shuō)明

100Qn

保持1011置11100清0111不定避免0

Qn保持第11頁(yè)/共43頁(yè)時(shí)鐘控制電平觸發(fā)的R-S觸發(fā)器(續(xù))時(shí)鐘控制

—只有CP=1時(shí),輸出端狀態(tài)才能改變電平觸發(fā)—在CP=1時(shí),控制端R、S的電平(1或0)發(fā)生變化時(shí),輸出端狀態(tài)才改變CPRSQn+1說(shuō)明

100Qn

保持1011置11100清0111不定避免0Qn保持用途:D觸發(fā)器和J-K觸發(fā)器的內(nèi)部電路第12頁(yè)/共43頁(yè)4.1.2D觸發(fā)器1.時(shí)鐘控制電平觸發(fā)的D觸發(fā)器CPRSQn+1說(shuō)明

100Qn

保持1011置11100清0111不定避免0Qn保持1D&&RDSDQQ&&RSCP其他兩種情況不會(huì)出現(xiàn)第13頁(yè)/共43頁(yè)

時(shí)鐘控制電平觸發(fā)的D觸發(fā)器

功能表

CPDQn+1

1001110QnCP=1時(shí),Qn+1=DCP=0時(shí),保持原狀1DCP&&RDSDQQ&&D觸發(fā)器具有數(shù)據(jù)記憶功能第14頁(yè)/共43頁(yè)

時(shí)鐘控制電平觸發(fā)的D觸發(fā)器1DCP&&RDSDQQ&&RDSD符號(hào)RDSDDCPQQ第15頁(yè)/共43頁(yè)2.維持阻塞型D觸發(fā)器&&RDSDQQ&&&&DCP符號(hào)RDSDDCPQQ第16頁(yè)/共43頁(yè)維持阻塞型D觸發(fā)器的引腳功能符號(hào)RD

直接清0端(復(fù)位端)R=0,S=1時(shí),Q=0SD

直接置1端(置位端)R=1,S=0時(shí),Q=1

小圈表示低電平有效D數(shù)據(jù)輸入端CP時(shí)鐘脈沖Q、Q輸出端，Q的小圈

表示是反相輸出端,

即Q總是與Q相反RDSDDCPQQ第17頁(yè)/共43頁(yè)維持阻塞型D觸發(fā)器的引腳功能(續(xù))功能表CPQn+1D觸發(fā)方式:邊沿觸發(fā)(時(shí)鐘上升沿觸發(fā))功能表說(shuō)明：在CP上升沿時(shí)，Q等于D；在CP高電平、低電平和下降沿時(shí)，Q保持不變RDSDDCPQQ第18頁(yè)/共43頁(yè)時(shí)鐘下降沿觸發(fā)的維持阻塞型D觸發(fā)器RDSDDCPQQ功能表CPQn+1D功能表說(shuō)明：在CP下降沿時(shí)，Q等于D；在CP高電平、低電平和上升沿時(shí)，Q保持不變第19頁(yè)/共43頁(yè)3.集成D觸發(fā)器介紹(1)集成雙D觸發(fā)器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)第20頁(yè)/共43頁(yè)D觸發(fā)器應(yīng)用舉例:用D觸發(fā)器將一個(gè)時(shí)鐘進(jìn)行2分頻.DCPQQCPCPQQ01RD、SD不用時(shí),甩空或通過(guò)4.7k的電阻吊高電平頻率FQ

=FCP/2D觸發(fā)器功能CP時(shí)，Q=D第21頁(yè)/共43頁(yè)用2個(gè)2分頻器級(jí)聯(lián)組成一個(gè)4分頻器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/4第22頁(yè)/共43頁(yè)(2)集成4D觸發(fā)器74LS175特點(diǎn):一個(gè)集成電路中有4個(gè)D觸發(fā)器,

時(shí)鐘CP公共,清0端RD公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND第23頁(yè)/共43頁(yè)集成4D觸發(fā)器74LS175的應(yīng)用舉例—搶答電路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR5004+5V111&&1+5V4.7k風(fēng)鳴器CP1kHz主持人清0甲乙丙丁74LS175參賽人搶答按鍵1第24頁(yè)/共43頁(yè)(3)集成8D觸發(fā)器內(nèi)部有8個(gè)D觸發(fā)器

Q輸出R公共CP公共QDRQDR內(nèi)部有8個(gè)D觸發(fā)器CP1D8DRDGNDVcc1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8Q第25頁(yè)/共43頁(yè)課堂練習(xí)題目:時(shí)鐘CP及輸入信號(hào)D的波形如圖所示,試畫出各觸發(fā)器輸出端Q的波形,設(shè)各輸出端Q的初始狀態(tài)=0.DQDCPQ1Q2DQDCP第26頁(yè)/共43頁(yè)DQDCPQ1課堂練習(xí)(續(xù))CPDQ1第27頁(yè)/共43頁(yè)課堂練習(xí)(續(xù))Q2DQDCPCPDQ1第28頁(yè)/共43頁(yè)4.2寄存器4.2.1數(shù)碼寄存器(并行寄存器)DCP一個(gè)D觸發(fā)器組成1位的數(shù)碼寄存器CP上升沿,Q=DCP高電平、低電平、下降沿，Q不變由D觸發(fā)器組成，用于存放數(shù)碼RDSDDCPQQ第29頁(yè)/共43頁(yè)由4D集成電路74LS175組成4位二進(jìn)制數(shù)寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND〔吊高電平〕D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V74LS175（電源〕CP1D2D3D4D1Q2Q3Q4Q4D鎖存器數(shù)碼寄存器(續(xù))4位二進(jìn)制數(shù)第30頁(yè)/共43頁(yè)數(shù)碼寄存器(續(xù))由8D集成電路74LS273組成8位二進(jìn)制數(shù)寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V74LS2731D8D1Q8Q8D鎖存器Q4Q5Q6Q7D4D5D6D7CP8位二進(jìn)制數(shù)D7~D0第31頁(yè)/共43頁(yè)數(shù)碼寄存器用于計(jì)算機(jī)并行輸入/輸出接口外部設(shè)備(打印機(jī))8D鎖存器1D~8D1Q~8QCPD7~D0計(jì)算機(jī)CPU控制信號(hào)計(jì)算機(jī)CPU數(shù)據(jù)總線輸出接口計(jì)算機(jī)總線畫法:一條粗線代表8條線第32頁(yè)/共43頁(yè)4.2.2串行移位寄存器1.用D觸發(fā)器組成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行輸入第33頁(yè)/共43頁(yè)13.6寄存器13.6.2串行移位寄存器1.用D觸發(fā)器組成的移位寄存器經(jīng)4個(gè)CP脈沖,Di出現(xiàn)在Q4上Q1Q2Q3Q4CPDiDiDiDiCPDiDiDi0CPDiDi00CPDi000C0000由D觸發(fā)器組成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行輸入第34頁(yè)/共43頁(yè)循環(huán)移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP經(jīng)4個(gè)CP脈沖循環(huán)一周CPQ1Q2Q3Q40100010100200103000141000第35頁(yè)/共43頁(yè)既具有串行輸入又具有并行輸入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行輸入數(shù)據(jù)Di清0脈沖&&&&D1D2D3D4L并行輸入脈沖并行輸入數(shù)據(jù)00001010011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不變R=1S=1Q4不變1第36頁(yè)/共43頁(yè)4.2.3集成電路雙向移位寄存器(74LS194)并行輸入數(shù)據(jù)右移串入數(shù)據(jù)控制端輸出清0端時(shí)鐘左移串入數(shù)據(jù)Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194第37頁(yè)/共43頁(yè)Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194雙向移位寄存器74LS194的功能CRCPMBMAQ0Q1Q2Q300000100保持

101DSR

右移一位

110左移一位