計(jì)算機(jī)組原題庫

第一章概述1、計(jì)算機(jī)的發(fā)展歷程主要是根據(jù)什么劃分時(shí)代的？計(jì)算機(jī)所采用的電子器件（電子管，晶體管，集成電路，大規(guī)模集成電路）2、馮·諾依曼結(jié)構(gòu)的主要設(shè)計(jì)思想是什么？數(shù)字計(jì)算機(jī)的數(shù)制采用二進(jìn)制；計(jì)算機(jī)應(yīng)該按照程序順序執(zhí)行。3CPU包含哪些部件計(jì)算機(jī)系統(tǒng)由運(yùn)算器、存儲器、控制器、輸入設(shè)備、輸出設(shè)備五大部件組成；主機(jī)包括運(yùn)算器、存儲器和控制器；CPU401匯編語言可以通過匯編得到機(jī)器語言，機(jī)器語言可以通過反匯編得到匯編語言。5、計(jì)算機(jī)系統(tǒng)可分為哪幾個(gè)層次？說明各層次的特點(diǎn)及其相互聯(lián)系。計(jì)算機(jī)系統(tǒng)可分為微程序級、傳統(tǒng)機(jī)器級、操作系統(tǒng)級、匯編語言級、高級語言級、應(yīng)用語言級等六個(gè)層次。在微程序級，微指令由硬件直接執(zhí)行; 在傳統(tǒng)機(jī)器級，用微程序解釋機(jī)器指令在操作系統(tǒng)級，一般用機(jī)器語言程序解釋作業(yè)控制語句等;在匯編語言級，匯編語言程序經(jīng)匯編程序翻譯成機(jī)器語言程序;在高級語言級，高級語言程序經(jīng)編譯程序或解釋程序翻譯成匯編語言程序(或是某種中間語言程序，或是機(jī)器語言程序);在應(yīng)用語言級,應(yīng)用語言程序經(jīng)應(yīng)用程序包翻譯成高級語言程序。計(jì)算機(jī)各層次之間的相互聯(lián)系表現(xiàn)為，層次之間的關(guān)系緊密，上層是下層功能的擴(kuò)展，下層是上層的基礎(chǔ)，這是層次結(jié)構(gòu)的一個(gè)特點(diǎn)6存儲器字長:每個(gè)存儲單元所能存放的二進(jìn)制信息的位數(shù)；運(yùn)算器字長:運(yùn)算器進(jìn)行一次整數(shù)加法運(yùn)算所能處理的二進(jìn)制數(shù)據(jù)的位數(shù)；機(jī)器字長:計(jì)算機(jī)進(jìn)行一次整數(shù)運(yùn)算所能處理的二進(jìn)制數(shù)據(jù)的位數(shù)機(jī)器字長也就是運(yùn)算器進(jìn)行定點(diǎn)數(shù)運(yùn)算的字長,通常也就是CPU內(nèi)部數(shù)據(jù)通路的寬度機(jī)器字長與主存儲器字長通常是相同的,但也可以不同,不同情況下,一般是主存儲器字長小于機(jī)器字長7、假設(shè)某計(jì)算機(jī)的CPU主頻為80MHz，CPI為4，該計(jì)算機(jī)的MIPS數(shù)是多少？8、某計(jì)算機(jī)的主頻為6MHz，各類指令的平均執(zhí)行時(shí)間和使用頻度如下表所示，試求該機(jī)的速度指令類別存取加、減、比較、轉(zhuǎn)移乘除其他平均指令執(zhí)行時(shí)間0.6μs0.8μs10指令類別存取加、減、比較、轉(zhuǎn)移乘除其他平均指令執(zhí)行時(shí)間0.6μs0.8μs10μs1.4μs使用頻度35%45%5%15%第二章信息表示1、 完成下列不同進(jìn)制數(shù)之間的轉(zhuǎn)換。（1）（125.625）=（1111101.101）=（175.5）=（7D.A）10 2 8 16（2）（127.5）=（57.A）8 162、 寫出下列各數(shù)的原碼、反碼、補(bǔ)碼和移碼。（1）0（2）0.1010010（3）—0.1110101（4）+1011010（5）—10111103、已知X的二進(jìn)制真值，試求[X]、[－X]、[1/4X]、[2X]、[－2X]。補(bǔ) 補(bǔ) 補(bǔ) 補(bǔ) 補(bǔ)47568421111101110716115（算式）寫出下列編碼的表示范圍（即最小負(fù)數(shù)和最大正數(shù)）8浮點(diǎn)數(shù)是由階碼和尾數(shù)兩部分組成,可以用兩個(gè)定點(diǎn)數(shù)來表示。階碼的位數(shù)決定了數(shù)據(jù)的表示范圍,增加階碼的位數(shù),可擴(kuò)大數(shù)據(jù)的表示范圍；尾數(shù)的位數(shù)決定了數(shù)據(jù)的表示精度,增加尾數(shù)的位數(shù)可增加有效數(shù)字的位數(shù),即提高數(shù)據(jù)的表示精度9、為什么浮點(diǎn)數(shù)要采用規(guī)格化表示形式？如何進(jìn)行規(guī)格化操作？為了保證浮點(diǎn)數(shù)表示的唯一性,也為了充分利用尾數(shù)的二進(jìn)制位數(shù)來表示更多的有效數(shù)字,采用浮點(diǎn)數(shù)規(guī)格化表示形式,即尾數(shù)的最高有效位為非0數(shù)據(jù)對于非規(guī)格化浮點(diǎn)數(shù),需要對其進(jìn)行規(guī)格化處理,即對尾數(shù)進(jìn)行右移(左移),同時(shí)階碼進(jìn)行相應(yīng)的加上(減去)尾數(shù)移動(dòng)的位數(shù),即使成為規(guī)格化浮點(diǎn)數(shù)10、 按IEEE754標(biāo)準(zhǔn)用單精度浮點(diǎn)數(shù)格式寫出下列數(shù)值所對應(yīng)的機(jī)器數(shù)（用十六進(jìn)制表示。11C32x，yzxzint型，yshortx=127，y=-9z=x+yx、yz（用16進(jìn)制表示）？不同類型的數(shù)做運(yùn)算其結(jié)果類型為高精度，運(yùn)算前會(huì)將低精度轉(zhuǎn)為高X=127->7F Y=-9->FFF7 Z=118->7612、 假定編譯器規(guī)定int和short類型的長度分別為32位和16位，執(zhí)行下列C語言語句：unsignedshortx=65530;unsignedinty=x;得到y(tǒng)的機(jī)器數(shù)用16進(jìn)制表示形式是什么？0000FFFAH(高位補(bǔ)0湊足32位)第四章運(yùn)算方法和運(yùn)算器1、設(shè)機(jī)器數(shù)字長為8位（含1位符號位，X和Y的真值如下，用補(bǔ)碼加、減法求[X+Y]和[X－Y]補(bǔ)PSWSF、ZF、OFCF4個(gè)標(biāo)志位是什么。補(bǔ)（1）X＝0.1011011 Y＝0.1001010[X+Y]＝[X]+[Y]＝1.0100101；真值為：-0.1011011補(bǔ) 補(bǔ) 補(bǔ)SF:1 ZF:0 OF:1 CF:1[X－Y]補(bǔ)＝[X]補(bǔ)+

[-Y]補(bǔ)＝0.0010001；真值為：0.0010001SF:0 ZF:0 OF:0 CF:1X=－87，Y=53（）5、設(shè)浮點(diǎn)數(shù)字長為12位，階碼4位（其中1位為階符，尾數(shù)8位（其中1位為尾符式自定，按浮點(diǎn)加減運(yùn)算方法求解[X+Y]X－Y]浮 浮+001 （1）X＝0.110101×2，Y＝－0.100101×2+001 -010-100（2）X＝－0.101011×2 Y＝－0.110111×2-010-1006、運(yùn)算器由哪幾個(gè)主要功能部件組成？各功能部件的作用是什么？運(yùn)算器：算術(shù)邏輯運(yùn)算單元（ALU）累加器（ACC）狀態(tài)寄存器通用寄存器（X）第五章存儲器1存儲單元:多個(gè)存儲元的集合8個(gè)單元有一個(gè)地址，是一個(gè)整數(shù)編碼，可以表示為二進(jìn)制整數(shù)。程序中的變量和主存儲器的存儲單元相對應(yīng)。變量的名字對應(yīng)著存儲單元的地址，變量內(nèi)容對應(yīng)著單元所存儲的數(shù)據(jù)。存儲地址一般用十六進(jìn)制數(shù)表示，而每一個(gè)存儲器地址中又存放著一組二進(jìn)制（或十六進(jìn)制）表示的數(shù)，通常稱為該地址的內(nèi)容。2、存儲周期T和存取時(shí)間T的基本概念分別是什么？哪個(gè)的時(shí)間間隔比較長？為什么？m a存取時(shí)間：是CPU讀或?qū)憙?nèi)存內(nèi)數(shù)據(jù)的過程時(shí)間;存取周期：連續(xù)啟動(dòng)兩次獨(dú)立的“讀”或“寫”操作（如連續(xù)的兩次“讀”操作）所需的最短時(shí)間;存取周期＞存取時(shí)間3、比較SRAM存儲位元和DRAM存儲位元的異同。sramdram最大區(qū)別：dram01，sram014、設(shè)有一個(gè)具有14位地址和8位數(shù)據(jù)的存儲器，試問：該存儲器的存儲容量是多少位？ 214kx8位如果該存儲器用1K×1的存儲芯片構(gòu)成，需要多少片？ 8x16=128片需要用多少位地址做片選信號譯碼的地址？516K×4SRAM64K×16存儲芯片和存儲器的數(shù)據(jù)線和地址線的位數(shù)各是多少？畫出該存儲器的結(jié)構(gòu)框圖。62K×48K×80B1FH少？（用十六進(jìn)制表示）13110B1F轉(zhuǎn)為二進(jìn)制：0000101100011111；取高兩位不變其余為零：100000000000，然后轉(zhuǎn)為十六進(jìn)制：800H7intshort3216Cstruct{inta;charb;shortc;}record;record.a=273(a:4byte，b:1byte,c:2byte)若record變量的首地址為C008H，請回答：C008H(27332record.cC00E第六章指令系統(tǒng)和匯編語言程序設(shè)計(jì)1、什么是機(jī)器指令？什么是指令系統(tǒng)？為什么說指令系統(tǒng)是計(jì)算機(jī)硬件和軟件的界面？CPU碼和操作數(shù)兩部分組成。指令系統(tǒng)：計(jì)算機(jī)所能執(zhí)行的全部指令的集合，它描述了計(jì)算機(jī)內(nèi)全部的控制信息和“邏輯判斷”能力。指令系統(tǒng)是計(jì)算機(jī)硬件和軟件的接口部分，是全部機(jī)器指令的集合。2輸入輸出指令和移位操作指令。完備性：完備性要求指令系統(tǒng)豐富、功能齊全、使用方便；有效性：利用該指令系統(tǒng)所編寫的程序能夠高效率的運(yùn)行；高效率主要表現(xiàn)在程序占據(jù)存儲空間小、執(zhí)行速度快；規(guī)整性：規(guī)整性包括指令系統(tǒng)的對稱性、勻齊性、指令格式和數(shù)據(jù)格式的一致性；兼容性：系列機(jī)各機(jī)種之間具有相同的基本結(jié)構(gòu)和共同的基本指令集，因而指令系統(tǒng)是兼容的，即各機(jī)種上基本軟件可以通用。3、什么是尋址方式？指令系統(tǒng)中為什么要采用不同的尋址方式？尋址方式就是處理器根據(jù)指令中給出的地址信息來尋找有效地址的方式，是確定本條指令的數(shù)據(jù)地址以及下一條要執(zhí)行的指令地址的方法?？s短指令長度，擴(kuò)大尋址空間，提高編程靈活性416個(gè)字節(jié)為相對位移量字段，轉(zhuǎn)移后的目標(biāo)地址等于轉(zhuǎn)移指令下一條指令的地址加相對位移量。2000H06H，試回答以下問題：一個(gè)字節(jié)一個(gè)地址2000H-OP|2001H-06|2002H-下條2002H+06=1008H若主存按字編址，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址又是多少？兩個(gè)字節(jié)一個(gè)地址 2000H-OP、06|2001H-下一條 2001H+06=2007H51661476、在一個(gè)36位長的指令系統(tǒng)中，設(shè)計(jì)一種操作碼擴(kuò)展方式，能表示下列指令。7153500153令；508R1000H2000H；地址1000H2000H2000H3000H3000H4000H址方式下訪問到的操作數(shù)是多少？試說明原因。9、什么是RISC？為什么RISC機(jī)可以提高計(jì)算機(jī)的性能？RISCRISC速度。RISC處理器可以完成盡可能多的工作，且答不因從存儲器存取信息而放慢處理速度。1016CPU/CFZFNF。假定為該機(jī)設(shè)計(jì)了條件轉(zhuǎn)移指令，其格式如下：其中，00000OP；C、ZNCF、ZFNF11C=1，Z=0，N=1CFNFCF=1NF=1OFFSETPC）+2答下列問題。（1）200CH，指令內(nèi)容如下圖所示，若該指令執(zhí)行時(shí)CF=0，ZF=0，NF=1PCCF=1，ZF=0，NF=0，則該指令PC12、 某計(jì)算機(jī)的指令系統(tǒng)采用操作碼擴(kuò)展方式，指令按操作數(shù)的個(gè)數(shù)分為雙操作數(shù)、單操作和無操作數(shù)三種。雙操作數(shù)指令的格式如下所示：1RS/D段說明該操作數(shù)是源操作數(shù)還是目的操作數(shù)（S/D=1S/D=0。另一2MA6.14FPSW（F=1F=0。M值尋址方式說明000寄存器尋址字段A的低4位指定寄存器號001寄存器間接尋址字段A的低4位指定寄存器號010寄存器自增間接尋址字段A的低4位指定寄存器號011變址尋址RiA100立即尋址A為立即數(shù)101直接尋址A為有效地址110間接尋址A為有效地址的地址111相對尋址A為位移量，EA=（PC）+A若該計(jì)算機(jī)的CPU內(nèi)的通用寄存器字長和主存儲器字長均為32位。試回答以下問題：CPUR:19-22—>42?4=16該指令系統(tǒng)最多能容量多少條雙操作數(shù)指令？OP:25-31—>72?7=128-1（擴(kuò)展標(biāo)志加法指令“ADDR5，92H(Ri)”中，R592H(Ri操作數(shù)，變址尋址方式。若ADD0001110B，根據(jù)以上雙操作數(shù)指令的格式以16進(jìn)制形式寫出該指令的機(jī)器碼。分別確定使用寄存器間接尋址方式、直接尋址方式和間接尋址時(shí)訪問存儲器的范圍，并說明理由。第七章控制器和中央處理器1、控制器主要由哪些部件組成？各部分的功能是什么？產(chǎn)生控制信號的依據(jù)是什么？控制器由指令部件、時(shí)序部件和控制信號形成部件三部分組成。其中指令部件由四部分組成：程序計(jì)數(shù)器用于存放現(xiàn)行指令的地址；指令寄存器用于存放現(xiàn)行指令；指令譯碼器對現(xiàn)行指令進(jìn)行分析，輸出相應(yīng)的操作控制電位；程序狀態(tài)寄存器用于存放程序的工作方式和運(yùn)算結(jié)果。時(shí)序部件用來產(chǎn)生計(jì)算機(jī)各部件所需的定時(shí)信號。控制信號形成部件用來產(chǎn)生所有指令所需的各種微操作控制信號。2、控制器有哪幾種實(shí)現(xiàn)方式？各有什么特點(diǎn)？控制器的控制方式可以分為3種：同步控制方式、異步控制方式和聯(lián)合控制方式。同步控制控制方式的各項(xiàng)操作都由統(tǒng)一的時(shí)序信號控制，在每個(gè)機(jī)器周期中產(chǎn)生統(tǒng)一數(shù)目的節(jié)拍電位和工作脈沖。這種控制方式設(shè)計(jì)簡單，容易實(shí)現(xiàn)；但是對于許多簡單指令來說會(huì)有較多的空閑時(shí)間，造成較大數(shù)量的時(shí)間浪費(fèi)，從而影響了指令的執(zhí)行速度。異步控制方式的各項(xiàng)操作不采用統(tǒng)一的時(shí)序信號控制，而根據(jù)指令或部件的具體情況決定，需要多少時(shí)間，就占用多少時(shí)間。異步控制方式?jīng)]有時(shí)間上的浪費(fèi)，因而提高了機(jī)器的效率，但是控制比較復(fù)雜。聯(lián)合控制方式是同步控制和異步控制相結(jié)合3、為什么說計(jì)算機(jī)的工作過程就是執(zhí)行指令的過程？簡述指令執(zhí)行的基本過程。計(jì)算機(jī)的工作過程，就是將編好的程序和原始數(shù)據(jù)copy，輸入并存儲在計(jì)算機(jī)的內(nèi)存儲器機(jī)的基本工作原知理。過程：1PCIR，PC+12.指令譯碼：IR3.根據(jù)百指令譯碼的結(jié)度果對指令的操作數(shù)執(zhí)行相應(yīng)的操作。4CPUCPU5（CPU）運(yùn)算器：執(zhí)行各種算術(shù)和邏輯運(yùn)算操作控制器：指揮、協(xié)調(diào)計(jì)算機(jī)各部件工作6JUC2(1)MOV#1008H,R1(2)ANDR1,1000H(3)DEC(2000H)SAR(R3)JMP10H(PC)7A8MHz40.4MIPSB12MHz4BA機(jī)平均指令周期=1/0.4MIPS=2.5μs A機(jī)時(shí)鐘周期A機(jī)機(jī)器周期=125ns×4=500ns=0.5μsA機(jī)每個(gè)指令周期中含機(jī)器周期個(gè)數(shù)=2.5μs÷0.5μs=5個(gè)B機(jī)時(shí)鐘周期=1/12MHz=83ns B機(jī)機(jī)器周期=83ns×4=332nsB5BB=1/1.66μs=0.6MIPS8、微程序控制的基本思想是什么？和硬布線控制相比，有什么優(yōu)點(diǎn)和不足？通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址；與硬連線控制器相比，微程序控制器的優(yōu)點(diǎn)是設(shè)計(jì)規(guī)整、易于修改和擴(kuò)展。缺點(diǎn)是比硬連線控制器速度慢。9、微指令編碼采用字段直接編碼方式時(shí)，分段的基本原則是什么？①把互斥的微命令（即不允許同時(shí)出現(xiàn)的微命令）劃分在同一字段內(nèi)，相容的（即允許同時(shí)出現(xiàn)）微命令劃分在不同字段內(nèi)。②字段的劃分應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。③一般每個(gè)子字段應(yīng)留出一個(gè)狀態(tài)，表示本字段不發(fā)任何微命令。④每個(gè)子字段所定義的微命令數(shù)不宜大多，否則將使微命令譯碼復(fù)雜。10、11、 某計(jì)算機(jī)有8條微指令I(lǐng)1～I(xiàn)8，每條微指令所含的微命令控制信號如下表所示。abcdefghijI1√√√√√I2√√√√I3√√I4√I5√√√√I6√√√I7√√√I8√√√微指令微命令a～j108微指令微命令12、 某計(jì)算機(jī)字長16位，采用16位定長指令字結(jié)構(gòu)，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如下圖所示，圖中所有控制信號為1時(shí)表示有效、為0時(shí)表示無效，例如控制信號MDRinE為1表示允許數(shù)據(jù)從打入MDR，MDRin為1表示允許數(shù)據(jù)從內(nèi)總線打入MDR。假設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令“ADD(R1)，R0”的功能為(R0)+((R1))—>(R1R0R1的內(nèi)容所指主存單元中保存。存儲器（存儲器（M）MemR MemWDataAddrCBABDBMDRoutEMARMARinMDRinMDR MDRout內(nèi)總線PCoutR0outAinAPCPCinR0inR0AddALUPC+1R1outIRIRinR1inR1ACinACACout至指令譯碼部件下表給出了上述指令取指令和譯碼階段每個(gè)節(jié)拍（時(shí)鐘周期）表中描述方式用表格列出指令執(zhí)行階段每個(gè)節(jié)拍的功能和有效控制信號。時(shí)鐘功能有效控制信號C1MAR←(PC)PCout,MARinC2MDR←M(MAR),PC←(PC)+1MemR,MDRinE,PC+1C3IR←(MDR)MDRout,IRinC4指令譯碼無13、第八章存儲體系14、第八章存儲體系1、為什么多體交叉存儲器可以提高存儲器的訪問速度？多體交叉存儲器是將存儲器分成若干個(gè)（m）個(gè)獨(dú)立的模塊，設(shè)m=1、2、4、8、……個(gè)模塊的容量和存儲周期均相等，且它們可以獨(dú)立的進(jìn)行讀寫操作。這樣，不同的請求源同時(shí)訪問不同的模塊，便可提高存儲器速度。2、相聯(lián)存儲器的特點(diǎn)是什么？把數(shù)據(jù)或者數(shù)據(jù)的某一部分作為關(guān)鍵字，將該關(guān)鍵字與存儲器中的每一單元進(jìn)行比較，找出存儲中所有與關(guān)鍵字相同的數(shù)據(jù)字。3、4、5、第九章輸入輸出系統(tǒng)（1）命令/狀態(tài)寄存器：存儲主機(jī)的命令，存儲I/O數(shù)據(jù)寄存器：主要用來存儲數(shù)據(jù)DBDB主機(jī)ReadWrite控制電路I/O設(shè)備AB地址譯碼器接口1、CPU與外設(shè)之間采用中斷方式實(shí)現(xiàn)數(shù)據(jù)的輸入輸出，連接方式如下圖所示，回答下面問題：INTRCPUINTA接口INTRCPUINTA接口2接口3接口4接口1每條指令執(zhí)行結(jié)束，如INTR有中斷請求，且CPU允許中斷的情況下INTA有效。中斷