第四章 MOS邏輯集成電路-3

本節(jié)內(nèi)容MOS反相器電阻負(fù)載NMOS反相器采用晶體管作為負(fù)載器件的反相器CMOS反相器CMOS傳輸門傳輸門MOS管的特點(diǎn)：可控開關(guān)（柵極加控制信號(hào)）MOS管導(dǎo)通：使輸入信號(hào)傳導(dǎo)輸出端MOS管截止：把輸入端、輸出端隔離傳輸門：利用MOS管的源漏對(duì)稱性、雙向?qū)ㄌ匦詥蝹€(gè)MOS管作為傳輸管NMOS傳輸門特性PMOS傳輸門特性CMOS傳輸門NMOS傳輸門Y=CA+CX一個(gè)MOS管可以看作一個(gè)可控開關(guān)(傳輸管)但Y和A之間差一個(gè)閾值電壓－閾值損失00.511.520.01.02.03.0Time[ns]Voltage

[V]xOutInNMOS可以傳輸弱1，強(qiáng)0PMOS可以傳輸弱0，強(qiáng)1NMOS傳輸門性能Vc=0，NMOS截止，不能傳輸傳輸高電平Vc=VDD、Vin=VDD=>VDS≥VGS-VT，所以NMOS工作在飽和區(qū)。對(duì)負(fù)載電容充電，輸出電壓上升、源漏電壓下降在Vout=VDD-VT時(shí)，溝道在源處夾斷，NMOS截止傳輸高電平有閾值損失傳輸?shù)碗娖絍c=VDD、Vin=0，此時(shí)源漏交換。VGS-VT不變，而VDS在減小，所以NMOS經(jīng)過(guò)飽和區(qū)、進(jìn)入線性區(qū)導(dǎo)通，直到VDS=0NMOS傳輸門無(wú)損失傳輸?shù)碗娖絍cVinVoutCL原理圖NMOS可以傳輸弱1，強(qiáng)0傳輸門MOS管的特點(diǎn)：可控開關(guān)（柵極加控制信號(hào)）MOS管導(dǎo)通：使輸入信號(hào)傳導(dǎo)輸出端MOS管截止：把輸入端、輸出端隔離傳輸門：利用MOS管的源漏對(duì)稱性。雙向?qū)ㄌ匦詥蝹€(gè)MOS管作為傳輸管NMOS傳輸門特性PMOS傳輸門特性CMOS傳輸門PMOS傳輸門性能Vc=VDD，PMOS截止，不能傳輸傳輸高電平Vc=0、Vin=VDD，VGS-VT不變，而VDS在減小，所以PMOS經(jīng)過(guò)飽和區(qū)、進(jìn)入線性區(qū)導(dǎo)通，直到VDS=0對(duì)負(fù)載電容充電PMOS傳輸門無(wú)損失傳輸高電平傳輸?shù)碗娖絍c=0、Vin=0，此時(shí)源漏交換；VDS≤VGS-VT，所以PMOS工作在飽和區(qū)。對(duì)負(fù)載電容放電，輸出電壓下降、源漏電壓下降在Vout=-VT時(shí)，溝道在源處夾斷，PMOS截止傳輸?shù)碗娖接虚撝祿p失，不為零VcVinVoutCL原理圖PMOS可以傳輸弱0，強(qiáng)1兩傳輸管串聯(lián)Y=C1C2A+C1C2X兩傳輸管并聯(lián)Y=C1A+C2B+C1C2X+C1+C2X不定態(tài)不定態(tài)不定態(tài)傳輸門邏輯功能舉例ANDABFB0=ABA0BBF=ABBBAF=AB0特點(diǎn)：

靜態(tài)門，始終存在充放電通路一個(gè)有N個(gè)輸入的門只需N？個(gè)晶體管，可使面積減小，寄生電容減少。無(wú)靜態(tài)功耗?

無(wú)比

雙向ABBF=ABA+AB異或門NMOS傳輸門實(shí)現(xiàn)四選一多路器NMOS傳輸門陣列實(shí)現(xiàn)四選一多路器用NMOS傳輸門陣列實(shí)現(xiàn)全加器Sum=AiXORBiXORCi-1＝(A+B+Ci-1)!Ci+AiBiCi-1Ci=AiBi+AiCi-1+BiCi-1A=2.5VBC=2.5

VCLA=2.5VC=2.5VBM2M1Mn問題：下拉時(shí)pMOS可能關(guān)不斷！VB＝VDD－Vtn＝2.5V-Vtn由于襯偏效應(yīng)VBS不為0，Vtn>|Vtp|LevelRestorerM1M2A=0MnMrxBOut=1off=0A=1Out=0on1解決辦法CMOS傳輸門注意：傳輸門的輸出不加以恢復(fù)不能用于輸入實(shí)現(xiàn)邏輯功能時(shí)要求無(wú)遺漏，避免不定態(tài)B=VDDOutM1yM2y=VDD-VTn1-VTn2A=VDDC=VDDx=VDD-VTn1GSGS靜態(tài)電路，輸出最終和VDD

或GND相連，但有閾值損失，弱1設(shè)計(jì)非常規(guī)整，只需調(diào)整輸入信號(hào)的排列順序?qū)崿F(xiàn)XOR非常簡(jiǎn)單，使用于全加器只要串聯(lián)的MOSFET不多，速度很快但需要產(chǎn)生互補(bǔ)的輸入信號(hào)差分傳輸門邏輯DPTLF=ABAABF=ABBBBAND/NANDAABF=A+BBF=A+BBBOR/NORAAF=ABF=ABBBXOR/XNORAAABABPTNetworkFABABInversePTNetworkFFF利用互補(bǔ)網(wǎng)絡(luò)可以實(shí)現(xiàn)互補(bǔ)的邏輯輸出課堂練習(xí)考慮圖所示，一個(gè)nFET的輸出用來(lái)驅(qū)動(dòng)另一個(gè)nFET的柵。設(shè)VDD=5V，VTn=0.7V，求但輸入電壓為下列各值時(shí)的輸出電壓Vout？ （1）Va=5V，Vb=5V （2）Va=0.5V，Vb=4.5V （3）Va=3.3V，Vb=4.5V （4）Va=5V，Vb=2.2VVDDVaVbVout傳輸門MOS管的特點(diǎn)：可控開關(guān)（柵極加控制信號(hào)）MOS管導(dǎo)通：使輸入信號(hào)傳導(dǎo)輸出端MOS管截止：把輸入端、輸出端隔離傳輸門：利用MOS管的源漏對(duì)稱性。雙向?qū)ㄌ匦詥蝹€(gè)MOS管作為傳輸管NMOS傳輸門特性（輸出高電平有閾值損失）PMOS傳輸門特性（輸出低電平有閾值損失）CMOS傳輸門（NMOS與PMOS的互補(bǔ)特性）CMOS傳輸門CMOS傳輸門由一對(duì)互補(bǔ)的MOS管并聯(lián)而成，圖4-16示出了傳輸門的結(jié)構(gòu)和邏輯符號(hào)雙向傳輸當(dāng)C=“1”時(shí)，兩個(gè)MOS管都導(dǎo)通，傳輸門處在導(dǎo)通狀態(tài)當(dāng)C=“0”時(shí)，兩個(gè)MOS管都截止，傳輸門處在截止?fàn)顟B(tài)控制電壓稱為時(shí)鐘脈沖控制電壓傳輸特性輸出高電平Vout≤-VTp，NMOS、PMOS處于飽和區(qū)-VTp≤Vout≤VDD-VTn，PMOS處于線性區(qū)；NMOS處于飽和區(qū)Vout≥VDD-VTn，NMOS截止；PMOS線性輸出低電平Vout≥VDD-VTn，NMOS、PMOS處于飽和區(qū)-VTp≤Vout≤VDD-VTn，NMOS處于線性區(qū)；PMOS處于飽和區(qū)Vout≤-VTp，NMOS線性；PMOS截止注意：MOS管所處工作狀態(tài)與所傳輸?shù)碾娖接嘘P(guān)！CMOS傳輸門的導(dǎo)通電阻CMOS傳輸門的電阻相當(dāng)于NMOS電阻和PMOS電阻的并聯(lián)MOS管工作電壓特性曲線，可知MOS管在線性區(qū)域的電阻值很小，而在飽和時(shí)的電阻值很大對(duì)于CMOS傳輸門的導(dǎo)通電阻只考慮在兩個(gè)管子都工作在飽和區(qū)的情況例題：設(shè)一個(gè)CMOS傳輸門kn=kp=3.5×10-5A/V2。VTn=-VTp=1V，工作電壓為5伏，求此傳輸門的傳輸高電平的導(dǎo)通電阻？結(jié)論：傳輸門并不是一個(gè)理想開關(guān)CMOS傳輸門邏輯電路沒有閾值損失傳輸門的版圖多路復(fù)用器multiplexerGNDVDDIn1In2SSSSSSSIn2In1FFF=!(In1S+In2

S)異或門1010Y＝！BY＝B10課堂測(cè)驗(yàn)：分析電路所完成邏輯？CBAO1O2CCCCVNV1ViVi+150505050CCCCReqReqReqReqVinVNV1ViVi+1VinN個(gè)傳輸門串聯(lián)相當(dāng)于RC鏈時(shí)鐘控制和數(shù)據(jù)流控制Thold:傳輸門的維持時(shí)間設(shè)TG的維持時(shí)間為120ms，采用此TG門實(shí)現(xiàn)數(shù)據(jù)同步。那么用來(lái)控制數(shù)據(jù)流的最低時(shí)鐘頻率是多少？TG(On)TG(Off)ΦΦΦΦxY=xwY=xT<Thold傳輸門邏輯傳輸門可看作一個(gè)可控開關(guān)NMOS：高電平有閾值電壓的損失邏輯特點(diǎn)單個(gè)傳輸門：Y=CVin+CX兩個(gè)傳輸門的串聯(lián)：Y=C1C2Vin+C1C2X兩個(gè)傳輸門的并聯(lián)：Y=C1A+C2B+C1C2X+C1+C2X傳輸門邏輯電路設(shè)計(jì)多路選擇器Y=C0A0+C1D1+C2D2+C3D3全加器：在FPGA設(shè)計(jì)中的超前進(jìn)位鏈結(jié)構(gòu)CMOS傳輸門CMOS傳輸門的導(dǎo)通電阻兩個(gè)單溝道傳輸門導(dǎo)通電阻的并聯(lián)工作在飽和區(qū)的MOS管的電阻很大增大MOS管的W/L，減少柵氧化層厚度，降低閾值電壓和提高電源電壓襯底偏置效應(yīng)在傳輸高電平時(shí)，NMOS的源和襯底之間電位差在傳輸?shù)仉娖綍r(shí)，PMOS的源和襯底之間電位差導(dǎo)致閾值電壓上升，電流速度下降采用電路的改進(jìn)（圖4-19）九管CMOS傳輸門當(dāng)E端輸入高電平時(shí)，P1和n1、P3和n2組成的傳輸門導(dǎo)通當(dāng)有高電平輸入時(shí)，n1管的襯底電壓和輸出電壓動(dòng)態(tài)相等，可視為無(wú)襯底偏置效應(yīng)作業(yè)一個(gè)NMOS的輸出用