計算機組成原理41-43

第4章存儲子系統(tǒng)本章需解決的主要問題：（1）存儲器如何存儲信息？（2）在實際應用中如何用存儲芯片組成具有一定容量的存儲器？1.存儲系統(tǒng)的層次結構2.存儲信息的原理（動態(tài)RAM、靜態(tài)RAM、ROM）3.存儲系統(tǒng)的組織的角度，討論1）存儲器的邏輯設計2）主存與CPU的連接3）DRAM的刷新4.磁表面存儲器5.光存儲器6.提高存儲器系統(tǒng)性能的措施4.1概述一、存儲系統(tǒng)的層次結構

存儲系統(tǒng)：容量大、速度快和成本低CPUCache

主存

外存但在同樣技術條件下三者往往相互制約、相互矛盾，難以同時滿足高速度、大容量、低成本的要求。因此，在一個存儲系統(tǒng)常采用幾種不同的存儲器，構成多級存儲體系，滿足系統(tǒng)的要求。4.1概述一、存儲系統(tǒng)的層次結構

高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價格位／1.存儲器三個主要特性的關系CPUCPU主機4.1概述一、存儲系統(tǒng)的層次結構緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存10ns20ns200nsms（速度）（容量）1、主存儲器（內存）主要存放CPU當前使用的程序和數(shù)據(jù)。速度快容量有限2、輔助存儲器（外存）存放大量的后備程序和數(shù)據(jù)。速度較慢容量大3、高速緩沖存儲器Cache存放CPU在當前一小段時間內多次使用的程序和數(shù)據(jù)。速度很快容量?。?）主存的基本組成存儲體驅動器譯碼器MAR控制電路讀寫電路MDR....................地址總線數(shù)據(jù)總線讀寫1、主存儲器（內存）（2）主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線地址總線寫1、主存儲器（內存）（3）基本概念1）位：二進制數(shù)的最基本單位，也是存儲器存儲信息的最小單位。2）存儲字：一個二進制數(shù)由若干位組成，當這個二進制數(shù)作為一個整體存入或取出時，這個數(shù)稱為存儲字。3）存儲單元：存放存儲字或存儲字節(jié)的主存空間。4）地址：存儲單元的編號稱為地址。

5）地址編排方案：存儲單元是CPU對主存可訪問操作的最小存儲單位。CPU訪存時有字節(jié)編址和字編址兩種。1、主存儲器（內存）二、物理存儲器和虛擬存儲器主存-外存層次為虛擬存儲提供條件。增大容量。將主存空間與部分外存空間組成邏輯地址空間；CPU

主存

外存CPU主存外存用戶使用邏輯地址空間編程；操作系統(tǒng)進行有關程序調度、存儲空間分配、地址轉換等工作。三、存儲器的分類1.物理存儲機制（存儲介質）（1）半導體存儲器利用雙穩(wěn)態(tài)觸發(fā)器存儲信息（SRAM靜態(tài)存儲器）。依靠電容存儲電荷存儲信息（DRAM動態(tài)存儲器）。作主存、高速緩存。（2）磁表面存儲器容量大，長期保存信息，（3）光盤存儲器利用磁層上不同方向的磁化區(qū)域表示信息。速度慢。非破壞性讀出，作外存。速度慢。利用光斑的有無表示信息。容量很大，非破壞性讀出，長期保存信息，作外存。2.存取方式隨機存?。嚎砂吹刂吩L問存儲器中的任一單元，（1）隨機存取存儲器訪問時間與單元地址無關。RAM:MROM：可讀可寫ROM:只讀不寫PROM：用戶不能編程用戶可一次編程EPROM：

用戶可多次編程EEPROM：用戶可多次編程存取周期或讀/寫周期（ns）速度指標：總線周期時鐘周期的若干倍作主存、高速緩存。SRAM:DRAM:（2）順序存取存儲器（SAM）訪問時讀/寫部件按順序查找目標地址，訪問時間與數(shù)據(jù)位置有關。等待操作平均等待時間讀/寫操作兩步操作速度指標（ms）數(shù)據(jù)傳輸率（字節(jié)/秒）（3）直接存取存儲器（DAM）訪問時讀/寫部件先直接指向一個小區(qū)域，再在該區(qū)域內順序查找。訪問時間與數(shù)據(jù)位置有關。三步操作定位（尋道）操作等待（旋轉）操作讀/寫操作速度指標平均定位（平均尋道）時間平均等待（平均旋轉）時間數(shù)據(jù)傳輸率（ms）（ms）（位/秒）（1）主存儲器（內存）（2）輔助存儲器（外存）（3）高速緩沖存儲器Cache3、主存儲器在系統(tǒng)的位置(2)存儲速度四、存儲器系統(tǒng)的關鍵特性(1)存儲容量(3)存儲器的帶寬或數(shù)據(jù)傳輸率主存存放二進制代碼的總數(shù)量

讀出時間寫入時間存儲器的訪問時間

存取時間TA存取周期TM

讀周期寫周期

連續(xù)兩次獨立的存儲器操作（讀或寫）所需的最小間隔時間

位/秒4.2半導體存儲原理與存儲芯片工藝雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結構PMOSNMOSCMOS功耗小、容量大工作方式靜態(tài)MOS動態(tài)MOS存儲信息原理靜態(tài)存儲器SRAM動態(tài)存儲器DRAM（雙極型、靜態(tài)MOS型）：

依靠雙穩(wěn)態(tài)電路內部交叉反饋的機制存儲信息。（動態(tài)MOS型）：

依靠電容存儲電荷的原理存儲信息。功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。（靜態(tài)MOS除外）二、靜態(tài)RAM芯片（SRAM）1.靜態(tài)MOS存儲單元1）組成T1、T3：MOS反相器Vcc觸發(fā)器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制門管ZZ：字線，選擇存儲單元位線，完成讀/寫操作WWW、W：2）定義“0”：T1導通，T2截止；“1”：T1截止，T2導通。（3）工作T5、T6Z：加高電平，高、低電平，寫0/1。（4）保持只要電源正常，保證向導通管提供電流，便能維持一管導通，另一管截止的狀態(tài)不變，∴稱靜態(tài)。VccT3T1T4T2T5T6ZWW導通，選中該單元。寫入：在W、W上分別加讀出：根據(jù)W、W上有無電流，讀0/1。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。靜態(tài)單元是非破壞性讀出，讀出后不需重寫。地址端：（2）內部尋址邏輯2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）數(shù)據(jù)端：D3～D0（入/出）控制端：片選CS=0選中芯片=1未選中芯片寫使能WE=0寫=1讀電源、地尋址空間1K，存儲矩陣分為4個位平面，每面1K×1位。2.SRAM存儲芯片例.SRAM芯片2114（1K×4位）（1）外特性X0每面矩陣排成64行×16列。

行譯碼6位行地址X63

列譯碼Y0Y15Xi

讀/寫線路YiWWWW4位列地址64×1664×1664×1664×161K1K1K1K芯片容量半導體存儲芯片的基本結構譯碼驅動存儲矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線……數(shù)據(jù)線……地址線（單向）數(shù)據(jù)線（雙向）104141138（1）地址線是單向的，其數(shù)目與存儲器芯片的容量（單元數(shù)）有關。（2）數(shù)據(jù)線是雙向的，其數(shù)目與存儲器芯片的數(shù)據(jù)位數(shù)有關。（3）控制線主要有讀/寫控制線和片選信號線兩種。讀/寫控制線決定芯片的讀/寫操作，片選控制線決定存儲器芯片是否被選中（DRAM芯片多采用地址復用技術。分時接收CPU發(fā)送的行地址和列地址）。三、動態(tài)MOS存儲單元與存儲芯片1.四管MOS單元（1）組成T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門管Z：字線位線W、W：（2）定義“0”：T1導通，T2截止“1”：T1截止，T2導通T1T2T3T4ZWWC1C2（C1有電荷，C2無電荷）；（C1無電荷，C2有電荷）。1.四管MOS單元（3）工作Z：加高電平，T3、T4導通，選中該單元。（4）保持T1T2T3T4ZWWC1C2寫入：在W、W上分別加高、低電平，寫1/0。讀出：W、W先預充電至再根據(jù)W、W上有無電流，高電平，斷開充電回路，讀1/0。Z：加低電平，需定期向電容補充電荷（動態(tài)刷新），∴稱動態(tài)。四管單元是非破壞性讀出，讀出過程即實現(xiàn)刷新。2.單管MOS單元（1）組成C：記憶單元CWZTT：控制門管Z：字線W：位線（2）定義（4）保持寫入：Z加高電平，T導通，在W上加高/低電平，寫1/0。讀出：W先預充電，根據(jù)W線電位的變化，讀1/0。斷開充電回路。Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫?！?”：C無電荷，電平V0（低）“1”：C有電荷，電平V1（高）（3）工作Z加高電平，T導通，地址端：2164（64K×1）18916GNDCASDoA6A3A4A5A7A7～A0（入）數(shù)據(jù)端：Di（入）控制端：片選寫使能WE=0寫=1讀電源、地空閑/刷新DiWERASA0A2A1Vcc分時復用，提供16位地址。Do（出）行地址選通RAS列地址選通CAS：=0時A7～A0為行地址高8位地址：=0時A7～A0為列地址低8位地址1腳未用，或在新型號中用于片內自動刷新。3.DRAM存儲芯片外特性：例.DRAM芯片2164（64K×1位）

動態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲原理集成度功耗價格速度刷新電容觸發(fā)器高低小大低高慢快有無主存緩存三、半導體只讀存儲器芯片

掩模型只讀存儲器MROM

可編程只讀存儲器PROM分類可重編程只讀存儲器EPROM

電擦除可編程只讀存儲器EEPROM

閃速存儲器FlashMemory

1.掩模型只讀存儲器MROMMROM芯片出廠時，已經(jīng)寫入信息，不能改寫。

2.可編程只讀存儲器PROMPROM芯片出廠時，內容為全0，用戶可用專用PROM寫入器將信息寫入，一但寫入不能改寫（即只能寫入一次）,所以又稱一次型可編程只讀存儲器。

3.可重編程只讀存儲器EPROM

可多次改寫紫外線擦除（有一石英窗口，改寫時要將其置于一定波長的紫外線燈下，照射一定時間全部擦除，時間長10分鐘）

EPROM存在兩個問題:A.用紫外線燈的擦除時間長.B.只能整片擦除,不能改寫個別單元或個別位

4.電擦除可編程只讀存儲器EEPROM

可多次改寫字擦除方式數(shù)據(jù)塊擦除

5.閃速存儲器(FlashMemory)又稱快擦存儲器是在EEPROM基礎上發(fā)展起來的新型電可擦可編程的非易失性存儲器特點：高密度/非易失性/讀/寫,兼有RAM和

ROM的特點。但它只能整片擦除，可代替軟盤和硬盤。擦寫次數(shù)可達10萬次以上。讀取時間小于10ns。

如何用半導體存儲芯片（SRAM、DRAM、ROM）組成一個實際的存儲器。主存容量小時，采用SRAM；主存容量大時，采用DRAM；主存固化區(qū)，采用ROM。

主存的組織涉及：1.M的邏輯設計2.動態(tài)M的刷新3.主存與CPU的連接4.主存的校驗

4.3主存儲器組織

存儲器與CPU的連接：地址線的連接，數(shù)據(jù)線的連接，控制線的連接1.驅動能力2.存儲器芯片類型選擇3.存儲器芯片與CPU的時序配合4.存儲器的地址分配和片選譯碼5.行選信號與列選信號的產(chǎn)生一、主存儲器設計的一般原則二、主存儲器邏輯設計1.存儲器容量的擴展(1)位擴展（增加存儲字長）用2片1K

×

4位存儲芯片組成1K

×

8位的存儲器10根地址線8根數(shù)據(jù)線DD????D0479AA0???21142114CSWE二、主存儲器邏輯設計(2)字擴展（增加存儲字的數(shù)量）用2片1K

×

8位存儲芯片組成2K

×

8位的存儲器11根地址線8根數(shù)據(jù)線1K

×

8位1K

×

8位D7D0?????????????????WEA1A0???A9CS0A10

1CS1二、主存儲器邏輯設計(3)字、位擴展用8片1K

×

4位存儲芯片組成4K

×

8位的存儲器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片選譯碼................1K×41K×41K×41K×41K×41K×41K×41K×4二、主存儲器邏輯設計需解決：芯片的選用、例1.用2114（1K×4）SRAM芯片組成容量為4K×8的存儲器。地址總線A15～A0,雙向數(shù)據(jù)總線D7～D0,讀/寫信號線R/W。給出芯片地址分配與片選邏輯,并畫出M框圖。1.計算芯片數(shù)（1）先擴展位數(shù)，再擴展單元數(shù)。地址分配與片選邏輯、信號線的連接。2片1K×4

1K×8

4組1K×8

4K×8

8片存儲器尋址邏輯2.地址分配與片選邏輯（2）先擴展單元數(shù)，再擴展位數(shù)。4片1K×4

4K×4

2組4K×4

4K×8

8片芯片內的尋址芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內的存儲單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲空間分配：4KB存儲器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：4KBA15…A12A11A10A9……A0A11～A0000

……

0任意值001

……

1011

……

1101

……

1010

……

0100

……

0110

……

0111

……

1片選芯片地址低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A103.連接方式（1）擴展位數(shù)41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）擴展單元數(shù)（3）連接控制線（4）形成片選邏輯電路片選信號產(chǎn)生的方式：1）線選：所謂線選方式就是任取一根存儲器內部尋址線以外的其它地址線為選片線。2）部分譯碼：取部分存儲器內部尋址線以外的其它地址線，通過地址譯碼器產(chǎn)生選片信號。3）全譯碼：取全部存儲器內部尋址線以外的其它地址線，通過地址譯碼器產(chǎn)生選片信號。

片選信號產(chǎn)生的方式（全譯碼）

片選輸入編碼輸入輸出E3E2E1CBAY7~Y010000011111110（僅Y0有效）00111111101（僅Y1有效）01011111011（僅Y2有效）01111110111（僅Y3有效）10011101111（僅Y4有效）10111011111（僅Y5有效）11010111111（僅Y6有效）11101111111（僅Y7有效）非上述情況×××11111111（全無效）E3CBAE1E2Y0Y774LS138Y1Y0E3CBAE1E2Y1Y2Y3A10例1（擴展）：片選信號采用全譯碼，假設

4K×8的存儲器地址范圍：0000H～0FFFH

A15A14A13A12A11A10A9……A0

0000000

…..

0片選芯片地址A11A12A13A14A15CS0CS1CS2CS3

0000001

…..

1

0000010

…..

0

0000011

…..

1

0000100

…..

0

0000101

…..

1

0000110

…..

0

0000111

…..

1問題1：假設

A15直接接E3，存儲器地址范圍？1K×8位1K×8位1K×8位1K×8位問題2：假設

4K×8的存儲器地址范圍：7000H～7FFFH，

如何連接？

例2.某半導體存儲器，按字節(jié)編址。其中，0000H～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～1FFFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。(1)計算芯片數(shù)(2)給出地址分配和片選邏輯(3)畫出連接圖（全譯碼）。（1）計算容量和芯片數(shù)ROM區(qū)：2KB單元數(shù)=末地址-首地址+1=07FFH-0000H+1=800H=2K容量=2KB芯片數(shù)=2KB/2KB=1RAM區(qū)：3KB單元數(shù)=末地址-首地址+1=1FFFH-0800H+1=1800H=6K容量=6KB芯片數(shù)=6KB/2KB=3（2）地址分配與片選邏輯A15A14A13A12A11A10A9…A0000000……0000001……1

000011……1

000101

……

1

000010……0

000100

……

08KB需13位地址尋址：ROMA12～A064KB2K2K2K2KRAM低位地址分配給芯片，高位地址形成片選邏輯。

芯片

芯片地址片選信號片選邏輯(部分譯碼)2K2KA10～A0A10～A0CS0CS1A12A11A12A11

000111

……

1

000110

……

02K2KA10～A0A10～A0CS2CS3A12A11A12A11全譯碼：A15A14A13為全0（3)畫出連接圖

2K×8811

2K×8811

2K×8811

2K×8811A10~A0D7~D0R/WCS3CS0CS1CS2

ROM

RAM

RAM

RAMY0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5V例2.某半導體存儲器，按字節(jié)編址。其中，0000H～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～1FFFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。(1)計算芯片數(shù)(2)給出地址分配和片選邏輯(3)畫出連接圖（全譯碼）。（1）計算容量和芯片數(shù)ROM區(qū)：2KB單元數(shù)=末地址-首地址+1=07FFH-0000H+1=800H=2K容量=2KB芯片數(shù)=2KB/2KB=1RAM區(qū)：6KB單元數(shù)=末地址-首地址+1=1FFFH-0800H+1=1800H=6K容量=6KB芯片數(shù)=6KB/1KB=6（2）地址分配與片選邏輯A15A14A13A12A11A10A9…A0000000……0000001……1

0000101……

1

000010

0……

08KB需13位地址尋址：ROMA12～A0RAM低位地址分配給芯片，高位地址形成片選邏輯。

芯片

芯片地址片選信號片選邏輯（部分譯碼）2K1KA10～A0A9～A0CS0CS1A12A11

000111

1……

1

000111

0……

01KA9～A0CS6A12A11A10A12A11A10全譯碼：A15A14A13為全064KB…2K1K1K1K

0000111……

1

0000110……

01KA9～A0CS2A12A11A10（3)畫出連接圖

2K×8811

……

1K×8810

1K×8810A10~A0D7~D0R/WCS0CS1CS2

ROM

RAM

RAMY0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5VA10CS3CS4

CS5CS6

如果選用RAM芯片為2114（1KX4/片）?A10A10A10A10A10（3)畫出連接圖(選用RAM芯片為2114)Y0E3CBAE1E2Y1Y2Y3A11A12A13A14A15+5VA10A10A10A10A10A10

2K×8811

……10A10~A0D7~D0R/WCS0CS1CS2

ROMCS3CS4

CS5CS6

1K×44

RAM

1K×4

RAM410

1K×44

RAM

1K×4

RAM4例3.某半導體存儲器，按字節(jié)編址。其中，0000H～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。給出地址分配和片選邏輯。1.計算容量和芯片數(shù)ROM區(qū)：2KB單元數(shù)=(末地址-首地址)+1=07FFH-0000H+1=800H=2K容量=2KB芯片數(shù)=2KB/2KB=1RAM區(qū)：3KB單元數(shù)=(末地址-首地址)+1=13FFH-0800H+1=C00H=3K容量=3KB芯片數(shù):2KB(1片),1KB(1片)

存儲空間分配：2.地址分配與片選邏輯先安排大容量芯片（低地址），再安排小容量芯片。A15A14A13A12A11A10A9…A0000000……0000001……1

000011……1

0001001…1

000010……0

0001000…05KB需13位地址尋址：ROMA12～A064KB1K2K2KRAM低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號片選邏輯2K2K1KA10～A0A10～A0A9～A0CS0CS1CS2A12A11A12A11A12A11A10A15A14A13為全0例4.用64K×8的RAM芯片和32K×16的ROM芯片組成256K×16的存儲器，地址范圍：00000H～3FFFFH，其中ROM區(qū)：10000H～1FFFFH，其余為RAM區(qū)的地址。1.地址線、數(shù)據(jù)線各多少根（或MAR、MDR多少位）？2.RAM、ROM芯片各多少片？解：1.256K×16=218×16；地址線18根、數(shù)據(jù)線16根2.ROM的單元數(shù):(1FFFFH-10000H+1)=64KROM的容量為：64K×16，

ROM的芯片數(shù)：64K×16/32K×16=2；RAM的容量為：192K×16（256K-64K=192K），RAM的芯片數(shù)：64K×16/64K×8=2；三、主存的外部連接方式

1.系統(tǒng)的結構模式(1)最小系統(tǒng)模式53當系統(tǒng)要求存儲器容量不大時，可以把數(shù)據(jù)總線DB、地址總線AB、控制總線CB的部分直接與存儲芯片相連。如圖4-24(a)。三、主存的外部連接方式

1.系統(tǒng)的結構模式(2)較大系統(tǒng)模式當系統(tǒng)要求存儲器容量較大時，需要有專門的接口芯片實現(xiàn)與存儲器芯片的連接。例如地址鎖存器、數(shù)據(jù)緩沖器、總線控制器形成總線，存儲器芯片就掛到總線上。如圖4-24(b)。三、主存的外部連接方式

1.系統(tǒng)的結構模式(3)專用存儲總線模式CPU北橋芯片內存AGP/PCIECPU類型內存類型主頻前端總線等支持南橋芯片USB鍵盤接口等前端總線動態(tài)存儲器依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。五、存儲器的刷新與校驗1.動態(tài)存儲器刷新定期向電容補充電荷刷新2.最大刷新間隔在此期間，必須對所有動態(tài)單元刷新一遍。各動態(tài)芯片可同時刷新，片內按行刷新2ms3.刷新方法（按行讀）。刷新一行所用的時間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。對主存的訪問由CPU提供行、列地址，隨機訪問。CPU訪存：動態(tài)芯片刷新：

由刷新地址計數(shù)器提供行地址，定時刷新。2ms內集中安排所有刷新周期。4.刷新周期的安排方式(刷新方式)死區(qū)用在實時要求不高的場合。（1）集中刷新R/W刷新R/W刷新2ms50ns（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系統(tǒng)中。2ms（3）異步刷新例.各刷新周期分散安排在2ms內。用在大多數(shù)計算機中。每隔一段時間刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新請求，刷新一行；2毫秒內刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新請求刷新請求（DMA請求）（DMA請求）有效信息位+1位校驗位校驗碼（1）

奇偶校驗

如：偶校驗檢測依據(jù)（編碼規(guī)則）：碼距d=2通過統(tǒng)計校驗碼中1的個數(shù)是否為偶數(shù)來查錯。1011001

0

可檢測一位錯，

約定校驗碼中1的個數(shù)為奇數(shù)/偶數(shù)。1011011

1

不能糾錯。

用于主存校驗。

（2）

ECC校驗5、主存儲器的校驗2.P272某半導體存儲器容量8K×8，可選用SRAM芯片容量為2K×4/片。地址總線A15～A0,雙向數(shù)據(jù)總線D7～D0,讀/寫信號線R/W。請設計畫出該存儲器邏輯圖，并注明地址分配與片選邏輯式及片選信號的極性。（1）芯片數(shù)=8K×8/2K×4=8（2）地址分配與片選邏輯64KB2K×42K×42K×42K×42K×42K×42K×42K×4需13位地址尋址：8KBA15…A13A12A11A9……A0A12～A00…000

0

……

0任意值0…000

1

……

10…001

1

……

10…010

1

……

10…001

0

……

00…010

0

……

00…011

0

……

00…011

1

……

1片選芯片地址低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號片選邏輯1K1K1K1KA10～A0A10～A0A10～A0A10～A0CS0CS1CS2CS3A15A14A13A12A11A15A14A13A12A11A15A14A13A12A11A15A14A13A12A11P272某半導體存儲器14KB，0000H～1FFFH為ROM區(qū)，2000H～37FFH為RAM區(qū)，地址總線A15～A0（低）。數(shù)據(jù)總線D7～D0,讀/寫信號線R/W。選用EPROM芯片（4KB/片）；選用RAM芯片（2K×4/片）。5.1.計算容量、芯片數(shù)ROM區(qū)容量：（1FFFH-0000H+1）=2000H（8K）；芯片數(shù)=8KB/4KB=2(片)RAM區(qū)容量：（37FFH-2000H+1）=1800H（6K）；芯片數(shù)=6KB/2K×4=6(片)2.各芯片（組）的地址范圍與地址線3.各芯片（組）片選邏輯式4.存儲器的邏輯圖A15A14A13A12A11A10…A00

000

0

……

0(0000H)0

000

1

……

1(0FFFH)0

001

1

……

1(1FFFH)0

01001…

1(27FFH)0

001

0

……

0(1000H)0

0100

0…

0(2000H）0

01010…

0(2800H)0

0101

1…

1(2FFFH)片選芯片地址

芯片組芯片地址

片選信號

片選邏輯0-4K1-4K2-2K3-2KA11～A0A11～A0A10～A0A10～A0CS0CS1CS2CS3A15A14A13A12A15A14A13A12A15A14A13A12A11A15A14A13A12A112K×42K×42K×42K×44K×84K×8需14位地址尋址14KBA13～A02K×42K×40

01100…

0(3000H)0

01101…

1(37FFH)4-2KA10～A0CS4A15A14A13A12A11（3)畫出存儲芯片邏輯圖

4K×8812

……

4K×8812

2K×4411A11~A0D7~D0R/WCS0CS1CS2

ROM

ROM

RAMY0E3CBAE1E2Y1Y2Y3A12A13A14A15GNDVccA11A11CS3

2K×4

RAM4

2K×4411

RAM

2K×4

RAM4CS4A11實驗一

運算器實驗（2學時）

時間:9周（周一）下午8、9節(jié)實驗二

存儲器實驗（4學時）

時間:11周（周一）晚上6:30-9:30

實驗三

系統(tǒng)總線與總線接口實驗（4學時）

時間:12周（周一）晚上6:30-9:30

實驗四

微程序控制器實驗（2學時）

時間:13周（周一）下午8、9節(jié)實驗五

CPU與簡單模型機設計實驗（4學時）

時間:14周（周一）晚上6:30-9:30

P272(修改)某半導體存儲器16KB，0000H～1FFFH為ROM區(qū)，2000H～3FFFH為RAM區(qū)，地址總線A15～A0（低）。數(shù)據(jù)總線D7～D0,讀/寫信號線R/W。選用EPROM芯片（4KB/片）；選用RAM芯片（2K×4/片）。5.1.計算容量、芯片數(shù)2.各芯片（組）的地址范圍與地址線（地址范圍用十六進制）3.各芯片（組）片選邏輯式(片選信號采用全譯碼，譯碼器用74LS138）4.存儲器的邏輯圖P272某半導體存儲器16KB，0000H～1FFFH為ROM區(qū)，2000H～3FFFH為RAM區(qū)，地址總線